JPH1188151A - カウンタ装置の同期装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の互いに異なる周波数のクロック信号を
それぞれ計数する複数段のカウンタからなるカウンタ装
置の同期装置において、簡単な構成にして、複数段のカ
ウンタの同期信号間に同期はずれが生じないものを得
る。 【解決手段】 各前段のカウンタ１、２からのリセット
信号の時間幅より広い所定時間幅を有し、正規のリセッ
トタイミングの正規のリセット信号を禁止するウインド
ウ信号を、各次段のカウンタの計数出力に基づいて形成
する各ウインドウ信号発生回路６と、各前段のカウンタ
からのリセット信号及び各ウインドウ信号発生回路６か
らのウインドウ信号が供給され、各前段のカウンタから
のリセット信号が、各ウインドウ信号発生回路６からの
ウインドウ信号の外側にあるとき、各ゲート回路５から
出力される各前段のカウンタからのリセット信号を各次
段のカウンタのクリア端子に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の互いに異な
る周波数のクロック信号をそれぞれ計数する複数段のカ
ウンタからなるカウンタ装置の同期装置に関する。

【０００２】

【従来の技術】以下に、図４を参照して、従来のこの種
カウンタ装置の同期装置について説明する。このカウン
タ装置の同期装置は、２段のカウンタ、即ち、前段のカ
ウンタ（マスタカウンタ）１及び次段のカウンタ（スレ
ーブカウンタ）２を有する。

【０００３】これらカウンタ１、２は、それぞれクロッ
ク信号入力端子ＣＬＫ１、ＣＬＫ２、クリア信号入力端
子ＣＬ１、ＣＬ２、同期信号出力端子ＳＹＮ１、ＳＹＮ
２、計数出力端子ＯＵＴ１、ＯＵＴ２及びリセット信号
出力端子ＲＳＴ１、ＲＳＴ２を備えている。

【０００４】これらカウンタ１、２は、それぞれのクロ
ック信号入力端子ＣＬＫ１、ＣＬＫ２に供給されるＰＬ
Ｌ３、４よりの互いに異なる周波数のクロック信号Ｓcl
k1、Ｓclk2を計数し、それぞれの計数出力端子ＯＵＴ1
、ＯＵＴ２より計数出力Ｓout1、Ｓout2を出力すると
共に、それぞれの同期信号出力端子ＳＹＮ１、ＳＹＮ２
より互いに同じ周期の同期信号Ｓsyn1、Ｓsyn2を出力す
る。カウンタ１のリセット信号出力端子ＲＳＴ１よりの
リセット信号Ｓrst を、カウンタ２のクリア信号入力端
子ＣＬ２に供給して、リセット同期を掛けるようにして
いる。

【０００５】次に、図５及び図６を参照して、この従来
のカウンタ装置の同期装置の動作を説明する。図５はカ
ウンタ１、２の同期信号Ｓsyn1、Ｓsyn2間に同期ずれが
ない場合で、電源投入の直後のタイミングチャートを示
す。図５Ａはカウンタ１が計数するクロック信号Ｓclk1
（ＰＬＬ３から出力される）を示し、図５Ｂはカウンタ
１の計数出力Ｓout1を示し、その計数出力は０、１、
２、３、‥‥‥‥‥‥、ｍ−３、ｍ−２、ｍ−１を繰り
返す。図５Ｃはカウンタ１より出力される同期信号Ｓsy
n1を示し、クロック信号Ｓclk1と同期し、計数出力Ｓou
t1が０、１、２のときにのみＨ（高）レベルとなるパル
ス信号である。

【０００６】図５Ｄはカウンタ１から出力されるリセッ
ト信号Ｓrst を示し、カウンタ装置の電源投入後に１回
だけ出力されるパルス信号で、クロック信号Ｓclk1と同
期し、計数出力Ｓout1がｍ−２、ｍ−１のときにのみＬ
（低）レベルとなるパルス信号である。

【０００７】カウンタ１から出力される同期信号Ｓsyn1
は、リセット信号Ｓrst の発生の直後に発生すると共
に、図５では図示を省略するが、計数出力Ｓout1がｍ−
１になった直後に発生する。

【０００８】図５Ｅはカウンタ１に供給されるイネーブ
ル信号Ｓen1 を示し、ここではＨレベルとなっており、
カウンタ１は動作状態にある。

【０００９】図５Ｆはカウンタ２が計数するクロック信
号Ｓclk2（ＰＬＬ4 から出力される）を示し、図５Ｇは
カウンタ２の計数出力Ｓout2を示し、一部図示を省略す
るが、計数出力Ｓout2は０、１、２、３、‥‥‥‥‥‥
ｎ−３、ｎ−２、ｎ−１を繰り返す。但し、「 xxx」の
部分は、計数出力Ｓout1が何であるかを問わないことを
示している。

【００１０】図５Ｈはカウンタ２より出力されるＨレベ
ル期間がクロック信号Ｓclk2の２周期分に相当する同期
信号Ｓsyn2を示し、カウンタ１よりのリセット信号Ｓrs
t が、カウンタ２のイネーブル信号入力端子ＣＬ２に供
給されると、その直後に同期信号Ｓsyn2が発生し、計数
出力Ｓout2が０、１、２、‥‥‥‥‥‥となるので、図
５Ｃ、Ｈに示すように、カウンタ１、２の各同期信号Ｓ
syn1、Ｓsyn2は互いに同期していることが分かる。

【００１１】その後は、同期信号Ｓsyn2は、クロック信
号Ｓclk2と同期し、計数出力Ｓout2が０、１のときにの
みＨ（高）レベルとなるパルス信号として発生する。

【００１２】図６は、カウンタ１、２よりの同期信号Ｓ
syn1、Ｓsyn2間にの外乱による同期信号間に同期ずれが
ある場合の、定常時のタイミングチャートを示す。図６
Ａはカウンタ１が計数するクロック信号Ｓclk1を示し、
図６Ｂはカウンタ１の計数出力Ｓout1を示す。図６Ｃは
カウンタ１より出力される同期信号Ｓsyn1を示し、計数
出力Ｓout1がｍ−１になった直後に発生している。図６
Ｄはカウンタ１から出力されるリセット信号Ｓrst を示
すが、ここではＨレベルのままで、負パルスは存在しな
い。図６Ｅはカウンタ１に供給されるイネーブル信号Ｓ
en1 を示すが、ここではＨレートとなっており、カウン
タ１は動作状態にある。

【００１３】図６Ｆはカウンタ２が計数するクロック信
号Ｓclk2を示す。図６Ｇはカウンタ２の計数出力Ｓout2
を示す。図６Ｈはカウンタ２より出力される同期信号Ｓ
syn2を示すが、カウンタ１からの同期信号Ｓsyn1とは同
期していない。

【００１４】このように、同期信号Ｓsyn2が同期信号Ｓ
syn1に同期していないのは、外乱によるもので、具体的
には、ＰＬＬ３又は／及び４がロック外れを起こし、ク
ロック信号Ｓclk1又は／及びＳslk2の周波数が一時的
に、又、ある期間連続して本来の周波数からずれること
によるものである。

【００１５】

【発明が解決しようとする課題】かかる従来のカウンタ
装置の同期装置には次のような欠点がある。

【００１６】 電源投入の直後に１回だけマスタカウ
ンタ１及びスレーブカウンタ２をリセットするので、そ
の後カウンタ１、２が計数するクロック信号Ｓclk1又は
／及びＳslk2の周波数が一時的に、又、ある期間連続し
て本来の周波数からずれると、その後、カウンタ２の同
期信号Ｓsyn2はカウンタ１の同期信号Ｓsyn1に同期しな
くなる。

【００１７】 電源投入の直後に１回だけマスタカウ
ンタ１及びスレーブカウンタ２をリセットするので、電
源投入の直後に、カウンタ１、２に供給されるクロック
信号Ｓclk1又は／及びＳslk2の周波数が安定していない
場合は、電源投入の当初からカウンタ２の同期信号Ｓsy
n2はカウンタ１の同期信号Ｓsyn1に同期しなくなる。

【００１８】 及びの問題を解決しようとする
と、カウンタ１、２が同期するように、外部からこれら
カウンタ１、２を制御しなければならず、そのようにす
ると、カウンタ装置の構成が複雑になってしまう。

【００１９】かかる点に鑑み、本発明は、複数の互いに
異なる周波数のクロック信号をそれぞれ計数する複数段
のカウンタからなるカウンタ装置の同期装置において、
簡単な構成にして、複数段のカウンタの同期信号間に同
期外れが生じないものを提案しようとするものである。

【００２０】

【課題を解決するための手段】本発明は、複数の互いに
異なる周波数のクロック信号をそれぞれ計数する複数段
のカウンタからなるカウンタ装置の同期装置において、
複数段のカウンタは、それぞれ互いに等しい周期のリセ
ット信号及び同期信号を発生するように構成され、各前
段のカウンタからのリセット信号の時間幅より広い所定
時間幅を有し、正規のリセットタイミングの近傍のリセ
ット信号を禁止するウインドウ信号を、各次段のカウン
タの計数出力に基づいて形成する各ウインドウ信号発生
回路と、各前段のカウンタからのリセット信号及び各ウ
インドウ信号発生回路からのウインドウ信号が供給さ
れ、各前段のカウンタからのリセット信号が、各ウイン
ドウ信号発生回路からのウインドウ信号の外側にあると
き、各ゲート回路から出力される各前段のカウンタから
のリセット信号を各次段のカウンタのクリア端子に供給
して、各前段のカウンタによって、各次段のカウンタに
同期を掛ける各ゲート回路とを有するものである。

【００２１】かかる本発明によれば、複数段のカウンタ
は、それぞれ互いに等しい周期のリセット信号及び同期
信号を発生するように構成される。ウインドウ信号発生
回路は、各前段のカウンタからのリセット信号の時間幅
より広い所定時間幅を有し、正規のリセットタイミング
の近傍のリセット信号を禁止するウインドウ信号を、各
次段のカウンタの計数出力に基づいて形成する。各ゲー
ト回路に、各前段のカウンタからのリセット信号及び各
ウインドウ信号発生回路からのウインドウ信号が供給さ
れ、各前段のカウンタからのリセット信号が、各ウイン
ドウ信号発生回路からのウインドウ信号の外側にあると
き、各ゲート回路から出力される各前段のカウンタから
のリセット信号を各次段のカウンタのクリア端子に供給
して、各前段のカウンタによって、各次段のカウンタに
同期を掛ける。

【００２２】

【発明の実施の形態】本発明によるカウンタ装置の同期
装置は、複数の互いに異なる周波数のクロック信号をそ
れぞれ計数する複数段のカウンタを有し、その複数段の
カウンタは、それぞれ互いに等しい周期のリセット信号
及び同期信号を発生するように構成される。そして、こ
のカウンタ装置の同期装置は、更に、各ウインドウ信号
発生回路及び各ゲート回路をも有する。

【００２３】各ウインドウ信号発生回路は、各前段のカ
ウンタからのリセット信号の時間幅より広い所定時間幅
を有し、正規のリセットタイミングの近傍のリセット信
号を禁止するウインドウ信号を、各次段のカウンタの計
数出力に基づいて形成する。

【００２４】各ゲート回路に、各前段のカウンタからの
リセット信号及び各ウインドウ信号発生回路からのウイ
ンドウ信号が供給され、各前段のカウンタからのリセッ
ト信号が、各ウインドウ信号発生回路からのウインドウ
信号の外側にあるとき、各ゲート回路から出力される各
前段のカウンタからのリセット信号を各次段のカウンタ
のクリア端子に供給して、各前段のカウンタによって、
各次段のカウンタに同期を掛けるようにする。

【００２５】そのウインドウ信号発生回路は、各次段の
カウンタの計数出力が互いに異なる２つの所定計数値の
とき、それぞれパルスを発生する２つのデコーダと、そ
の２つのデコーダよりの２つのパルスが供給されて、ウ
インドウ信号が出力されるフリップフロップとを備え
る。

【００２６】〔実施例〕以下に、図１を参照して、本発
明によるカウンタ装置の同期装置の実施例の構成を説明
する。尚、図１では、図４と対応する部分には同一符号
を付して説明する。このカウンタ装置の同期装置は、複
数段、ここでは、例えば、２段のカウンタ、即ち、前段
のカウンタ（マスタカウンタ）１及び次段のカウンタ
（スレーブカウンタ）２を有する。

【００２７】これらカウンタ１、２はそれぞれクロック
信号入力端子ＣＬＫ１、ＣＬＫ２、イネーブル信号入力
端子ＣＬ１、ＣＬ２、同期信号出力端子ＳＹＮ１、ＳＹ
Ｎ２、計数出力端子ＯＵＴ１、ＯＵＴ２及びリセット信
号出力端子ＲＳＴ１、ＲＳＴ２を備えている。

【００２８】これらカウンタ１、２は、それぞれＰＬＬ
３、４よりの互いに異なる周波数のクロック信号Ｓclk
1、Ｓclk2を計数し、それぞれの計数出力端子ＯＵＴ1
、ＯＵＴ２より計数出力Ｓout1、Ｓout2を出力すると
共に、それぞれの同期信号出力端子ＳＹＮ１、ＳＹＮ２
より互いに同じ周期の同期信号Ｓsyn1、Ｓsyn2を出力す
る。

【００２９】次に、ウインドウ信号発生回路６について
説明する。ウインドウ信号発生回路６は、マスタカウン
タ１よりのリセット信号Ｓrst （図２Ｄ）の時間幅より
広い所定時間幅を有し、正規のリセットタイミング（カ
ウンタ１の計数出力Ｓout1がｍ−２、ｍ−１のときのタ
イミング）の近傍のリセット信号Ｓrst を禁止するウイ
ンドウ信号Ｓwind（図２Ｋ）を、スレーブカウンタ２の
計数出力に基づいて形成する。

【００３０】このウインドウ信号発生回路６は、スレー
ブカウンタ２の計数出力が互いに異なる２つの所定計数
値のとき、それぞれパルスを発生する２つのデコーダ
８、９と、その２つのデコーダ８、９よりの２つのパル
スが供給されて、ウインドウ信号が出力されるフリップ
フロップ、ここでは、例えば、ＪＫフリップフロップ７
とを備える。このＪＫフリップフロップ７の代わりに、
ＲＳフリップフロップでも良い。

【００３１】デコーダ８、９は、図２Ｉ、Ｊに示す如
く、図２Ｇに示すカウンタ２の計数出力が、例えば、ｎ
−４、１のとき、パルスＳwin1、Ｓwin2を発生する。そ
して、これらパルスＳwin1、Ｓwin2は、ＪＫフリップフ
ロップ７のＪ及びＫ入力端子に供給される。尚、フリッ
プフロップ７のクロック信号入力端子ＣＸＫ３には、Ｐ
ＬＬ４よりのクロック信号Ｓclk が供給される。そし
て、ＪＫフリップフロップ７の非反転入力端子Ｑよりウ
インドウ信号Ｓwindが出力される。

【００３２】次に、ゲート回路、ここでは、ＯＲゲート
５について説明する。ＯＲゲート５に、マスタカウンタ
１からのリセット信号Ｓrst 及びウインドウ信号発生回
路６からのウインドウ信号Ｓwindが供給され、マスタカ
ウンタ１からのリセット信号Ｓrst が、ウインドウ信号
発生回路６からのウインドウ信号Ｓwindの外側にあると
き、ＯＲゲート５から出力されるマスタカウンタ１から
のリセット信号Ｓrst、即ち、信号Ｓmrst（図３Ｌ）を
スレーブカウンタ２のクリア端子ＣＬ２に供給して、マ
スタカウンタ１によって、スレーブカウンタ２に同期を
掛ける。

【００３３】次に、図２及び図３を参照して、この実施
例のカウンタ装置の同期装置の動作を説明する。図２は
カウンタ１、２の同期信号Ｓsyb1、Ｓsyn2間に同期ずれ
がない場合で、電源投入の直後のタイミングチャートを
示す。図２Ａはカウンタ１が計数するクロック信号Ｓcl
k1（ＰＬＬ３から出力される）を示し、図２Ｂはカウン
タ１の計数出力Ｓout1を示し、その計数出力は０、１、
２、３、‥‥‥‥‥‥、ｍ−３、ｍ−２、ｍ−１を繰り
返す。図２Ｃはカウンタ１より出力される同期信号Ｓsy
n1を示し、クロック信号Ｓclk1と同期し、計数出力Ｓou
t1が０、１、２のときにのみＨ（高）レベルとなるパル
ス信号である。

【００３４】図２Ｄはカウンタ１から出力されるリセッ
ト信号Ｓrst を示し、電源投入の直後及びカウンタ１の
計数出力Ｓout1がｍ−２、ｍ−１になったときにのみＬ
（低）レベルとなるパルス信号である。

【００３５】カウンタ１から出力される同期信号Ｓsyn1
は、リセット信号Ｓrst の発生の直後に発生する。

【００３６】図２Ｅはカウンタ１に供給されるイネーブ
ル信号Ｓen1 を示し、ここではＨレベルとなっており、
カウンタ１は動作状態にある。

【００３７】図２Ｆはカウンタ２が計数するクロック信
号Ｓckl2（ＰＬＬ４から出力される）を示し、図２Ｇは
カウンタ２の計数出力Ｓout2を示し、一部図示を省略す
るが、計数出力Ｓout2は０、１、２、３、‥‥‥‥‥‥
ｎ−３、ｎ−２、ｎ−１を繰り返す。

【００３８】図２Ｈはカウンタ２より出力される同期信
号Ｓsyn2を示し、クロック信号Ｓclk2と同期し、計数出
力Ｓout2が０、１のときにのみＨ（高）レベルとなるパ
ルス信号である。

【００３９】図２Ｉ、Ｊは、それぞれデコーダ８、９の
出力であるパルスＳwin1、Ｓwin2を示し、それぞれ図２
Ｇのカウンタ２の計数出力Ｓout2がｎ−４、１のときに
発生する。

【００４０】デコーダ８、９よりのパルスＳwin1、Ｓwi
n2がＪＫフリップフロップ７のＪ及びＫ入力端子に供給
されると共に、そのクロック信号入力端子ＣＬＫ３にク
ロック信号Ｓclk2（図２Ｆ）が供給されると、クロック
信号Ｓclk2に同期し、パルスＳwin1の立ち下がりのタイ
ミングで立ち上がり、パルスＳwin2の立ち下がりで立ち
下がるウインドウ信号Ｓwind（図２Ｋ）が、フリップフ
ロップ７の非反転出力端子Ｑに出力されて、ＯＲゲート
５に供給される。このウインドウ信号Ｓwindは、カウン
タ２の計数出力Ｓout2がｎ−３、ｎ−２、ｎ−１、０及
び１のときのみＨレベルとなるパルス信号である。

【００４１】図２の場合は、リセット信号Ｓrst がウイ
ンドウ信号ＳwindのＨレベル期間内にあるので、即ち、
カウンタ１、２よりのの各同期信号Ｓsyn1、Ｓsyn2は同
期状態にあるので、ＯＲゲート５の出力ＳmrstはＨレベ
ルのままで、カウンタ１よりのリセット信号Ｓrst はカ
ウンタ２には供給されない。

【００４２】尚、カウンタ１、２よりのの各同期信号Ｓ
syn1、Ｓsyn2が完全な同期状態になくても、リセット信
号Ｓrst がウインドウ信号Ｓwind内にある限りは、各同
期信号Ｓsyn1、Ｓsyn2略同期状態とされ、ＯＲゲート５
の出力ＳmrstはＨレベルのままで、カウンタ１よりのリ
セット信号Ｓrst はカウンタ２には供給されない。

【００４３】図３はカウンタ１、２の同期信号間に外乱
による同期ずれがある場合の、定常状態のタイミングチ
ャートを示す。図３Ａはカウンタ１が計数するクロック
信号Ｓclk1（ＰＬＬ３から出力される）を示し、図３Ｂ
はカウンタ１の計数出力Ｓout1を示す。図３Ｃはカウン
タ１より出力される同期信号Ｓsyn1を示す。

【００４４】図３Ｄはカウンタ１から出力されるリセッ
ト信号Ｓrst を示す。

【００４５】カウンタ１から出力される同期信号Ｓsyn1
は、必ずリセット信号Ｓrst の発生の直後に発生する。

【００４６】図３Ｅはカウンタ１に供給されるイネーブ
ル信号Ｓen1 を示し、ここではＨレートとなっており、
カウンタ１は動作状態にある。

【００４７】図３Ｆはカウンタ２が計数するクロック信
号Ｓckl2（ＰＬＬ４から出力される）を示し、図３Ｇは
カウンタ２の計数出力Ｓout2を示す。

【００４８】図３Ｈはカウンタ２より出力される同期信
号Ｓsyn2を示す。

【００４９】さて、カウンタ１よりのリセット信号Ｓrs
t がウインドウ信号Ｓwindの外側にあるときは、カウン
タ１よりのリセット信号Ｓrst （Ｓmrst) （図３Ｌ）は
ＯＲゲート５を通過して、カウンタ２のイネーブル入力
端子ＣＬ２に供給されるて、カウンタ２はリセットされ
るので、カウンタ２の計数出力は、例えば、ｎ−６の次
に０となり、その後１、２、３、‥‥‥‥‥‥となる。
このため、カウンタ２の計数出力Ｓout2が０、１のとき
に、同期信号Ｓsyn2（図３Ｈ）が発生すると共に計数出
力Ｓout2が１のときに、パルス信号Ｓwin2（図３Ｊ）が
発生する。尚、パルスＳwin1は図３Ｉに示す如く発生し
ない。

【００５０】尚、ＯＲゲート５及びウインドウ信号発生
回路６を設けずに、カウンタ１からのリセット信号Ｓrs
t を、カウンタ２のクリア端子ＣＬ２に直接供給するこ
とも考えられるが、そのようにすると、カウンタ１の同
期信号Ｓsyn1に対し、カウンタ２の同期信号Ｓsyn2の位
相が極僅か変化しても、カウンタ２がリセットされるの
で、カウンタ２の計数動作が不安定になって望ましくな
い。

【００５１】上述の実施例では、２段のカウンタの場合
に付いて、その実施例を説明したが、３段以上のカウン
タを設けても良く、各前段のカウンタ及び各次段のカウ
ンタの間に上述のウインドウ信号発生回路を設けて、接
続するようにすれば良い。

【００５２】

【発明の効果】上述せる第１の本発明によれば、複数の
互いに異なる周波数のクロック信号をそれぞれ計数する
複数段のカウンタからなるカウンタ装置の同期装置にお
いて、複数段のカウンタは、それぞれ互いに等しい周期
のリセット信号及び同期信号を発生するように構成さ
れ、各前段のカウンタからのリセット信号の時間幅より
広い所定時間幅を有し、正規のリセットタイミングの近
傍のリセット信号を禁止するウインドウ信号を、各次段
のカウンタの計数出力に基づいて形成する各ウインドウ
信号発生回路と、各前段のカウンタからのリセット信号
及び各ウインドウ信号発生回路からのウインドウ信号が
供給され、各前段のカウンタからのリセット信号が、各
ウインドウ信号発生回路からのウインドウ信号の外側に
あるとき、各ゲート回路から出力される各前段のカウン
タからのリセット信号を各次段のカウンタのクリア端子
に供給して、各前段のカウンタによって、各次段のカウ
ンタに同期を掛ける各ゲート回路とを有するようにした
ので、複数の互いに異なる周波数のクロック信号をそれ
ぞれ計数する複数段のカウンタからなるカウンタ装置の
同期装置において、簡単な構成にして、複数段のカウン
タの同期信号間に同期はずれが生ぜず、しかも、各次段
のカウンタの計数動作が不安定になるおそれはないカウ
ンタ装置の同期装置を得ることができる。

【００５３】従って、本発明によれば、複数段のカウン
タがそれぞれ計数するクロック信号の周波数が一時的
に、又、ある期間連続して本来の周波数からずれても、
複数段のカウンタの同期信号間に同期はずれが生じるお
それない。

【００５４】又、本発明によれば、電源投入の直後に、
複数段のカウンタにそれぞれ供給されるクロック信号の
周波数が安定していない場合でも、複数段のカウンタの
同期信号に同期ずれが生じるおそれはない。

【００５５】更に、本発明によれば、複数段のカウンタ
の同期信号が同期するように、これらカウンタを外部か
ら制御する必要はないので、構成の簡単なカウンタ装置
の同期装置を得ることができる。

【００５６】第２の本発明において、上述の第１の本発
明のアクンタ装置の同期装置において、各ウインドウ信
号発生回路を、各次段のカウンタの計数出力が互いに異
なる２つの所定計数値のとき、それぞれパルスを発生す
る２つのデコーダと、その２つのデコーダよりの２つの
パルスが供給されて、ウインドウ信号が出力されるフリ
ップフロップとを備えるように構成することができる。

【図面の簡単な説明】

【図１】本発明の実施例のカウンタ装置の同期装置を示
すブロック線図である。

【図２】実施例の同期ずれがない場合のタイミングチャ
ートである。

【図３】実施例の外乱による同期ずれがある場合のタイ
ミングチャートである。

【図４】カウンタ装置の同期装置の従来例を示すブロッ
ク線図である。

【図５】従来例の同期ずれがない場合のタイミングチャ
ートである。

【図６】従来例の外乱による同期ずれがある場合のタイ
ミングチャートである。

【符号の説明】

１ マスタカウンタ（前段のカウンタ）、２ スレーブ
カウンタ（次段のカウンタ）、３、４ ＰＬＬ、５ Ｏ
Ｒゲート、６ ウインドウ信号発生回路、７ＪＫフリッ
プフロップ、８、９ デコーダ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の互いに異なる周波数のクロック信
   号をそれぞれ計数する複数段のカウンタからなるカウン
   タ装置の同期装置において、 上記複数段のカウンタは、それぞれ互いに等しい周期の
   リセット信号及び同期信号を発生するように構成され、 各前段のカウンタからのリセット信号の時間幅より広い
   所定時間幅を有し、正規のリセットタイミングの近傍の
   リセット信号を禁止するウインドウ信号を、各次段のカ
   ウンタの計数出力に基づいて形成する各ウインドウ信号
   発生回路と、 上記各前段のカウンタからのリセット信号及び上記各ウ
   インドウ信号発生回路からのウインドウ信号が供給さ
   れ、上記各前段のカウンタからのリセット信号が、上記
   各ウインドウ信号発生回路からのウインドウ信号の外側
   にあるとき、各ゲート回路から出力される上記各前段の
   カウンタからのリセット信号を上記各次段のカウンタの
   クリア端子に供給して、上記各前段のカウンタによっ
   て、上記各次段のカウンタに同期を掛ける各ゲート回路
   とを有することを特徴とするカウンタ装置の同期装置。
2. 【請求項２】 請求項１に記載のカウンタ装置の同期装
   置において、 上記各ウインドウ信号発生回路は、 上記各次段のカウンタの計数出力が互いに異なる２つの
   所定計数値のとき、それぞれパルスを発生する２つのデ
   コーダと、 該２つのデコーダよりの２つのパルスが供給されて、上
   記ウインドウ信号が出力されるフリップフロップとを備
   えることを特徴とするカウンタ装置の同期装置。