JPH1188923A - 加入者線路信号処理回路 - Google Patents
加入者線路信号処理回路Info
- Publication number
- JPH1188923A JPH1188923A JP26788997A JP26788997A JPH1188923A JP H1188923 A JPH1188923 A JP H1188923A JP 26788997 A JP26788997 A JP 26788997A JP 26788997 A JP26788997 A JP 26788997A JP H1188923 A JPH1188923 A JP H1188923A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal processing
- subscriber line
- circuit
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【課題】 回路の簡素化を実現した加入者線路信号処理
回路を提供する。 【解決手段】 入力されたアナログ信号をＡ／Ｄ変換回
路で第１のサンプリング周波数でサンプリングしてディ
ジタル信号に変換し、その出力データをデシメーション
・フィルタにより第２のサンプリング周波数に変換し、
デシメーション・フィルタの出力データをインターポレ
ーション・フィルタにより第３のサンプリング周波数に
変換し、その出力データをＤ／Ａ変換回路によりアナロ
グ信号に変換する加入者線路信号処理回路において、上
記デシメーション・フィルタの出力とインターポレーシ
ョン・フィルタの入力との間に上記デシメーション・フ
ィルタ及びインターポレーション・フィルタにおける位
相遅延を補うような進相特性を持つＦＩＲフィルタと、
所望の周波数特性を実現するＩＩＲフィルタとの直列回
路からなるインピーダンスフィルタを設ける。
回路を提供する。 【解決手段】 入力されたアナログ信号をＡ／Ｄ変換回
路で第１のサンプリング周波数でサンプリングしてディ
ジタル信号に変換し、その出力データをデシメーション
・フィルタにより第２のサンプリング周波数に変換し、
デシメーション・フィルタの出力データをインターポレ
ーション・フィルタにより第３のサンプリング周波数に
変換し、その出力データをＤ／Ａ変換回路によりアナロ
グ信号に変換する加入者線路信号処理回路において、上
記デシメーション・フィルタの出力とインターポレーシ
ョン・フィルタの入力との間に上記デシメーション・フ
ィルタ及びインターポレーション・フィルタにおける位
相遅延を補うような進相特性を持つＦＩＲフィルタと、
所望の周波数特性を実現するＩＩＲフィルタとの直列回
路からなるインピーダンスフィルタを設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、加入者線路信号
処理回路に関し、アナログ形式の入力音声信号をディジ
タル信号に変換し、ディジタル信号処理により２線−４
線変換を行うものに利用して有効な技術に関するもので
ある。
処理回路に関し、アナログ形式の入力音声信号をディジ
タル信号に変換し、ディジタル信号処理により２線−４
線変換を行うものに利用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】ディジタル信号処理により２線−４線変
換を行う加入者線路音声処理回路として、特公平４−７
７４９３号公報がある。この加入者線路音声処理回路で
は、アナログ信号をＡ／Ｄ（アナログ／ディジタル）変
換して、間引きフィルタ（デシメーション・フィルタ）
を通した後に、４又は８タップのＦＩＲフィルタによっ
て構成されるインピーダンスフィルタを通した後に、補
間フィルタ（インターポレーション・フィルタ）を通
し、Ｄ／Ａ（ディジタル／アナログ）変換回路によって
アナログ信号に戻して任意のインピーダンスを実現す
る。
換を行う加入者線路音声処理回路として、特公平４−７
７４９３号公報がある。この加入者線路音声処理回路で
は、アナログ信号をＡ／Ｄ（アナログ／ディジタル）変
換して、間引きフィルタ（デシメーション・フィルタ）
を通した後に、４又は８タップのＦＩＲフィルタによっ
て構成されるインピーダンスフィルタを通した後に、補
間フィルタ（インターポレーション・フィルタ）を通
し、Ｄ／Ａ（ディジタル／アナログ）変換回路によって
アナログ信号に戻して任意のインピーダンスを実現す
る。
【０００３】
【発明が解決しようとする課題】上記デシメーション・
フィルタやインターポレーション・フィルタは、低周波
数領域では伝送利得の減衰は少ないが、位相が図７に示
したように直線位相で遅延すると特性を持っている。こ
のため、位相遅延を補償しない場合にはディジタル信号
処理で構成するインピーダンスで実現できるインピーダ
ンスの範囲が限られてしまう。上記の従来技術では、イ
ンピーダンスフィルタの構成を（４又は８タップのＦＩ
Ｒフィルタ）で実現するようになっている。上記デシメ
ーション・フィルタ及びインターポレーション・フィル
タの伝達関数Ｈは、一般に次式（１）で示される。 Ｈ＝（Ｋ（１−Ｚ-m）／（１−Ｚ-1））n ＝（Ｋsin( mωTs/2)/sin(ωTs/2))n exp(-jn(m-1)ωTs/2) ・・・（１） ここで、Ｚ＝exp (jωTs) 、ω＝２πｆであり、ｆは周
波数、Ｔｓはサンプリング時間である。Ｋ，ｍ，ｎは、
フィルタの特性を示す任意の係数である。
フィルタやインターポレーション・フィルタは、低周波
数領域では伝送利得の減衰は少ないが、位相が図７に示
したように直線位相で遅延すると特性を持っている。こ
のため、位相遅延を補償しない場合にはディジタル信号
処理で構成するインピーダンスで実現できるインピーダ
ンスの範囲が限られてしまう。上記の従来技術では、イ
ンピーダンスフィルタの構成を（４又は８タップのＦＩ
Ｒフィルタ）で実現するようになっている。上記デシメ
ーション・フィルタ及びインターポレーション・フィル
タの伝達関数Ｈは、一般に次式（１）で示される。 Ｈ＝（Ｋ（１−Ｚ-m）／（１−Ｚ-1））n ＝（Ｋsin( mωTs/2)/sin(ωTs/2))n exp(-jn(m-1)ωTs/2) ・・・（１） ここで、Ｚ＝exp (jωTs) 、ω＝２πｆであり、ｆは周
波数、Ｔｓはサンプリング時間である。Ｋ，ｍ，ｎは、
フィルタの特性を示す任意の係数である。
【０００４】上記のような伝達関数Ｈの信号経路が、Ａ
／Ｄ変換回路、Ｄ／Ａ変換回路の間に挿入されると、次
のような問題が生じる。上記式（１）において、Ｋ＝１
／１６、ｍ＝１６、ｎ＝２、Ｔｓ＝１／（１０２４ＫＨ
ｚ）とした場合の特性を図７に示す。上記式（１）に示
したような伝達関数Ｈにおいて、信号振幅を表す項（Ｋ
sin( mωTs/2)/sin(ωTs/2))n は、低周波数領域では無
視可能なほど振幅の変化は少ない。しかし、位相特性を
表す項exp(-jn(m-1)ωTs/2) は、遅延特性を持つ直線位
相特性を示しており、周波数が増大するほどに位相が遅
延してしまう。したがって、インピーダンスフィルタの
周波数特性には、位相遅延が問題とならない周波数特性
に限定されるという問題がある。上記公報に示されてい
るようなＦＩＲフィルタのみで上記直線位相分を打ち消
すような特性を実現しようとすると、必要なタップ数は
膨大になってしまうという問題が生じる。さらに、イン
ピーダンスフィルタとしての所望の周波数特性も上記Ｆ
ＩＲによって実現しようとすると、いっそう必要なタッ
プ数が増大してディジタル信号処理におけるメモリ（レ
ジスタ）領域の増大及び処理ステップ数も増大してしま
うという問題が生じるものである。
／Ｄ変換回路、Ｄ／Ａ変換回路の間に挿入されると、次
のような問題が生じる。上記式（１）において、Ｋ＝１
／１６、ｍ＝１６、ｎ＝２、Ｔｓ＝１／（１０２４ＫＨ
ｚ）とした場合の特性を図７に示す。上記式（１）に示
したような伝達関数Ｈにおいて、信号振幅を表す項（Ｋ
sin( mωTs/2)/sin(ωTs/2))n は、低周波数領域では無
視可能なほど振幅の変化は少ない。しかし、位相特性を
表す項exp(-jn(m-1)ωTs/2) は、遅延特性を持つ直線位
相特性を示しており、周波数が増大するほどに位相が遅
延してしまう。したがって、インピーダンスフィルタの
周波数特性には、位相遅延が問題とならない周波数特性
に限定されるという問題がある。上記公報に示されてい
るようなＦＩＲフィルタのみで上記直線位相分を打ち消
すような特性を実現しようとすると、必要なタップ数は
膨大になってしまうという問題が生じる。さらに、イン
ピーダンスフィルタとしての所望の周波数特性も上記Ｆ
ＩＲによって実現しようとすると、いっそう必要なタッ
プ数が増大してディジタル信号処理におけるメモリ（レ
ジスタ）領域の増大及び処理ステップ数も増大してしま
うという問題が生じるものである。
【０００５】この発明の目的は、回路の簡素化を実現し
た加入者線路信号処理回路を提供することにある。この
発明の前記ならびにそのほかの目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
た加入者線路信号処理回路を提供することにある。この
発明の前記ならびにそのほかの目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力されたアナログ信号を
Ａ／Ｄ変換回路で第１のサンプリング周波数でサンプリ
ングしてディジタル信号に変換し、その出力データをデ
シメーション・フィルタにより第２のサンプリング周波
数に変換し、デシメーション・フィルタの出力データを
インターポレーション・フィルタにより第３のサンプリ
ング周波数に変換し、その出力データをＤ／Ａ変換回路
によりアナログ信号に変換する加入者線路信号処理回路
において、上記デシメーション・フィルタの出力とイン
ターポレーション・フィルタの入力との間に上記デシメ
ーション・フィルタ及びインターポレーション・フィル
タにおける位相遅延を補うような進相特性を持つＦＩＲ
フィルタと、所望の周波数特性を実現するＩＩＲフィル
タとの直列回路からなるインピーダンスフィルタを設け
る。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力されたアナログ信号を
Ａ／Ｄ変換回路で第１のサンプリング周波数でサンプリ
ングしてディジタル信号に変換し、その出力データをデ
シメーション・フィルタにより第２のサンプリング周波
数に変換し、デシメーション・フィルタの出力データを
インターポレーション・フィルタにより第３のサンプリ
ング周波数に変換し、その出力データをＤ／Ａ変換回路
によりアナログ信号に変換する加入者線路信号処理回路
において、上記デシメーション・フィルタの出力とイン
ターポレーション・フィルタの入力との間に上記デシメ
ーション・フィルタ及びインターポレーション・フィル
タにおける位相遅延を補うような進相特性を持つＦＩＲ
フィルタと、所望の周波数特性を実現するＩＩＲフィル
タとの直列回路からなるインピーダンスフィルタを設け
る。
【０００７】
【発明の実施の形態】図１には、この発明が適用される
加入者線路信号処理回路の一実施例の要部概略ブロック
図が示されている。この実施例の加入者線路信号処理回
路１０は、加入者線路インターフェイス回路（以下、Ｓ
ＬＩＣという）２０と組み合わせされて用いられる。つ
まり、ＳＬＩＣ２０と加入者線路信号処理回路１０とが
組み合わされて２線−４線変換が行われ、従来の２線−
４線変換を行うハイブリッドコイルに相当する部分の信
号処理を受け持つ。
加入者線路信号処理回路の一実施例の要部概略ブロック
図が示されている。この実施例の加入者線路信号処理回
路１０は、加入者線路インターフェイス回路（以下、Ｓ
ＬＩＣという）２０と組み合わせされて用いられる。つ
まり、ＳＬＩＣ２０と加入者線路信号処理回路１０とが
組み合わされて２線−４線変換が行われ、従来の２線−
４線変換を行うハイブリッドコイルに相当する部分の信
号処理を受け持つ。
【０００８】上記加入者線路信号処理回路１０におい
て、入力フィルタ（ＩＮＦＬ）１８は、サンプリング速
度近傍の信号が後のデシメーション段階の間に音声帯域
へ折り返されるのを防止するために用いられる。上記入
力フィルタ１８は、特に制限されないが、５０８ＫＨｚ
で少なくとも１０ｄＢの減衰特性を有する。上記入力フ
ィルタ１８の出力信号は、Ａ／Ｄ変換回路（ＡＤＣ）２
によってディジタル信号に変換される。Ａ／Ｄ変換回路
２は、特に制限されないが、５１２ＫＨｚ（または２５
６ＫＨｚ）のような比較的高いサンプリング周波数でサ
ンプリングし、各サンプルの信号振幅を多ビットの２値
信号に表す。
て、入力フィルタ（ＩＮＦＬ）１８は、サンプリング速
度近傍の信号が後のデシメーション段階の間に音声帯域
へ折り返されるのを防止するために用いられる。上記入
力フィルタ１８は、特に制限されないが、５０８ＫＨｚ
で少なくとも１０ｄＢの減衰特性を有する。上記入力フ
ィルタ１８の出力信号は、Ａ／Ｄ変換回路（ＡＤＣ）２
によってディジタル信号に変換される。Ａ／Ｄ変換回路
２は、特に制限されないが、５１２ＫＨｚ（または２５
６ＫＨｚ）のような比較的高いサンプリング周波数でサ
ンプリングし、各サンプルの信号振幅を多ビットの２値
信号に表す。
【０００９】上記Ａ／Ｄ変換回路２の出力データは、第
１と第２からなる一対のデシメーション・フィルタ（Ｄ
ＥＣ）３と１５により周波数変換される。上記第１のデ
シメーション・フィルタ３から出力される３２ＫＨｚ
は、次いで第２のデシメーション・フィルタ１５へ与え
られ、ここで周波数を１６ＫＨｚに低減させ、図示しな
い送信信号処理回路に伝えられる。
１と第２からなる一対のデシメーション・フィルタ（Ｄ
ＥＣ）３と１５により周波数変換される。上記第１のデ
シメーション・フィルタ３から出力される３２ＫＨｚ
は、次いで第２のデシメーション・フィルタ１５へ与え
られ、ここで周波数を１６ＫＨｚに低減させ、図示しな
い送信信号処理回路に伝えられる。
【００１０】一方、図示しない受信信号処理回路で形成
された受信データは、第１と第２からなる一対のインタ
ーポレーション・フィルタ（ＩＮＴ）１７と５により、
上記とは逆の周波数変換が行われる。つまり、１６ＫＨ
ｚの送信データは、上記第１のインターポレーション・
フィルタ１７により３２ＫＨｚの周波数に戻され、第２
のインターポレーション・フィルタ３により５１２ＫＨ
ｚ（または２５６ＫＨｚ）のような高い周波数に戻され
る。上記インターポレーション・フィルタ３の出力デー
タは、Ｄ／Ａ変換回路（ＤＡＣ）６に与えられ、アナロ
グ形式の信号に変換され、出力フィルタ（ＯＵＴＦＬ）
１９を通して上記ＳＬＩＣ２０に伝えられる。
された受信データは、第１と第２からなる一対のインタ
ーポレーション・フィルタ（ＩＮＴ）１７と５により、
上記とは逆の周波数変換が行われる。つまり、１６ＫＨ
ｚの送信データは、上記第１のインターポレーション・
フィルタ１７により３２ＫＨｚの周波数に戻され、第２
のインターポレーション・フィルタ３により５１２ＫＨ
ｚ（または２５６ＫＨｚ）のような高い周波数に戻され
る。上記インターポレーション・フィルタ３の出力デー
タは、Ｄ／Ａ変換回路（ＤＡＣ）６に与えられ、アナロ
グ形式の信号に変換され、出力フィルタ（ＯＵＴＦＬ）
１９を通して上記ＳＬＩＣ２０に伝えられる。
【００１１】インピーダンスフィルタ（ＩＭＰ）４は、
線路特性を整合させるために用いられる。このインピー
ダンスフィルタ４は、２線方式入力ポートからみたとき
の入力インピーダンスを修正するために用いられる。こ
のインピーダンスフィルタ４は、実効的に入力ポートに
発生した電圧を入力信号へフィードバックする。上記イ
ンピーダンスフィルタ４の信号伝達特性により伝達信号
振幅及び極性を調整することができる。
線路特性を整合させるために用いられる。このインピー
ダンスフィルタ４は、２線方式入力ポートからみたとき
の入力インピーダンスを修正するために用いられる。こ
のインピーダンスフィルタ４は、実効的に入力ポートに
発生した電圧を入力信号へフィードバックする。上記イ
ンピーダンスフィルタ４の信号伝達特性により伝達信号
振幅及び極性を調整することができる。
【００１２】平衡フィルタ（ＦＬ）１６は、消去信号を
発生してデシメーション・フィルタ１５の出力部の加算
器に加える。つまり、発生された出力（受信）信号が、
線路を介して再び戻ってくる時間に対応して、上記平衡
フィルタ１６により消去信号を発生させて上記加算器で
送信経路に付け加え、上記戻ってきた信号を相殺させる
ようにするものである。また、インターフェイス回路
（ＩＮＦＣ）は、ホストシステム側との間でのデータの
入出力及びクロック信号の入力動作を行うものであり、
制御回路（ＳＬＩＣＣ）は、上記加入者線路インターフ
ェイス回路２０の制御動作を行う。以上の各回路の基本
的な回路機能及びその動作は、前記公報に記載された加
入者線路音声処理回路のそれと基本的には同様である。
発生してデシメーション・フィルタ１５の出力部の加算
器に加える。つまり、発生された出力（受信）信号が、
線路を介して再び戻ってくる時間に対応して、上記平衡
フィルタ１６により消去信号を発生させて上記加算器で
送信経路に付け加え、上記戻ってきた信号を相殺させる
ようにするものである。また、インターフェイス回路
（ＩＮＦＣ）は、ホストシステム側との間でのデータの
入出力及びクロック信号の入力動作を行うものであり、
制御回路（ＳＬＩＣＣ）は、上記加入者線路インターフ
ェイス回路２０の制御動作を行う。以上の各回路の基本
的な回路機能及びその動作は、前記公報に記載された加
入者線路音声処理回路のそれと基本的には同様である。
【００１３】図２には、この発明に係る加入者線路信号
処理回路の一実施例の要部ブロック図が示されている。
１は、入力されるアナログ信号源であり、入力端子１１
を通してＡ／Ｄ変換回路２に供給される。上記入力端子
１１から供給された入力信号は、必要ならば前記図１の
ような入力フィルタ１１を介してＡ／Ｄ変換回路２に供
給されるようにしてもよい。Ａ／Ｄ変換回路２は、入力
されアナログ信号をサンプリング時間Ｔｓ１でサンプリ
ングしてディジタル信号に変換する。
処理回路の一実施例の要部ブロック図が示されている。
１は、入力されるアナログ信号源であり、入力端子１１
を通してＡ／Ｄ変換回路２に供給される。上記入力端子
１１から供給された入力信号は、必要ならば前記図１の
ような入力フィルタ１１を介してＡ／Ｄ変換回路２に供
給されるようにしてもよい。Ａ／Ｄ変換回路２は、入力
されアナログ信号をサンプリング時間Ｔｓ１でサンプリ
ングしてディジタル信号に変換する。
【００１４】デシメーション・フィルタ３は、上記Ａ／
Ｄ変換回路によりサンプリング時間Ｔｓ１で出力された
データをサンプリング時間Ｔｓ２に間引くという周波数
変換動作を行う。インピーダンスフィルタ４は、上記デ
シメーション・フィルタ３の出力信号に対してディジタ
ル信号処理を行うものであり、この実施例ではＦＩＲフ
ィルタとＩＩＲフィルタの直列回路により構成される。
インターポレーション・フィルタ５は、上記インピーダ
ンスフィルタ４の出力信号のサンプリング時間Ｔｓ２を
サンプリング時間Ｔｓ３に補間する。Ｄ／Ａ変換回路６
は、上記インターポレーション・フィルタ５が出力する
ディジタル信号をアナログ信号に変換して、出力端子１
２に出力させる。
Ｄ変換回路によりサンプリング時間Ｔｓ１で出力された
データをサンプリング時間Ｔｓ２に間引くという周波数
変換動作を行う。インピーダンスフィルタ４は、上記デ
シメーション・フィルタ３の出力信号に対してディジタ
ル信号処理を行うものであり、この実施例ではＦＩＲフ
ィルタとＩＩＲフィルタの直列回路により構成される。
インターポレーション・フィルタ５は、上記インピーダ
ンスフィルタ４の出力信号のサンプリング時間Ｔｓ２を
サンプリング時間Ｔｓ３に補間する。Ｄ／Ａ変換回路６
は、上記インターポレーション・フィルタ５が出力する
ディジタル信号をアナログ信号に変換して、出力端子１
２に出力させる。
【００１５】図３には、この発明に係る信号処理回路１
０をインピーダンス回路として使用する場合を説明する
ためのブロック図が示されている。同図において、電圧
電圧変換回路２１は、電圧電圧変換係数Ａを持ち、その
出力信号が信号処理回路の入力端子１１に供給される。
電圧電流変換回路２２は、電圧電流変換係数Ｇを持つ。
端子２３はインピーダンスが現れる端子である。ここ
で、説明の簡素化のためにＡ／Ｄ変換回路２及びＤ／Ａ
変換回路６の伝達関数を１として省略し、電圧電圧変換
係数Ａ、電圧電流変換係数Ｇは実数とする。
０をインピーダンス回路として使用する場合を説明する
ためのブロック図が示されている。同図において、電圧
電圧変換回路２１は、電圧電圧変換係数Ａを持ち、その
出力信号が信号処理回路の入力端子１１に供給される。
電圧電流変換回路２２は、電圧電流変換係数Ｇを持つ。
端子２３はインピーダンスが現れる端子である。ここ
で、説明の簡素化のためにＡ／Ｄ変換回路２及びＤ／Ａ
変換回路６の伝達関数を１として省略し、電圧電圧変換
係数Ａ、電圧電流変換係数Ｇは実数とする。
【００１６】上記信号処理回路１０の入力端子１１から
出力端子１２までの伝達特性Ｈ12は次式（２）のように
なる。 Ｈ12＝ＨDEC ・ＨIMP ・ＨINT ・・・・・・・（２） ここで、Ｈ12、ＨDEC 、ＨIMP 及びＨINT は、複素数で
あり、ＨDEC はデシメーション・フィルタ３の伝達特
性、ＨIMP はインピーダンスフィルタ４の伝達特性、Ｈ
INT はインターポレーション・フィルタ５の伝達特性で
ある。
出力端子１２までの伝達特性Ｈ12は次式（２）のように
なる。 Ｈ12＝ＨDEC ・ＨIMP ・ＨINT ・・・・・・・（２） ここで、Ｈ12、ＨDEC 、ＨIMP 及びＨINT は、複素数で
あり、ＨDEC はデシメーション・フィルタ３の伝達特
性、ＨIMP はインピーダンスフィルタ４の伝達特性、Ｈ
INT はインターポレーション・フィルタ５の伝達特性で
ある。
【００１７】端子２３の印加電圧をＶ23とした場合、電
圧電流変換回路２２の出力電流Ｉ23は、次式（３）のよ
うになる。 Ｉ23＝Ｖ23・Ａ・Ｈ12・Ｇ ・・・・・・・（３） 端子２３に現れるインピーダンスＺ23を上記式（３）よ
り求めると次式（４）のようになる。 Ｚ23＝Ｖ23／Ｉ23 ＝１／（Ａ・Ｈ12・Ｇ） ＝１／（Ａ・ＨDEC ・ＨIMP ・ＨINT ・Ｇ） ・・・・・・・（４）
圧電流変換回路２２の出力電流Ｉ23は、次式（３）のよ
うになる。 Ｉ23＝Ｖ23・Ａ・Ｈ12・Ｇ ・・・・・・・（３） 端子２３に現れるインピーダンスＺ23を上記式（３）よ
り求めると次式（４）のようになる。 Ｚ23＝Ｖ23／Ｉ23 ＝１／（Ａ・Ｈ12・Ｇ） ＝１／（Ａ・ＨDEC ・ＨIMP ・ＨINT ・Ｇ） ・・・・・・・（４）
【００１８】上記ＨDEC ・ＨINT は、前記式（１）で示
された伝達関数Ｈで表され、Ｈ＝ＨDEC ＝ＨINT として
式（１）を代入すると、次式（５）のようになる。 Ｚ23＝（sin(ωTs/2)/sin(m ωTs/2)/Ｋ )2n ・ exp(jn(m-1)ωTs) /(Ａ・ＨIMP ・Ｇ） ・・・・・・・（５） 上記式（６）の（sin(ωTs/2)/sin(m ωTs/2)/Ｋ )2n
項は、前述したように低周波数領域では無視可能として
簡略化すると次式（６）のようになる。 Ｚ23≒ exp(jn(m-1)ωTs) /(Ａ・ＨIMP ・Ｇ） ・・・・・・・（６）
された伝達関数Ｈで表され、Ｈ＝ＨDEC ＝ＨINT として
式（１）を代入すると、次式（５）のようになる。 Ｚ23＝（sin(ωTs/2)/sin(m ωTs/2)/Ｋ )2n ・ exp(jn(m-1)ωTs) /(Ａ・ＨIMP ・Ｇ） ・・・・・・・（５） 上記式（６）の（sin(ωTs/2)/sin(m ωTs/2)/Ｋ )2n
項は、前述したように低周波数領域では無視可能として
簡略化すると次式（６）のようになる。 Ｚ23≒ exp(jn(m-1)ωTs) /(Ａ・ＨIMP ・Ｇ） ・・・・・・・（６）
【００１９】上記式（６）において、周波数が低い低周
波数領域では exp(jn(m-1)ωTs) 項が無視可能ならば、
インピーダンスフィルタ４の伝達関数ＨIMP によって、
図３の回路構成で実現されるインピーダンスＺ23を設定
することができることを示すものである。しかしなが
ら、上記式（６）の exp(jn(m-1)ωTs) 項は、図７に示
したように周波数に対して直線位相を示しており、仮に
ＨIMP ＝１としても上記exp(jn(m-1)ωTs) 項によって
位相が回転してしまうため、簡単には上記ＨIMPによっ
て所望のインピーダンスＺ23を設定することができな
い。
波数領域では exp(jn(m-1)ωTs) 項が無視可能ならば、
インピーダンスフィルタ４の伝達関数ＨIMP によって、
図３の回路構成で実現されるインピーダンスＺ23を設定
することができることを示すものである。しかしなが
ら、上記式（６）の exp(jn(m-1)ωTs) 項は、図７に示
したように周波数に対して直線位相を示しており、仮に
ＨIMP ＝１としても上記exp(jn(m-1)ωTs) 項によって
位相が回転してしまうため、簡単には上記ＨIMPによっ
て所望のインピーダンスＺ23を設定することができな
い。
【００２０】前記公報に記載の従来技術では、位相項が
無視可能なインピーダンスしか上記インピーダンスフィ
ルタ４では実現できないという問題を有するものである
ことが判る。これに対して本願発明では、上記 exp(jn
(m-1)ωTs) 項の影響を無くすために、インピーダンス
フィルタ４として、ＦＩＲフィルタとＩＩＲフィルタの
直列回路により構成し、ＦＩＲフィルタにより進相特性
を持たせて上記位相遅延の補償を行い、本来必要とする
インピーダン特性をＩＩＲフィルタにて実現するもので
ある。
無視可能なインピーダンスしか上記インピーダンスフィ
ルタ４では実現できないという問題を有するものである
ことが判る。これに対して本願発明では、上記 exp(jn
(m-1)ωTs) 項の影響を無くすために、インピーダンス
フィルタ４として、ＦＩＲフィルタとＩＩＲフィルタの
直列回路により構成し、ＦＩＲフィルタにより進相特性
を持たせて上記位相遅延の補償を行い、本来必要とする
インピーダン特性をＩＩＲフィルタにて実現するもので
ある。
【００２１】上記ＦＩＲフィルタにて進相特性を実現さ
せるには、前記式（１）の逆数となる次式（７）のよう
な伝達特性Ｈｃを得るようにすればよい。 Ｈｃ＝（（１−Ｚ-1）／( １−Ｚ-m）／Ｋ）n ＝（sin(ωTs/2)/sin( mωTs/2)/Ｋ )n ・ exp(jn(m-1)ωTs) （７） ここで、Ｋ＝１／１６、ｍ＝１６、ｎ＝２、Ｔｓ＝１／
（１０２４ＫＨｚ）として、逆フーリエ変換により伝達
特性Ｈｃのインパルス応答を求める、必要なフィルタ特
性を算出すると次式（８）に示すようになる。 Ｈｃ（Ｚ）＝-0.1598 + 0.0295Ｚ-1 -０.009Ｚ-3 + 0.0118 Ｚ-4 - - 0.0126Ｚ-5 + 0.0125Ｚ-6 - 0.0121Ｚ-7 + 0.0156Ｚ-8 - 0.0110Ｚ-9 + 0.0105Ｚ-10 …… ・・・・（８）
せるには、前記式（１）の逆数となる次式（７）のよう
な伝達特性Ｈｃを得るようにすればよい。 Ｈｃ＝（（１−Ｚ-1）／( １−Ｚ-m）／Ｋ）n ＝（sin(ωTs/2)/sin( mωTs/2)/Ｋ )n ・ exp(jn(m-1)ωTs) （７） ここで、Ｋ＝１／１６、ｍ＝１６、ｎ＝２、Ｔｓ＝１／
（１０２４ＫＨｚ）として、逆フーリエ変換により伝達
特性Ｈｃのインパルス応答を求める、必要なフィルタ特
性を算出すると次式（８）に示すようになる。 Ｈｃ（Ｚ）＝-0.1598 + 0.0295Ｚ-1 -０.009Ｚ-3 + 0.0118 Ｚ-4 - - 0.0126Ｚ-5 + 0.0125Ｚ-6 - 0.0121Ｚ-7 + 0.0156Ｚ-8 - 0.0110Ｚ-9 + 0.0105Ｚ-10 …… ・・・・（８）
【００２２】上記式（８）の右辺は、無限に続くため、
ディジタル信号処理によりＦＩＲフィルタで実現するこ
とは、フィルタのタップ数が多くなる。また、ＩＩＲフ
ィルタによって実現するには、右辺の第３項と第４項、
第４項と第５項……と比較していくと判るように符号が
逆転し、係数がほとんど同じ位の値であるために、後述
する図４に示すようなＩＩＲフィルタで実現する場合、
第ｎ項から第ｎ＋１項を減算する形となり、ノード
（ａ）での値が小さくなり、固定小数点を使用したディ
ジタル信号処理を行うと、有効ビット数が少なくなって
信号のＳ／Ｎが低下してしまうという問題が生じる。
ディジタル信号処理によりＦＩＲフィルタで実現するこ
とは、フィルタのタップ数が多くなる。また、ＩＩＲフ
ィルタによって実現するには、右辺の第３項と第４項、
第４項と第５項……と比較していくと判るように符号が
逆転し、係数がほとんど同じ位の値であるために、後述
する図４に示すようなＩＩＲフィルタで実現する場合、
第ｎ項から第ｎ＋１項を減算する形となり、ノード
（ａ）での値が小さくなり、固定小数点を使用したディ
ジタル信号処理を行うと、有効ビット数が少なくなって
信号のＳ／Ｎが低下してしまうという問題が生じる。
【００２３】この実施例では、進相特性を持つフィルタ
として、必要な帯域内のみで進相補特性を持ち、タップ
数を少なく抑えたＦＩＲフィルタを実現する。図５に
は、上記のような要求に応えるＦＩＲフィルタの一実施
例の回路図が示されている。入力信号に対して２．０を
乗じて、それに１．３５０を乗じた信号と、Ｚ-1（１サ
ンプリング周期遅延）した信号に−１．５１１を乗じた
数を加算し、以下梯子状に上記加算信号と、Ｚ-1（１サ
ンプリング周期遅延）した信号に各係数を乗じた信号と
を順次に加算して出力信号を形成する。この実施例で
は、有限項で実現するために、式（８）に対して、各段
の係数を同図のように修正するものである。
として、必要な帯域内のみで進相補特性を持ち、タップ
数を少なく抑えたＦＩＲフィルタを実現する。図５に
は、上記のような要求に応えるＦＩＲフィルタの一実施
例の回路図が示されている。入力信号に対して２．０を
乗じて、それに１．３５０を乗じた信号と、Ｚ-1（１サ
ンプリング周期遅延）した信号に−１．５１１を乗じた
数を加算し、以下梯子状に上記加算信号と、Ｚ-1（１サ
ンプリング周期遅延）した信号に各係数を乗じた信号と
を順次に加算して出力信号を形成する。この実施例で
は、有限項で実現するために、式（８）に対して、各段
の係数を同図のように修正するものである。
【００２４】図６には、上記図５に示したＦＩＲフィル
タの伝達特性図が示されている。上記のような係数の工
夫によって、点線で示すように周波数とともに位相が進
むという進相特性を得ることができる。つまり、この実
施例のＦＩＲフィルタでは、現信号を基に入力される信
号を予測して形成して上記進相特性を実現するものであ
る。このようなＦＩＲフィルタを挿入することにより、
前記デシメーション・フィルタ３及びインターポレーシ
ョン・フィルタ５の位相遅延を高い周波数まで補償する
ことができる。
タの伝達特性図が示されている。上記のような係数の工
夫によって、点線で示すように周波数とともに位相が進
むという進相特性を得ることができる。つまり、この実
施例のＦＩＲフィルタでは、現信号を基に入力される信
号を予測して形成して上記進相特性を実現するものであ
る。このようなＦＩＲフィルタを挿入することにより、
前記デシメーション・フィルタ３及びインターポレーシ
ョン・フィルタ５の位相遅延を高い周波数まで補償する
ことができる。
【００２５】インピーダンスフィルタ４における本来の
インピーダンス特性は、図４に示したようなＩＩＲフィ
ルタにより実現される。このようなＩＩＲフィルタを用
いることの利点は、タップ数（メモリ数）を少なく抑え
ることができる。つまり、Ｚ関数に対応したタップ数
（メモリ数）を２個と少なく構成できる。
インピーダンス特性は、図４に示したようなＩＩＲフィ
ルタにより実現される。このようなＩＩＲフィルタを用
いることの利点は、タップ数（メモリ数）を少なく抑え
ることができる。つまり、Ｚ関数に対応したタップ数
（メモリ数）を２個と少なく構成できる。
【００２６】上記の実施例から得られる作用効果は、次
の通りである。すなわち、 （１） 入力されたアナログ信号をＡ／Ｄ変換回路で第
１のサンプリング周波数でサンプリングしてディジタル
信号に変換し、その出力データをデシメーション・フィ
ルタにより第２のサンプリング周波数に変換し、デシメ
ーション・フィルタの出力データをインターポレーショ
ン・フィルタにより第３のサンプリング周波数に変換
し、その出力データをＤ／Ａ変換回路によりアナログ信
号に変換する加入者線路信号処理回路において、上記デ
シメーション・フィルタの出力とインターポレーション
・フィルタの入力との間に上記デシメーション・フィル
タやインターポレーション・フィルタにおける位相遅延
を補うような進相特性を持つＦＩＲフィルタと、所望の
周波数特性を実現するＩＩＲフィルタとの直列回路から
なるインピーダンスフィルタを設けることにより、高い
周波数まで良好なインピーダンス特性を実現することが
できるという効果が得られる。
の通りである。すなわち、 （１） 入力されたアナログ信号をＡ／Ｄ変換回路で第
１のサンプリング周波数でサンプリングしてディジタル
信号に変換し、その出力データをデシメーション・フィ
ルタにより第２のサンプリング周波数に変換し、デシメ
ーション・フィルタの出力データをインターポレーショ
ン・フィルタにより第３のサンプリング周波数に変換
し、その出力データをＤ／Ａ変換回路によりアナログ信
号に変換する加入者線路信号処理回路において、上記デ
シメーション・フィルタの出力とインターポレーション
・フィルタの入力との間に上記デシメーション・フィル
タやインターポレーション・フィルタにおける位相遅延
を補うような進相特性を持つＦＩＲフィルタと、所望の
周波数特性を実現するＩＩＲフィルタとの直列回路から
なるインピーダンスフィルタを設けることにより、高い
周波数まで良好なインピーダンス特性を実現することが
できるという効果が得られる。
【００２７】（２） 位相補償をＦＩＲフィルタで実現
し、インピーダンス特性をＩＩＲフィルタで実現するこ
とにより、回路の簡素化を図ることができるという効果
が得られる。
し、インピーダンス特性をＩＩＲフィルタで実現するこ
とにより、回路の簡素化を図ることができるという効果
が得られる。
【００２８】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、前記
デシメーション・フィルタやインターポレーション・フ
ィルタの具体的構成、及びインピーダンスフィルタとし
て用いられるＦＩＲフィルタ及びＩＩＲフィルタの具体
的構成は、前記のような動作を行うものであれば何であ
ってもよい。この発明は、加入者線路信号処理回路とし
て広く利用できる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、前記
デシメーション・フィルタやインターポレーション・フ
ィルタの具体的構成、及びインピーダンスフィルタとし
て用いられるＦＩＲフィルタ及びＩＩＲフィルタの具体
的構成は、前記のような動作を行うものであれば何であ
ってもよい。この発明は、加入者線路信号処理回路とし
て広く利用できる。
【００２９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力されたアナログ信号を
Ａ／Ｄ変換回路で第１のサンプリング周波数でサンプリ
ングしてディジタル信号に変換し、その出力データをデ
シメーション・フィルタにより第２のサンプリング周波
数に変換し、デシメーション・フィルタの出力データを
インターポレーション・フィルタにより第３のサンプリ
ング周波数に変換し、その出力データをＤ／Ａ変換回路
によりアナログ信号に変換する加入者線路信号処理回路
において、上記デシメーション・フィルタの出力とイン
ターポレーション・フィルタの入力との間に上記デシメ
ーション・フィルタやインターポレーション・フィルタ
における位相遅延を補うような進相特性を持つＦＩＲフ
ィルタと、所望の周波数特性を実現するＩＩＲフィルタ
との直列回路からなるインピーダンスフィルタを設ける
ことにより、高い周波数まで良好なインピーダンス特性
を実現することができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力されたアナログ信号を
Ａ／Ｄ変換回路で第１のサンプリング周波数でサンプリ
ングしてディジタル信号に変換し、その出力データをデ
シメーション・フィルタにより第２のサンプリング周波
数に変換し、デシメーション・フィルタの出力データを
インターポレーション・フィルタにより第３のサンプリ
ング周波数に変換し、その出力データをＤ／Ａ変換回路
によりアナログ信号に変換する加入者線路信号処理回路
において、上記デシメーション・フィルタの出力とイン
ターポレーション・フィルタの入力との間に上記デシメ
ーション・フィルタやインターポレーション・フィルタ
における位相遅延を補うような進相特性を持つＦＩＲフ
ィルタと、所望の周波数特性を実現するＩＩＲフィルタ
との直列回路からなるインピーダンスフィルタを設ける
ことにより、高い周波数まで良好なインピーダンス特性
を実現することができる。
【図１】この発明が適用される加入者線路信号処理回路
の一実施例を示す要部概略ブロック図である。
の一実施例を示す要部概略ブロック図である。
【図２】この発明に係る加入者線路信号処理回路の一実
施例を示す要部ブロックである。
施例を示す要部ブロックである。
【図３】この発明に係る信号処理回路をインピーダンス
回路として使用する場合を説明するためのブロック図で
ある。
回路として使用する場合を説明するためのブロック図で
ある。
【図４】この発明に係るインピーダンスフィルタに用い
られるＩＩＲフィルタの一実施例を示す回路図である。
られるＩＩＲフィルタの一実施例を示す回路図である。
【図５】この発明に係るインピーダンスフィルタに用い
られるＦＩＲフィルタの一実施例を示す回路図である。
られるＦＩＲフィルタの一実施例を示す回路図である。
【図６】図５に示したＦＩＲフィルタの伝達特性図であ
る。
る。
【図７】デシメーション・フィルタ及びインターポレー
ション・フィルタの伝達特性図である。
ション・フィルタの伝達特性図である。
１…信号源、２…Ａ／Ｄ変換回路、３…デシメーション
・フィルタ、４…インピーダンスフィルタ、５…インタ
ーポレーション・フィルタ、６…Ｄ／Ａ変換回路、１０
…信号処理回路、１１…入力端子、１２…出力端子、１
３…インターフェイス回路、１４…制御回路、１５…デ
シメーション・フィルタ、１６…平衡フィルタ、１７…
インターポレーション・フィルタ、１８…入力フィル
タ、１９…出力フィルタ、２０…加入者線路インターフ
ェイス回路、２１…電圧電圧変換回路、２２…電圧電流
変換回路、２３…端子。
・フィルタ、４…インピーダンスフィルタ、５…インタ
ーポレーション・フィルタ、６…Ｄ／Ａ変換回路、１０
…信号処理回路、１１…入力端子、１２…出力端子、１
３…インターフェイス回路、１４…制御回路、１５…デ
シメーション・フィルタ、１６…平衡フィルタ、１７…
インターポレーション・フィルタ、１８…入力フィル
タ、１９…出力フィルタ、２０…加入者線路インターフ
ェイス回路、２１…電圧電圧変換回路、２２…電圧電流
変換回路、２３…端子。
Claims (2)
- 【請求項１】 入力されたアナログ信号を第１のサンプ
リング周波数でサンプリングしてディジタル信号に変換
するアナログ／ディジタル変換回路と、 上記アナログ／ディジタル変換回路の出力データを第２
のサンプリング周波数に変換するデシメーション・フィ
ルタと、 上記デシメーション・フィルタの出力データを第３のサ
ンプリング周波数に変換するインターポレーション・フ
ィルタと、 上記インターポレーション・フィルタの出力となるディ
ジタル信号をアナログ信号に変換するディジタル／アナ
ログ変換回路とを含む加入者線路信号処理回路におい
て、 上記デシメーション・フィルタの出力とインターポレー
ション・フィルタとの間に上記デシメーション・フィル
タにおける位相遅延を補うような進相特性を持つＦＩＲ
フィルタと、所望の周波数特性を実現するＩＩＲフィル
タとの直列回路からなるインピーダンス・フィルタを設
けてなることを特徴とする加入者線路信号処理回路。 - 【請求項２】 上記進相特性を持つＦＩＲフィルタは、
デシメーション・フィルタとインターポレーション・フ
ィルタの伝達関数の逆数に対応した伝達関数を逆フーリ
エ変換を行うとともにインパルス応答を算出し、上記Ｆ
ＩＲフィルタを構成する各段の加算係数を設定するもの
であることを特徴とする請求項１の加入者線路信号処理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26788997A JPH1188923A (ja) | 1997-09-12 | 1997-09-12 | 加入者線路信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26788997A JPH1188923A (ja) | 1997-09-12 | 1997-09-12 | 加入者線路信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188923A true JPH1188923A (ja) | 1999-03-30 |
Family
ID=17451039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26788997A Pending JPH1188923A (ja) | 1997-09-12 | 1997-09-12 | 加入者線路信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1188923A (ja) |
-
1997
- 1997-09-12 JP JP26788997A patent/JPH1188923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633863A (en) | Echo canceler | |
| JP3158414B2 (ja) | エコーキャンセラ | |
| US4270027A (en) | Telephone subscriber line unit with sigma-delta digital to analog converter | |
| KR100233077B1 (ko) | 반향소거장치 | |
| US4270026A (en) | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems | |
| KR100338656B1 (ko) | 반향 경로 지연 추정 방법 및 장치 | |
| AU609715B2 (en) | Adaptive filter for producing an echo cancellation signal in a transceiver system for duplex digital communication through one single pair of conductors | |
| KR100404012B1 (ko) | 적응성 비선형 에코 보상기 | |
| US5181228A (en) | System and method for phase equalization | |
| JPH1041860A (ja) | エコーキャンセラ | |
| US4272648A (en) | Gain control apparatus for digital telephone line circuits | |
| JPH0230226A (ja) | エコーキャンセラ | |
| JP2928801B2 (ja) | エコー相殺方法および加入者ラインオーディオ処理回路 | |
| US6891948B2 (en) | Echo canceller | |
| JPH0720070B2 (ja) | デイジタル平衡回路を有するｐｃｍ符号復号器 | |
| US6856684B1 (en) | Device and method for echo compensation in a two-wire full duplex channel transmission method | |
| JPH1188923A (ja) | 加入者線路信号処理回路 | |
| JP3232091B2 (ja) | 加入者回線回路のエコー除去の方法および装置 | |
| US20060218214A1 (en) | Echo prevention circuit having signal subtracter feature | |
| US7386120B2 (en) | Echo canceller having a frequency domain active region location estimator | |
| JPS59211338A (ja) | エコ−キヤンセラ−装置 | |
| US7286621B1 (en) | Reception method and receiver array for a duplex transmission system | |
| JP3419130B2 (ja) | エコーキャンセラ装置 | |
| KR100450606B1 (ko) | 에코 보상장치 | |
| JP2841950B2 (ja) | エコー消去器 |