JPH118977A - インバータ装置のヒューズ溶断回路 - Google Patents
インバータ装置のヒューズ溶断回路Info
- Publication number
- JPH118977A JPH118977A JP9173005A JP17300597A JPH118977A JP H118977 A JPH118977 A JP H118977A JP 9173005 A JP9173005 A JP 9173005A JP 17300597 A JP17300597 A JP 17300597A JP H118977 A JPH118977 A JP H118977A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- circuit
- series connection
- short
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【課題】 インバータ装置の主回路素子群やＤＣ／ＤＣ
コンバータ部の半導体スイッチング素子が短絡した場合
でもインバータ装置の２次災害を１個のヒューズで防止
する。 【解決手段】 インバータ部３と、直流電源１とヒュー
ズ２との直列接続体の正極側に１次側巻き線の一端を接
続したパルストランスと、前記パルストランスの１次側
巻き線４の他端に出力端子を接続された半導体スイッチ
ング素子５と、前記直流電源１とヒューズ２との直列接
続体の負極側と該半導体スイッチング素子５の残るもう
一方の出力端子との間に接続された抵抗素子６を備えた
ＤＣ／ＤＣコンバータ部とからなるインバータ装置にお
いて、前記抵抗素子６と前記半導体スイッチング素子５
との接続点にアノード側を接続し前記直流電源１と前記
ヒューズ２との直列接続体の負極側にカソード側を接続
した１つ以上のダイオードの直列接続体７ａ，７ｂを備
えたものである。
コンバータ部の半導体スイッチング素子が短絡した場合
でもインバータ装置の２次災害を１個のヒューズで防止
する。 【解決手段】 インバータ部３と、直流電源１とヒュー
ズ２との直列接続体の正極側に１次側巻き線の一端を接
続したパルストランスと、前記パルストランスの１次側
巻き線４の他端に出力端子を接続された半導体スイッチ
ング素子５と、前記直流電源１とヒューズ２との直列接
続体の負極側と該半導体スイッチング素子５の残るもう
一方の出力端子との間に接続された抵抗素子６を備えた
ＤＣ／ＤＣコンバータ部とからなるインバータ装置にお
いて、前記抵抗素子６と前記半導体スイッチング素子５
との接続点にアノード側を接続し前記直流電源１と前記
ヒューズ２との直列接続体の負極側にカソード側を接続
した１つ以上のダイオードの直列接続体７ａ，７ｂを備
えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体スイッチン
グ素子を使用したインバータ装置において、半導体スイ
ッチング素子が破損した際における２次災害の発生を防
止するためのインバータ装置のヒューズ溶断回路に関す
るものである。
グ素子を使用したインバータ装置において、半導体スイ
ッチング素子が破損した際における２次災害の発生を防
止するためのインバータ装置のヒューズ溶断回路に関す
るものである。
【０００２】
【従来の技術】図４はインバータ装置における従来のヒ
ューズ溶断回路の第１の構成例を示している。図４にお
いて１は直流電源、２はヒューズ、３は６個のＩＧＢＴ
トランジスタおよび還流ダイオードからなるインバータ
部、４はパルストランスの１次側巻き線、５はＮチャネ
ルＭＯＳ−ＦＥＴ、６はＮチャネルＭＯＳ−ＦＥＴ５を
流れるドレイン電流検出用抵抗、８はモータ、９はイン
バータ部３のＩＧＢＴトランジスタのオン・オフ駆動回
路部、１０はパルストランス２次側電圧整流用ダイオー
ド、１１はパルストランス２次側電圧平滑用コンデン
サ、１２はパルストランス２次側巻き線、１３はＮチャ
ネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機
能を備えたオン・オフ駆動用及びパルストランス２次側
電圧制御回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の
駆動用ゲート抵抗、１５及び１６はＮチャネルＭＯＳ−
ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用
抵抗及びフィルタ用コンデンサ、１７はパルストランス
２次側電圧（平滑用コンデンサ１１の端子間電圧）検出
及び検出電圧伝送用回路部を示している。インバータ部
３の半導体スイッチング素子群が短絡破損した場合の短
絡電流からインバータ装置の２次災害が発生するのをヒ
ューズ２の溶断により防止し、また同様にＮチャネルＭ
ＯＳ−ＦＥＴ５が短絡破損した場合の短絡電流からイン
バータ装置の２次災害が発生するのもヒューズ２の溶断
により防止している。
ューズ溶断回路の第１の構成例を示している。図４にお
いて１は直流電源、２はヒューズ、３は６個のＩＧＢＴ
トランジスタおよび還流ダイオードからなるインバータ
部、４はパルストランスの１次側巻き線、５はＮチャネ
ルＭＯＳ−ＦＥＴ、６はＮチャネルＭＯＳ−ＦＥＴ５を
流れるドレイン電流検出用抵抗、８はモータ、９はイン
バータ部３のＩＧＢＴトランジスタのオン・オフ駆動回
路部、１０はパルストランス２次側電圧整流用ダイオー
ド、１１はパルストランス２次側電圧平滑用コンデン
サ、１２はパルストランス２次側巻き線、１３はＮチャ
ネルＭＯＳ−ＦＥＴ５のドレイン電流過電流検出遮断機
能を備えたオン・オフ駆動用及びパルストランス２次側
電圧制御回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の
駆動用ゲート抵抗、１５及び１６はＮチャネルＭＯＳ−
ＦＥＴ５を流れるドレイン電流検出用のＲＣフィルタ用
抵抗及びフィルタ用コンデンサ、１７はパルストランス
２次側電圧（平滑用コンデンサ１１の端子間電圧）検出
及び検出電圧伝送用回路部を示している。インバータ部
３の半導体スイッチング素子群が短絡破損した場合の短
絡電流からインバータ装置の２次災害が発生するのをヒ
ューズ２の溶断により防止し、また同様にＮチャネルＭ
ＯＳ−ＦＥＴ５が短絡破損した場合の短絡電流からイン
バータ装置の２次災害が発生するのもヒューズ２の溶断
により防止している。
【０００３】図５はインバータ装置における従来のヒュ
ーズ溶断回路の第２の構成例を示している。図５におい
て１〜１７までの構成は図４の場合と同様である。さら
にヒューズ１９を備えている点が図４の構成と異なる。
この場合、インバータ部３の半導体スイッチング素子群
が短絡破損した場合の短絡電流からインバータ装置の２
次災害が発生するのをヒューズ２の溶断により防止し、
ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の短絡
電流からインバータ装置の２次災害が発生するのをヒュ
ーズ１９の溶断により防止している。
ーズ溶断回路の第２の構成例を示している。図５におい
て１〜１７までの構成は図４の場合と同様である。さら
にヒューズ１９を備えている点が図４の構成と異なる。
この場合、インバータ部３の半導体スイッチング素子群
が短絡破損した場合の短絡電流からインバータ装置の２
次災害が発生するのをヒューズ２の溶断により防止し、
ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の短絡
電流からインバータ装置の２次災害が発生するのをヒュ
ーズ１９の溶断により防止している。
【０００４】図６は特公平７−８３５９０による従来の
ヒューズ溶断回路の第３の構成例を示している。図６に
おいて１０１は商用交流電源、１０２は電流ヒューズ、
１０３は整流平滑回路、１０４は高周波トランス、１０
５はスイッチングトランジスタ、１０６は過電流検出用
抵抗、１０７は保護回路、１０８はベース駆動低電圧回
路、１０９は２次側整流平滑回路、１１０、１１１は出
力端子、１１２は短絡電流を示している。スイッチング
トランジスタ１０５のベースと過電流検出用抵抗１０６
の整流平滑回路１０３の負極に接続されている側との間
にダイオードの直列接続体からなる保護回路１０７を並
列に接続し、かつ該ダイオードの直列接続体のアノード
側をスイッチングトランジスタ１０５のベースに接続し
ている。ここでスイッチングトランジスタ１０５が短絡
破損した場合、電流ヒューズ１０２が溶断するまでの
間、短絡電流１１２を図６に示すように高周波トランス
１０４、スイッチングトランジスタ１０５、ダイオード
の直列接続体からなる保護回路１０７へと通すことによ
り、スイッチングトランジスタ１０５のベース電圧値を
ダイオードの直列接続体の順電圧合計値でクランプでき
るので、このスイッチングトランジスタ１０５のベース
に接続されたベース駆動低電圧回路１０８を保護し、２
次災害の発生を防止している。
ヒューズ溶断回路の第３の構成例を示している。図６に
おいて１０１は商用交流電源、１０２は電流ヒューズ、
１０３は整流平滑回路、１０４は高周波トランス、１０
５はスイッチングトランジスタ、１０６は過電流検出用
抵抗、１０７は保護回路、１０８はベース駆動低電圧回
路、１０９は２次側整流平滑回路、１１０、１１１は出
力端子、１１２は短絡電流を示している。スイッチング
トランジスタ１０５のベースと過電流検出用抵抗１０６
の整流平滑回路１０３の負極に接続されている側との間
にダイオードの直列接続体からなる保護回路１０７を並
列に接続し、かつ該ダイオードの直列接続体のアノード
側をスイッチングトランジスタ１０５のベースに接続し
ている。ここでスイッチングトランジスタ１０５が短絡
破損した場合、電流ヒューズ１０２が溶断するまでの
間、短絡電流１１２を図６に示すように高周波トランス
１０４、スイッチングトランジスタ１０５、ダイオード
の直列接続体からなる保護回路１０７へと通すことによ
り、スイッチングトランジスタ１０５のベース電圧値を
ダイオードの直列接続体の順電圧合計値でクランプでき
るので、このスイッチングトランジスタ１０５のベース
に接続されたベース駆動低電圧回路１０８を保護し、２
次災害の発生を防止している。
【０００５】
【発明が解決しようとする課題】ところで前記従来の構
成である図４においては、インバータ部３の半導体スイ
ッチング素子群が短絡破損した場合においても、Ｎチャ
ネルＭＯＳ−ＦＥＴ５が短絡破損した場合においても、
いずれもヒューズ２の溶断によりインバータ装置の２次
災害の発生を防止している。しかしながらインバータ部
３の半導体スイッチング素子群が短絡破損した場合の短
絡電流に対し、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損
した場合は、パルストランスの１次側巻き線４の巻き線
抵抗およびＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイ
ン電流検出用抵抗６によりその短絡電流値が押さえられ
るために、ヒューズ２の溶断が遅くなるという問題があ
り、またドレイン電流検出用抵抗６の端子間電圧が大き
くなるので該抵抗の焼損、あるいは該抵抗に接続されて
いるＲＣフィルタ用抵抗１５、及びフィルタ用コンデン
サ１６の焼損等の問題もある。ヒューズ２の溶断時間を
短くしようとすればヒューズの電流定格値を小さくすれ
ばよいが、そうすればインバータ装置の負荷を大きくで
きないという問題がでてくる。
成である図４においては、インバータ部３の半導体スイ
ッチング素子群が短絡破損した場合においても、Ｎチャ
ネルＭＯＳ−ＦＥＴ５が短絡破損した場合においても、
いずれもヒューズ２の溶断によりインバータ装置の２次
災害の発生を防止している。しかしながらインバータ部
３の半導体スイッチング素子群が短絡破損した場合の短
絡電流に対し、ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損
した場合は、パルストランスの１次側巻き線４の巻き線
抵抗およびＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイ
ン電流検出用抵抗６によりその短絡電流値が押さえられ
るために、ヒューズ２の溶断が遅くなるという問題があ
り、またドレイン電流検出用抵抗６の端子間電圧が大き
くなるので該抵抗の焼損、あるいは該抵抗に接続されて
いるＲＣフィルタ用抵抗１５、及びフィルタ用コンデン
サ１６の焼損等の問題もある。ヒューズ２の溶断時間を
短くしようとすればヒューズの電流定格値を小さくすれ
ばよいが、そうすればインバータ装置の負荷を大きくで
きないという問題がでてくる。
【０００６】この問題点を解決したのが図５の構成例で
あるが、これはインバータ部３の半導体スイッチング素
子群が短絡破損した場合の保護としてはヒューズ２を、
ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の保護
としてはヒューズ１９をそれぞれに設け、さらにヒュー
ズ１９の定格電流値を小さくすることで図４の構成例に
おける問題点を解決している。しかしながら、この図５
の構成では容量が大きく異なる２個のヒューズを使用す
るため、コストが高くなるという問題がある。また図６
に示す前記従来の構成例におけるダイオードの直列接続
体からなる保護回路１０７は、オン駆動に高い電圧値を
必要とするＭＯＳ−ＦＥＴトランジスタでは適用できな
いという問題がある。
あるが、これはインバータ部３の半導体スイッチング素
子群が短絡破損した場合の保護としてはヒューズ２を、
ＮチャネルＭＯＳ−ＦＥＴ５が短絡破損した場合の保護
としてはヒューズ１９をそれぞれに設け、さらにヒュー
ズ１９の定格電流値を小さくすることで図４の構成例に
おける問題点を解決している。しかしながら、この図５
の構成では容量が大きく異なる２個のヒューズを使用す
るため、コストが高くなるという問題がある。また図６
に示す前記従来の構成例におけるダイオードの直列接続
体からなる保護回路１０７は、オン駆動に高い電圧値を
必要とするＭＯＳ−ＦＥＴトランジスタでは適用できな
いという問題がある。
【０００７】そこで本発明は、上記従来の問題を解決す
るものであり、インバータ装置におけるインバータ部の
半導体スイッチング素子群が短絡破損した場合及びＤＣ
／ＤＣコンバータ部の半導体スイッチング素子が短絡破
損した場合のいずれにおいても速やかなヒューズ溶断に
よるインバータ装置の２次災害の防止を可能とし、かつ
それを安価な構成にて、しかもＤＣ／ＤＣコンバータ部
の半導体スイッチング素子を選ばない構成にて実現する
インバータ装置のヒューズ溶断回路を提供することを目
的とするものである。
るものであり、インバータ装置におけるインバータ部の
半導体スイッチング素子群が短絡破損した場合及びＤＣ
／ＤＣコンバータ部の半導体スイッチング素子が短絡破
損した場合のいずれにおいても速やかなヒューズ溶断に
よるインバータ装置の２次災害の防止を可能とし、かつ
それを安価な構成にて、しかもＤＣ／ＤＣコンバータ部
の半導体スイッチング素子を選ばない構成にて実現する
インバータ装置のヒューズ溶断回路を提供することを目
的とするものである。
【０００８】
【課題を解決するための手段】前記問題を解決するため
本発明は、直流電源と、前記直流電源に直列に接続され
たヒューズと、前記直流電源と前記ヒューズとの直列接
続体に並列に接続された半導体スイッチング素子群から
なるインバータ部と、前記直流電源と前記ヒューズとの
直列接続体の正極側に１次側巻き線の一端を接続したパ
ルストランスと、前記パルストランスの１次側巻き線の
他端に出力端子を接続された半導体スイッチング素子
と、前記直流電源とヒューズとの直列接続体の負極側と
該半導体スイッチング素子の残るもう一方の出力端子と
の間に接続された抵抗素子を備えたＤＣ／ＤＣコンバー
タ部とからなるインバータ装置において、前記抵抗素子
と前記半導体スイッチング素子との接続点にアノード側
を接続し前記直流電源と前記ヒューズとの直列接続体の
負極側にカソード側を接続した１つ以上のダイオードの
直列接続体を備えたことを特徴としている。また１つ以
上のダイオードの前記直列接続体を定電圧ダイオードに
置き換え、かつ前記定電圧ダイオードのカソード側を前
記抵抗素子と前記半導体スイッチング素子との接続点に
接続し、前記定電圧ダイオードのアノード側を前記直流
電源と前記ヒューズとの直列接続体の負極側に接続した
ことを特徴としている。
本発明は、直流電源と、前記直流電源に直列に接続され
たヒューズと、前記直流電源と前記ヒューズとの直列接
続体に並列に接続された半導体スイッチング素子群から
なるインバータ部と、前記直流電源と前記ヒューズとの
直列接続体の正極側に１次側巻き線の一端を接続したパ
ルストランスと、前記パルストランスの１次側巻き線の
他端に出力端子を接続された半導体スイッチング素子
と、前記直流電源とヒューズとの直列接続体の負極側と
該半導体スイッチング素子の残るもう一方の出力端子と
の間に接続された抵抗素子を備えたＤＣ／ＤＣコンバー
タ部とからなるインバータ装置において、前記抵抗素子
と前記半導体スイッチング素子との接続点にアノード側
を接続し前記直流電源と前記ヒューズとの直列接続体の
負極側にカソード側を接続した１つ以上のダイオードの
直列接続体を備えたことを特徴としている。また１つ以
上のダイオードの前記直列接続体を定電圧ダイオードに
置き換え、かつ前記定電圧ダイオードのカソード側を前
記抵抗素子と前記半導体スイッチング素子との接続点に
接続し、前記定電圧ダイオードのアノード側を前記直流
電源と前記ヒューズとの直列接続体の負極側に接続した
ことを特徴としている。
【０００９】
【発明の実施の形態】本発明の第１の実施例の構成を図
１に示す。図１において１は直流電源、２はヒューズ、
３は６個のＩＧＢＴトランジスタおよび還流ダイオード
からなるインバータ部、４はパルストランスの１次側巻
き線、５はＮチャネルＭＯＳ−ＦＥＴ、６はＮチャネル
ＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗、７
ａ及び７ｂはダイオード、８はモータ、９はインバータ
部３のＩＧＢＴトランジスタのオン・オフ駆動回路部、
１０はパルストランス２次側電圧整流用ダイオード、１
１はパルストランス２次側電圧平滑用コンデンサ、１２
はパルストランス２次側巻き線、１３はＮチャネルＭＯ
Ｓ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備え
たオン・オフ駆動用及びパルストランス２次側電圧制御
回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲ
ート抵抗、１５及び１６はＮチャネルＭＯＳ−ＦＥＴ５
を流れるドレイン電流検出用のＲＣフィルタ用抵抗及び
フィルタ用コンデンサ、１７はパルストランス２次側電
圧（平滑用コンデンサ１１の端子間電圧）検出及び検出
電圧伝送用回路部を示している。
１に示す。図１において１は直流電源、２はヒューズ、
３は６個のＩＧＢＴトランジスタおよび還流ダイオード
からなるインバータ部、４はパルストランスの１次側巻
き線、５はＮチャネルＭＯＳ−ＦＥＴ、６はＮチャネル
ＭＯＳ−ＦＥＴ５を流れるドレイン電流検出用抵抗、７
ａ及び７ｂはダイオード、８はモータ、９はインバータ
部３のＩＧＢＴトランジスタのオン・オフ駆動回路部、
１０はパルストランス２次側電圧整流用ダイオード、１
１はパルストランス２次側電圧平滑用コンデンサ、１２
はパルストランス２次側巻き線、１３はＮチャネルＭＯ
Ｓ−ＦＥＴ５のドレイン電流過電流検出遮断機能を備え
たオン・オフ駆動用及びパルストランス２次側電圧制御
回路部、１４はＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲ
ート抵抗、１５及び１６はＮチャネルＭＯＳ−ＦＥＴ５
を流れるドレイン電流検出用のＲＣフィルタ用抵抗及び
フィルタ用コンデンサ、１７はパルストランス２次側電
圧（平滑用コンデンサ１１の端子間電圧）検出及び検出
電圧伝送用回路部を示している。
【００１０】図２は、図１におけるＮチャネルＭＯＳ−
ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオ
ン・オフ駆動用及びパルストランス２次側電圧制御回路
部１３とパルストランス２次側電圧（平滑用コンデンサ
１１の端子間電圧）検出及び検出電圧伝送用回路部１７
を具体的に示したものである。ＤＣ／ＤＣコンバータ部
は、パルストランス２次側電圧（平滑用コンデンサ１１
の端子間電圧）検出及び検出電圧伝送用回路部１７中の
抵抗７２の端子間電圧と、ＮチャネルＭＯＳ−ＦＥＴ５
のドレイン電流過電流検出遮断機能を備えたオン・オフ
駆動用及びパルストランス２次側電圧制御回路部１３中
の電圧制御用基準電圧３２とが一致するように、ＭＯＳ
−ＦＥＴ５のオン時間幅を制御している。またドレイン
電流を抵抗１５とコンデンサ１６とのＲＣフィルタを通
した上での抵抗６の端子間電圧から検出しており、この
検出電圧値（検出ドレイン電流値）が過電流検出用基準
電圧３８を越えた際には、コンパレータ３７、ＲＳフリ
ップ・フロップ３６、ＮＯＲゲート３９を介して瞬時に
ＭＯＳ−ＦＥＴ５をオフさせ、かつＭＯＳ−ＦＥＴ５の
オン・オフ発振周波数（コンパレータ３５の比較用入力
端子に三角波電圧を入力して作り出している）の１周期
時間経過後は前記遮断動作をコンパレータ３５、ＲＳフ
リップ・フロップ３６、ＮＯＲゲート３９により解除す
ることでドレイン電流を過電流検出レベル以内に押さえ
ながら、なおかつ２次側電圧の制御を行っている。
ＦＥＴ５のドレイン電流過電流検出遮断機能を備えたオ
ン・オフ駆動用及びパルストランス２次側電圧制御回路
部１３とパルストランス２次側電圧（平滑用コンデンサ
１１の端子間電圧）検出及び検出電圧伝送用回路部１７
を具体的に示したものである。ＤＣ／ＤＣコンバータ部
は、パルストランス２次側電圧（平滑用コンデンサ１１
の端子間電圧）検出及び検出電圧伝送用回路部１７中の
抵抗７２の端子間電圧と、ＮチャネルＭＯＳ−ＦＥＴ５
のドレイン電流過電流検出遮断機能を備えたオン・オフ
駆動用及びパルストランス２次側電圧制御回路部１３中
の電圧制御用基準電圧３２とが一致するように、ＭＯＳ
−ＦＥＴ５のオン時間幅を制御している。またドレイン
電流を抵抗１５とコンデンサ１６とのＲＣフィルタを通
した上での抵抗６の端子間電圧から検出しており、この
検出電圧値（検出ドレイン電流値）が過電流検出用基準
電圧３８を越えた際には、コンパレータ３７、ＲＳフリ
ップ・フロップ３６、ＮＯＲゲート３９を介して瞬時に
ＭＯＳ−ＦＥＴ５をオフさせ、かつＭＯＳ−ＦＥＴ５の
オン・オフ発振周波数（コンパレータ３５の比較用入力
端子に三角波電圧を入力して作り出している）の１周期
時間経過後は前記遮断動作をコンパレータ３５、ＲＳフ
リップ・フロップ３６、ＮＯＲゲート３９により解除す
ることでドレイン電流を過電流検出レベル以内に押さえ
ながら、なおかつ２次側電圧の制御を行っている。
【００１１】ヒューズ２の定格電流値はインバータ負荷
容量に合わせて選定されている。まずインバータ部３に
おいて短絡破損が発生した際は、この短絡電流を制限す
る抵抗分がほとんど存在しないため、従って大きな短絡
電流がヒューズ２を流れるので瞬時にヒューズを溶断で
きる。またコンバータ部のＭＯＳ−ＦＥＴ５が短絡破損
した際は、短絡初期においては短絡電流の大部分はダイ
オード７ａ，７ｂとを通り（抵抗６にはダイオード７
ａ，７ｂとの順電圧合計値を抵抗６の抵抗値で割った電
流値のみ流れる）、ダイオード７ａ，７ｂとが短絡モー
ドにより破損した後は短絡電流はすべてダイオード７
ａ，７ｂとを流れるので、この短絡電流を制限するのは
パルストランスの１次側巻き線４の巻き線抵抗のみとな
る。このパルストランスの１次側巻き線４の巻き線抵抗
値は小さな値なので従って大きな短絡電流がヒューズ２
を流れ、瞬時にヒューズを溶断できる。
容量に合わせて選定されている。まずインバータ部３に
おいて短絡破損が発生した際は、この短絡電流を制限す
る抵抗分がほとんど存在しないため、従って大きな短絡
電流がヒューズ２を流れるので瞬時にヒューズを溶断で
きる。またコンバータ部のＭＯＳ−ＦＥＴ５が短絡破損
した際は、短絡初期においては短絡電流の大部分はダイ
オード７ａ，７ｂとを通り（抵抗６にはダイオード７
ａ，７ｂとの順電圧合計値を抵抗６の抵抗値で割った電
流値のみ流れる）、ダイオード７ａ，７ｂとが短絡モー
ドにより破損した後は短絡電流はすべてダイオード７
ａ，７ｂとを流れるので、この短絡電流を制限するのは
パルストランスの１次側巻き線４の巻き線抵抗のみとな
る。このパルストランスの１次側巻き線４の巻き線抵抗
値は小さな値なので従って大きな短絡電流がヒューズ２
を流れ、瞬時にヒューズを溶断できる。
【００１２】本発明の第２の実施例の構成を図３に示
す。図３においては図１の構成例に対し図１中のダイオ
ード７ａ，７ｂのみを定電圧ダイオード１８に置き換
え、その他の構成は同様にしたものである。この場合コ
ンバータ部のＭＯＳ−ＦＥＴ５が短絡破損した際は、短
絡初期においては短絡電流の大部分は定電圧ダイオード
１８を通り（抵抗６には定電圧ダイオード１８の定電圧
値を抵抗６の抵抗値で割った電流値のみ流れる）、定電
圧ダイオード１８が短絡モードにより破損した後は短絡
電流はすべて定電圧ダイオード１８を流れるので、この
短絡電流を制限するのはパルストランスの１次側巻き線
４の巻き線抵抗のみとなる。このパルストランスの１次
側巻き線４の巻き線抵抗値は小さな値なので従って大き
な短絡電流がヒューズ２を流れ、瞬時にヒューズを溶断
できる。
す。図３においては図１の構成例に対し図１中のダイオ
ード７ａ，７ｂのみを定電圧ダイオード１８に置き換
え、その他の構成は同様にしたものである。この場合コ
ンバータ部のＭＯＳ−ＦＥＴ５が短絡破損した際は、短
絡初期においては短絡電流の大部分は定電圧ダイオード
１８を通り（抵抗６には定電圧ダイオード１８の定電圧
値を抵抗６の抵抗値で割った電流値のみ流れる）、定電
圧ダイオード１８が短絡モードにより破損した後は短絡
電流はすべて定電圧ダイオード１８を流れるので、この
短絡電流を制限するのはパルストランスの１次側巻き線
４の巻き線抵抗のみとなる。このパルストランスの１次
側巻き線４の巻き線抵抗値は小さな値なので従って大き
な短絡電流がヒューズ２を流れ、瞬時にヒューズを溶断
できる。
【００１３】請求項１記載の構成において、直流電源に
直列に接続されたヒューズの定格電流値はインバータ装
置の出力端子に接続された負荷容量にあわせて選定され
ている。従って該直流電源と該ヒューズとの直列接続体
に並列に接続された半導体スイッチング素子群からなる
インバータ部において該半導体スイッチング素子群の短
絡破損が発生した場合、この短絡電流を制限する抵抗分
はほとんど存在せず、その短絡電流は該ヒューズを溶断
するに足る十分な電流を確保できるので、速やかなヒュ
ーズ溶断によりインバータ装置の２次災害の発生を防止
できる。
直列に接続されたヒューズの定格電流値はインバータ装
置の出力端子に接続された負荷容量にあわせて選定され
ている。従って該直流電源と該ヒューズとの直列接続体
に並列に接続された半導体スイッチング素子群からなる
インバータ部において該半導体スイッチング素子群の短
絡破損が発生した場合、この短絡電流を制限する抵抗分
はほとんど存在せず、その短絡電流は該ヒューズを溶断
するに足る十分な電流を確保できるので、速やかなヒュ
ーズ溶断によりインバータ装置の２次災害の発生を防止
できる。
【００１４】またＤＣ／ＤＣコンバータ部においてパル
ストランスの１次側巻き線に接続された半導体スイッチ
ング素子が短絡破損した場合には、短絡電流は該パルス
トランスの１次側巻き線、短絡破損した半導体スイッチ
ング素子、該直流電源とヒューズとの直列接続体の負極
側にカソード側を接続した１つ以上のダイオードの直列
接続体へと順に流れることになる。したがって該直流電
源とヒューズとの直列接続体の負極側と該半導体スイッ
チング素子の出力端子との間に接続された抵抗素子の端
子間電圧値は、該ダイオードの直列接続体の順電圧合計
値でクランプされることになる。この状態がしばらく持
続（極めて短時間である）した後、該ダイオードの直列
接続体は前記持続期間中の（短絡電流×順電圧合計値）
による発生損失で、短絡モードにより破損する。この該
ダイオードの直列接続体の短絡モードによる破損後は、
該抵抗素子の端子間電圧は零にクランプされるので、そ
のまま短絡電流が流れても該抵抗の焼損、あるいは該抵
抗に接続されている他の抵抗や、あるいはコンデンサの
焼損等も発生しない。同様に短絡破損した該ダイオード
の直列接続体の端子間電圧も零となるので該ダイオード
の直列接続体での発生損失はなくなり、従ってその後の
短絡電流（ヒューズが溶断動作を開始しているので短絡
電流は急激に減少している）による該ダイオードの直列
接続体での焼損等も発生しない。ここで該ダイオードの
直列接続体の破損前及び破損後いずれの場合において
も、その短絡電流を制限するものは該パルストランスの
１次側巻き線抵抗のみであり、この抵抗値は一般的に小
さな値なので該ヒューズを溶断するに足る十分な短絡電
流を確保でき、従って速やかなヒューズ溶断によりイン
バータ装置の２次災害の発生を防止できる。
ストランスの１次側巻き線に接続された半導体スイッチ
ング素子が短絡破損した場合には、短絡電流は該パルス
トランスの１次側巻き線、短絡破損した半導体スイッチ
ング素子、該直流電源とヒューズとの直列接続体の負極
側にカソード側を接続した１つ以上のダイオードの直列
接続体へと順に流れることになる。したがって該直流電
源とヒューズとの直列接続体の負極側と該半導体スイッ
チング素子の出力端子との間に接続された抵抗素子の端
子間電圧値は、該ダイオードの直列接続体の順電圧合計
値でクランプされることになる。この状態がしばらく持
続（極めて短時間である）した後、該ダイオードの直列
接続体は前記持続期間中の（短絡電流×順電圧合計値）
による発生損失で、短絡モードにより破損する。この該
ダイオードの直列接続体の短絡モードによる破損後は、
該抵抗素子の端子間電圧は零にクランプされるので、そ
のまま短絡電流が流れても該抵抗の焼損、あるいは該抵
抗に接続されている他の抵抗や、あるいはコンデンサの
焼損等も発生しない。同様に短絡破損した該ダイオード
の直列接続体の端子間電圧も零となるので該ダイオード
の直列接続体での発生損失はなくなり、従ってその後の
短絡電流（ヒューズが溶断動作を開始しているので短絡
電流は急激に減少している）による該ダイオードの直列
接続体での焼損等も発生しない。ここで該ダイオードの
直列接続体の破損前及び破損後いずれの場合において
も、その短絡電流を制限するものは該パルストランスの
１次側巻き線抵抗のみであり、この抵抗値は一般的に小
さな値なので該ヒューズを溶断するに足る十分な短絡電
流を確保でき、従って速やかなヒューズ溶断によりイン
バータ装置の２次災害の発生を防止できる。
【００１５】ここで１つ以上のダイオードの直列接続体
を使用するのは、ＤＣ／ＤＣコンバータ部の通常動作時
における該直流電源と該ヒューズとの直列接続体の負極
側と該半導体スイッチング素子の出力端子との間に接続
された抵抗素子において、該半導体スイッチング素子を
流れる電流により発生する該抵抗素子の端子間電圧値に
対し、該ダイオードの順電圧値が低ければ前記ＤＣ／Ｄ
Ｃコンバータ部の通常動作に対し干渉してしまうので、
従ってこの干渉を防止するため該ダイオードを直列接続
体としてその順電圧合計値（以下ダイオードのクランプ
電圧とする）が必ず前記該抵抗の端子間電圧値よりも大
きくなるように設定するためである。また請求項２記載
の構成においては、該ダイオードの直列接続体を定電圧
ダイオードに置き換え、かつ定電圧ダイオードのカソー
ド側を該抵抗素子と該半導体スイッチング素子との接続
点に接続し、定電圧ダイオードのアノード側を該直流電
源とヒューズとの直列接続体の負極側に接続している。
この定電圧ダイオードの定電圧値が、請求項１記載の構
成におけるダイオードのクランプ電圧に相当する。
を使用するのは、ＤＣ／ＤＣコンバータ部の通常動作時
における該直流電源と該ヒューズとの直列接続体の負極
側と該半導体スイッチング素子の出力端子との間に接続
された抵抗素子において、該半導体スイッチング素子を
流れる電流により発生する該抵抗素子の端子間電圧値に
対し、該ダイオードの順電圧値が低ければ前記ＤＣ／Ｄ
Ｃコンバータ部の通常動作に対し干渉してしまうので、
従ってこの干渉を防止するため該ダイオードを直列接続
体としてその順電圧合計値（以下ダイオードのクランプ
電圧とする）が必ず前記該抵抗の端子間電圧値よりも大
きくなるように設定するためである。また請求項２記載
の構成においては、該ダイオードの直列接続体を定電圧
ダイオードに置き換え、かつ定電圧ダイオードのカソー
ド側を該抵抗素子と該半導体スイッチング素子との接続
点に接続し、定電圧ダイオードのアノード側を該直流電
源とヒューズとの直列接続体の負極側に接続している。
この定電圧ダイオードの定電圧値が、請求項１記載の構
成におけるダイオードのクランプ電圧に相当する。
【００１６】請求項２記載の構成の場合、ＤＣ／ＤＣコ
ンバータ部においてパルストランスの１次側巻き線に接
続された半導体スイッチング素子が短絡破損した場合に
は、短絡電流は該パルストランスの１次側巻き線、短絡
破損した半導体スイッチング素子、定電圧ダイオードへ
と順に流れることになる。したがって該直流電源とヒュ
ーズとの直列接続体の負極側と該半導体スイッチング素
子の出力端子との間に接続された抵抗素子の端子間電圧
値は、該定電圧ダイオードの定電圧値でクランプされる
ことになる。この状態がしばらく持続（極めて短時間で
ある）した後、該定電圧ダイオードは前記持続期間中の
（短絡電流×定電圧値）による発生損失で短絡モードに
より破損する。この該定電圧ダイオードの短絡モードに
よる破損後は、該抵抗素子の端子間電圧は零にクランプ
されるので、そのまま短絡電流が流れても該抵抗の焼
損、あるいは該抵抗に接続されている他の抵抗や、ある
いはコンデンサの焼損等も発生しない。同様に短絡破損
した該定電圧ダイオードの端子間電圧も零となるので該
定電圧ダイオードでの発生損失はなくなり、従ってその
後の短絡電流（ヒューズが溶断動作を開始しているので
短絡電流は急激に減少している）による該ダイオードの
直列接続体での焼損等も発生しない。ここで該ダイオー
ドの直列接続体の破損前及び破損後いずれの場合におい
ても、その短絡電流を制限するものは該パルストランス
の１次側巻き線抵抗のみであり、この抵抗値は一般的に
小さな値なので該ヒューズを溶断するに足る十分な短絡
電流を確保でき、従って速やかなヒューズ溶断によりイ
ンバータ装置の２次災害の発生を防止できる。
ンバータ部においてパルストランスの１次側巻き線に接
続された半導体スイッチング素子が短絡破損した場合に
は、短絡電流は該パルストランスの１次側巻き線、短絡
破損した半導体スイッチング素子、定電圧ダイオードへ
と順に流れることになる。したがって該直流電源とヒュ
ーズとの直列接続体の負極側と該半導体スイッチング素
子の出力端子との間に接続された抵抗素子の端子間電圧
値は、該定電圧ダイオードの定電圧値でクランプされる
ことになる。この状態がしばらく持続（極めて短時間で
ある）した後、該定電圧ダイオードは前記持続期間中の
（短絡電流×定電圧値）による発生損失で短絡モードに
より破損する。この該定電圧ダイオードの短絡モードに
よる破損後は、該抵抗素子の端子間電圧は零にクランプ
されるので、そのまま短絡電流が流れても該抵抗の焼
損、あるいは該抵抗に接続されている他の抵抗や、ある
いはコンデンサの焼損等も発生しない。同様に短絡破損
した該定電圧ダイオードの端子間電圧も零となるので該
定電圧ダイオードでの発生損失はなくなり、従ってその
後の短絡電流（ヒューズが溶断動作を開始しているので
短絡電流は急激に減少している）による該ダイオードの
直列接続体での焼損等も発生しない。ここで該ダイオー
ドの直列接続体の破損前及び破損後いずれの場合におい
ても、その短絡電流を制限するものは該パルストランス
の１次側巻き線抵抗のみであり、この抵抗値は一般的に
小さな値なので該ヒューズを溶断するに足る十分な短絡
電流を確保でき、従って速やかなヒューズ溶断によりイ
ンバータ装置の２次災害の発生を防止できる。
【００１７】
【発明の効果】以上述べたように本発明によれば、イン
バータ装置におけるインバータ部の半導体スイッチング
素子群が短絡破損した場合及びＤＣ／ＤＣコンバータ部
の半導体スイッチング素子が短絡破損した場合のいずれ
においても速やかなヒューズ溶断によりインバータ装置
の２次災害の防止を可能とし、かつそれを１個のヒュー
ズ構成による低コストで実現できるという効果がある。
バータ装置におけるインバータ部の半導体スイッチング
素子群が短絡破損した場合及びＤＣ／ＤＣコンバータ部
の半導体スイッチング素子が短絡破損した場合のいずれ
においても速やかなヒューズ溶断によりインバータ装置
の２次災害の防止を可能とし、かつそれを１個のヒュー
ズ構成による低コストで実現できるという効果がある。
【図１】 本発明の第１の実施例におけるインバータ装
置のヒューズ溶断回路の構成図
置のヒューズ溶断回路の構成図
【図２】 本発明の第１の実施例における部分詳細構成
図
図
【図３】 本発明の第２の実施例におけるインバータ装
置のヒューズ溶断回路の構成図
置のヒューズ溶断回路の構成図
【図４】 従来例におけるインバータ装置のヒューズ溶
断回路の第１の構成図
断回路の第１の構成図
【図５】 従来例におけるインバータ装置のヒューズ溶
断回路の第２の構成図
断回路の第２の構成図
【図６】 従来例におけるインバータ装置のヒューズ溶
断回路の第３の構成図
断回路の第３の構成図
１ 直流電源 ２ ヒューズ ３ ６個のＩＧＢＴトランジスタおよび還流ダイオード
からなるインバータ部 ４ パルストランスの１次側巻き線 ５ ＮチャネルＭＯＳ−ＦＥＴ ６ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流
検出用抵抗 ７ａ、７ｂ ダイオード ８ モータ ９ インバータ部３のＩＧＢＴトランジスタのオン・オ
フ駆動回路部 １０ パルストランス２次側電圧整流用ダイオード １１ パルストランス２次側電圧平滑用コンデンサ １２ パルストランス２次側巻き線 １３ ＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電
流検出遮断機能を備えたオン・オフ駆動用及びパルスト
ランス２次側電圧制御回路部 １４ ＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲート抵抗 １５ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電
流検出用のＲＣフィルタ用抵抗 １６ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電
流検出用のＲＣフィルタ用コンデンサ １７ パルストランス２次側電圧（平滑用コンデンサ１
１の端子間電圧）検出及び検出電圧伝送用回路部 １８ 定電圧ダイオード １９ ヒューズ ３１ 抵抗 ３２ 電圧制御用基準電圧 ３３ オペアンプ ３４ａ ＭＯＳ−ＦＥＴ５のゲート駆動用上段側トラン
ジスタ ３４ｂ ＭＯＳ−ＦＥＴ５のゲート駆動用下段側トラン
ジスタ ３５ コンパレータ ３６ ＲＳフリップ・フロップ ３７ コンパレータ ３８ 過電流検出用基準電圧 ３９ ＮＯＲゲート ７１、７２ 抵抗 １０１ 商用交流電源 １０２ 電流ヒューズ １０３ 整流平滑回路 １０４ 高周波トランス １０４ａ 高周波トランスの１次側巻き線 １０４ｂ 高周波トランスの２次側巻き線 １０５ スイッチングトランジスタ １０６ 過電流検出用抵抗 １０７ 保護回路 １０８ ベース駆動低電圧回路 １０９ ２次側整流平滑回路 １１０、１１１ 出力端子 １１２ 短絡電流
からなるインバータ部 ４ パルストランスの１次側巻き線 ５ ＮチャネルＭＯＳ−ＦＥＴ ６ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電流
検出用抵抗 ７ａ、７ｂ ダイオード ８ モータ ９ インバータ部３のＩＧＢＴトランジスタのオン・オ
フ駆動回路部 １０ パルストランス２次側電圧整流用ダイオード １１ パルストランス２次側電圧平滑用コンデンサ １２ パルストランス２次側巻き線 １３ ＮチャネルＭＯＳ−ＦＥＴ５のドレイン電流過電
流検出遮断機能を備えたオン・オフ駆動用及びパルスト
ランス２次側電圧制御回路部 １４ ＮチャネルＭＯＳ−ＦＥＴ５の駆動用ゲート抵抗 １５ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電
流検出用のＲＣフィルタ用抵抗 １６ ＮチャネルＭＯＳ−ＦＥＴ５を流れるドレイン電
流検出用のＲＣフィルタ用コンデンサ １７ パルストランス２次側電圧（平滑用コンデンサ１
１の端子間電圧）検出及び検出電圧伝送用回路部 １８ 定電圧ダイオード １９ ヒューズ ３１ 抵抗 ３２ 電圧制御用基準電圧 ３３ オペアンプ ３４ａ ＭＯＳ−ＦＥＴ５のゲート駆動用上段側トラン
ジスタ ３４ｂ ＭＯＳ−ＦＥＴ５のゲート駆動用下段側トラン
ジスタ ３５ コンパレータ ３６ ＲＳフリップ・フロップ ３７ コンパレータ ３８ 過電流検出用基準電圧 ３９ ＮＯＲゲート ７１、７２ 抵抗 １０１ 商用交流電源 １０２ 電流ヒューズ １０３ 整流平滑回路 １０４ 高周波トランス １０４ａ 高周波トランスの１次側巻き線 １０４ｂ 高周波トランスの２次側巻き線 １０５ スイッチングトランジスタ １０６ 過電流検出用抵抗 １０７ 保護回路 １０８ ベース駆動低電圧回路 １０９ ２次側整流平滑回路 １１０、１１１ 出力端子 １１２ 短絡電流
Claims (2)
- 【請求項１】 直流電源と、前記直流電源に直列に接続
されたヒューズと、前記直流電源と前記ヒューズとの直
列接続体に並列に接続された半導体スイッチング素子群
からなるインバータ部と、前記直流電源と前記ヒューズ
との直列接続体の正極側に１次側巻き線の一端を接続し
たパルストランスと、前記パルストランスの１次側巻き
線の他端に出力端子を接続された半導体スイッチング素
子と、前記直流電源と前記ヒューズとの直列接続体の負
極側と該半導体スイッチング素子の残るもう一方の出力
端子との間に接続された抵抗素子を備えたＤＣ／ＤＣコ
ンバータ部とからなるインバータ装置において、 前記抵抗素子と前記半導体スイッチング素子との接続点
にアノード側を接続し前記直流電源と前記ヒューズとの
直列接続体の負極側にカソード側を接続した１つ以上の
ダイオードの直列接続体を備えたことを特徴とするイン
バータ装置のヒューズ溶断回路。 - 【請求項２】 １つ以上のダイオードの前記直列接続体
を定電圧ダイオードに置き換え、かつ前記定電圧ダイオ
ードのカソード側を前記抵抗素子と前記半導体スイッチ
ング素子との接続点に接続し、前記定電圧ダイオードの
アノード側を前記直流電源と前記ヒューズとの直列接続
体の負極側に接続したことを特徴とする請求項１に記載
のインバータ装置のヒューズ溶断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300597A JP3806914B2 (ja) | 1997-06-13 | 1997-06-13 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300597A JP3806914B2 (ja) | 1997-06-13 | 1997-06-13 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118977A true JPH118977A (ja) | 1999-01-12 |
| JP3806914B2 JP3806914B2 (ja) | 2006-08-09 |
Family
ID=15952433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17300597A Expired - Fee Related JP3806914B2 (ja) | 1997-06-13 | 1997-06-13 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3806914B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233142A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Computer Peripherals Co Ltd | スイッチング・レギュレータ |
| JP2007189763A (ja) * | 2006-01-11 | 2007-07-26 | Yaskawa Electric Corp | モータ制御装置とそのモータ減磁保護方法 |
| JP2010088233A (ja) * | 2008-10-01 | 2010-04-15 | Nidec Shibaura Corp | モータの制御回路 |
-
1997
- 1997-06-13 JP JP17300597A patent/JP3806914B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233142A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Computer Peripherals Co Ltd | スイッチング・レギュレータ |
| JP2007189763A (ja) * | 2006-01-11 | 2007-07-26 | Yaskawa Electric Corp | モータ制御装置とそのモータ減磁保護方法 |
| JP2010088233A (ja) * | 2008-10-01 | 2010-04-15 | Nidec Shibaura Corp | モータの制御回路 |
| CN101714753A (zh) * | 2008-10-01 | 2010-05-26 | 日本电产芝浦株式会社 | 电动机的控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3806914B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856098B2 (en) | Converter for converting an AC power main voltage to a voltage suitable for driving a lamp | |
| JP2008228538A (ja) | スイッチング電源装置 | |
| JP2000201429A (ja) | 過電圧保護回路 | |
| JPH118977A (ja) | インバータ装置のヒューズ溶断回路 | |
| JP4526899B2 (ja) | 半導体電力変換装置の駆動回路 | |
| JPH08126304A (ja) | スイッチング電源 | |
| US7489531B2 (en) | Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor | |
| US6605980B2 (en) | Synchronous rectifier circuit | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JP2001268819A (ja) | 電源装置及び給電方法 | |
| US6816393B2 (en) | Switching power supply | |
| JPH10315849A (ja) | 車両用電気機器装置の保護装置 | |
| JP3713795B2 (ja) | 制御装置の出力回路 | |
| US6633139B2 (en) | Converter for converting an AC power main voltage to a voltage suitable for driving a lamp | |
| JPH09233678A (ja) | 電源装置 | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| JP2005019133A (ja) | ヒューズ溶断検出装置 | |
| JPH0833322A (ja) | 非絶縁型降圧ｄｃーｄｃコンバータ | |
| JP2002320382A (ja) | スイッチング電源装置 | |
| JP3610838B2 (ja) | 電源装置 | |
| JPH10215160A (ja) | 保護機能付半導体スイッチング回路および溶接機および切断機 | |
| JP3359097B2 (ja) | 多出力電源装置 | |
| JP3471746B2 (ja) | スイッチング電源装置 | |
| JP2002165445A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |