JPH1197537A - ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 - Google Patents
ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法Info
- Publication number
- JPH1197537A JPH1197537A JP10182325A JP18232598A JPH1197537A JP H1197537 A JPH1197537 A JP H1197537A JP 10182325 A JP10182325 A JP 10182325A JP 18232598 A JP18232598 A JP 18232598A JP H1197537 A JPH1197537 A JP H1197537A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric material
- flowable
- flowable dielectric
- support
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/06—Planarisation of inorganic insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 研磨の間の引掻傷なしに平らな微細構成を効
果的かつ簡単に得ることできる集積回路チップを製造す
る方法。 【解決手段】 複数のＤＲＡＭセルを形成させ、流動可
能な誘電性材料をＤＲＡＭセルおよび支持体の上に析出
させ、相互に成層した誘電性層１３０を形成させ；流動
可能な誘電性材料を研磨し、平らな表面を形成させ；流
動可能な誘電性材料が粘稠になるのに十分な温度に支持
体を加熱し、ＣＭＰの間に形成された引掻傷を少なくと
も部分的に直し；かつ誘電性材料を流動可能な誘電性材
料上に形成させ、第２の誘電性材料２５０を形成させ
る。
果的かつ簡単に得ることできる集積回路チップを製造す
る方法。 【解決手段】 複数のＤＲＡＭセルを形成させ、流動可
能な誘電性材料をＤＲＡＭセルおよび支持体の上に析出
させ、相互に成層した誘電性層１３０を形成させ；流動
可能な誘電性材料を研磨し、平らな表面を形成させ；流
動可能な誘電性材料が粘稠になるのに十分な温度に支持
体を加熱し、ＣＭＰの間に形成された引掻傷を少なくと
も部分的に直し；かつ誘電性材料を流動可能な誘電性材
料上に形成させ、第２の誘電性材料２５０を形成させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、デバイスの二次加
工、詳述すれば、研磨の間に生じた引掻傷を取り除くこ
とに関する。
工、詳述すれば、研磨の間に生じた引掻傷を取り除くこ
とに関する。
【０００２】
【従来の技術】デバイスの二次加工の場合には、絶縁
層、半導体層および導体層が支持体またはウェファーの
上に形成される。これらの層は、パターン化され、微細
構成および空間を発生させ、デバイス、例えばトランジ
スター、コンデンサーおよび抵抗体を形成させる。更
に、これらのデバイスは、相互接続され、望ましい電気
的機能を達成させる。
層、半導体層および導体層が支持体またはウェファーの
上に形成される。これらの層は、パターン化され、微細
構成および空間を発生させ、デバイス、例えばトランジ
スター、コンデンサーおよび抵抗体を形成させる。更
に、これらのデバイスは、相互接続され、望ましい電気
的機能を達成させる。
【０００３】その後に、層が形成される前に、平らな微
細構成を備えさせることがしばしば望まれる。平らでな
い微細構成は、その後の層のパターン化において問題を
生じる。このような問題は、例えばフォトリソグラフィ
ー系によって焦点深度が限定されること、反応性エッチ
ングの間に金属が残留することおよび金属化工程による
被覆面積が少ないことにある。
細構成を備えさせることがしばしば望まれる。平らでな
い微細構成は、その後の層のパターン化において問題を
生じる。このような問題は、例えばフォトリソグラフィ
ー系によって焦点深度が限定されること、反応性エッチ
ングの間に金属が残留することおよび金属化工程による
被覆面積が少ないことにある。
【０００４】平らな微細構成を得るために、平面化の設
計が使用される。この平面化の設計には、典型的に微細
構成上の表面欠陥、例えば結晶格子の損傷、引掻傷、荒
さまたは埋設された物、例えば汚物またはダストを除去
するための研磨が含まれる。この研磨は、典型的に化学
機械的研磨（CMP）と呼称されている。
計が使用される。この平面化の設計には、典型的に微細
構成上の表面欠陥、例えば結晶格子の損傷、引掻傷、荒
さまたは埋設された物、例えば汚物またはダストを除去
するための研磨が含まれる。この研磨は、典型的に化学
機械的研磨（CMP）と呼称されている。
【０００５】一般に、ＣＭＰ法は、下向きの圧力を制御
しながら回転する湿った研磨表面に対して薄手の平らな
ウェファーを保持することを含んでいる。研磨用スラリ
ー、例えばアルミナまたはシリカの溶液は、研磨媒体と
して使用されることができる。回転する研磨頭部または
ウェファーキャリヤーは、典型的には回転する研磨板に
対して制御された圧力下でウェファーを保持するために
利用されている。研磨板は、典型的には比較的に軟質の
湿ったパッド材料、例えば吹込成形ポリウレタンで被覆
されている。
しながら回転する湿った研磨表面に対して薄手の平らな
ウェファーを保持することを含んでいる。研磨用スラリ
ー、例えばアルミナまたはシリカの溶液は、研磨媒体と
して使用されることができる。回転する研磨頭部または
ウェファーキャリヤーは、典型的には回転する研磨板に
対して制御された圧力下でウェファーを保持するために
利用されている。研磨板は、典型的には比較的に軟質の
湿ったパッド材料、例えば吹込成形ポリウレタンで被覆
されている。
【０００６】しかし、ＣＭＰは、研磨される層の表面上
に巨大な引掻傷を発生させる。この巨大な引掻傷は、相
互接続される設計の場合には特に問題である。例えば、
ＣＭＰの間に形成される引掻傷は、金属層が析出される
場合には、金属で充填される。微細構成のサイズの寸法
決めの場合には、隣接した金属線と接触する引掻傷が存
在することは、大いにありそうなことである。このよう
な引掻傷中に閉じ込められた金属は、引掻傷が接触する
隣接した金属線間の短絡を発生させ、こうしてデバイス
を欠陥のあるものにする。
に巨大な引掻傷を発生させる。この巨大な引掻傷は、相
互接続される設計の場合には特に問題である。例えば、
ＣＭＰの間に形成される引掻傷は、金属層が析出される
場合には、金属で充填される。微細構成のサイズの寸法
決めの場合には、隣接した金属線と接触する引掻傷が存
在することは、大いにありそうなことである。このよう
な引掻傷中に閉じ込められた金属は、引掻傷が接触する
隣接した金属線間の短絡を発生させ、こうしてデバイス
を欠陥のあるものにする。
【０００７】通常、補修のためのＣＭＰは、ＣＭＰの間
に発生される引掻傷を充填させる金属によって引き起こ
される短絡の問題を排除するために使用される。補修の
ためのＣＭＰは、引掻傷を減少させる場合に有効である
けれども、過剰研磨を回避するために注意深い監視が必
要とされている。更に、付加的に補修のためのＣＭＰ
は、時間を費やし、この場合には、デバイスの製造の際
に原料の処理時間が付け加えられる。
に発生される引掻傷を充填させる金属によって引き起こ
される短絡の問題を排除するために使用される。補修の
ためのＣＭＰは、引掻傷を減少させる場合に有効である
けれども、過剰研磨を回避するために注意深い監視が必
要とされている。更に、付加的に補修のためのＣＭＰ
は、時間を費やし、この場合には、デバイスの製造の際
に原料の処理時間が付け加えられる。
【０００８】従って、引掻傷なしに平らな微細構成を効
果的かつ簡単に得ることが必要とされる。
果的かつ簡単に得ることが必要とされる。
【０００９】
【発明が解決しようとする課題】本発明には、前記に記
載されたような課題が課された。
載されたような課題が課された。
【００１０】
【課題を解決するための手段】本発明は、引掻傷を除去
するために酸化物に再流動工程を使用することにより集
積回路チップを製造する方法を提供する。酸化物に１回
ＣＭＰ処理を施こすと、引掻傷は再流動によって除去さ
れることができる。ＢＰＳＧを相互に成層した（interl
evel）誘電性材料として使用する場合には、このＢＰＳ
Ｇは、７５０℃と同程度の低い温度で再流動されること
ができる。その後に、誘電性層は、酸化物上に形成され
る。この誘電性層は、酸化物と同じ材料を有することが
できるかまたは異なる材料を有することができる。更
に、誘電性層はＣＭＰの間に形成された引掻傷を直すも
のである。
するために酸化物に再流動工程を使用することにより集
積回路チップを製造する方法を提供する。酸化物に１回
ＣＭＰ処理を施こすと、引掻傷は再流動によって除去さ
れることができる。ＢＰＳＧを相互に成層した（interl
evel）誘電性材料として使用する場合には、このＢＰＳ
Ｇは、７５０℃と同程度の低い温度で再流動されること
ができる。その後に、誘電性層は、酸化物上に形成され
る。この誘電性層は、酸化物と同じ材料を有することが
できるかまたは異なる材料を有することができる。更
に、誘電性層はＣＭＰの間に形成された引掻傷を直すも
のである。
【００１１】以下に、本発明の好ましい例示的実施態様
は、図面と関連させて記載され、この場合同じ符号は、
同じ部材を表わす。
は、図面と関連させて記載され、この場合同じ符号は、
同じ部材を表わす。
【００１２】
【実施例】本発明は、一般にデバイスの二次加工、特に
研磨の間に形成された引掻傷の除去に関する。論議を簡
単にするために、本発明は、相互に成層した誘電性層を
形成させることの記載内容に記載されている。しかしな
がら、本発明は、広範囲に亘っており、かつ一般に研磨
の間に形成された引掻傷の除去に使用することができ
る。
研磨の間に形成された引掻傷の除去に関する。論議を簡
単にするために、本発明は、相互に成層した誘電性層を
形成させることの記載内容に記載されている。しかしな
がら、本発明は、広範囲に亘っており、かつ一般に研磨
の間に形成された引掻傷の除去に使用することができ
る。
【００１３】図１に関連して、半導体支持体１１０が示
されている。この支持体は、例えばシリコーンウェファ
ーからなる。他の半導体支持体、例えばゲルマニウム、
砒化ガリウム、または絶縁体上のシリコーン（SOI）も
有用である。支持体は、この支持体中または支持体上に
形成された回路微細構成を有している。図示したよう
に、この回路微細構成は、メモリーセル１２０（点線の
間に示された）、例えばランダムアクセスメモリー（DR
AM）セルを備えている。このメモリーセルは、コンデン
サー１２８と電気的に接続されたトランジスター１２１
を備えている。図示したように、このコンデンサーは、
溝付きコンデンサーである。このようなメモリーセル
は、例えばWolf, Silicon Processing for the VLSI Er
u, Vol. 2-Process Integration, Lattice Press (199
0)に記載されており、この刊行物は、本明細書中に参考
のために記載されたものである。複数のこのようなメモ
リーセルおよび付加的な支持体回路は、ＤＲＭＡ集積回
路またはチップからなる。
されている。この支持体は、例えばシリコーンウェファ
ーからなる。他の半導体支持体、例えばゲルマニウム、
砒化ガリウム、または絶縁体上のシリコーン（SOI）も
有用である。支持体は、この支持体中または支持体上に
形成された回路微細構成を有している。図示したよう
に、この回路微細構成は、メモリーセル１２０（点線の
間に示された）、例えばランダムアクセスメモリー（DR
AM）セルを備えている。このメモリーセルは、コンデン
サー１２８と電気的に接続されたトランジスター１２１
を備えている。図示したように、このコンデンサーは、
溝付きコンデンサーである。このようなメモリーセル
は、例えばWolf, Silicon Processing for the VLSI Er
u, Vol. 2-Process Integration, Lattice Press (199
0)に記載されており、この刊行物は、本明細書中に参考
のために記載されたものである。複数のこのようなメモ
リーセルおよび付加的な支持体回路は、ＤＲＭＡ集積回
路またはチップからなる。
【００１４】トランジスターは、ドレイン１２３、源１
２４およびゲート１２５を有する。このゲートは、語線
を表わし、源は、ＤＲＡＭチップ中のビットラインを表
わす。また、ＤＲＡＭチップ中の他のＤＲＡＭセルのト
ランジスターも示されている。
２４およびゲート１２５を有する。このゲートは、語線
を表わし、源は、ＤＲＡＭチップ中のビットラインを表
わす。また、ＤＲＡＭチップ中の他のＤＲＡＭセルのト
ランジスターも示されている。
【００１５】相互に成層した誘電性層１３０は、支持体
の表面上に形成されており、この場合この支持体は、回
路微細構成によって発生された微細構成を有している。
この誘電性層は、再流動可能な誘電性材料よりなる。流
動可能な材料は、例えばドープされたケイ酸塩ガラス、
例えば硼素ホスホケイ酸塩ガラス（BPSG）、砒素がドー
プされたガラス（ASG）、硼素ケイ酸塩ガラス（BSG）ま
たはホスホケイ酸塩ガラス（PSG）を含む。また、相互
に成層した誘電性層として役立つ他の流動可能な材料も
有用である。
の表面上に形成されており、この場合この支持体は、回
路微細構成によって発生された微細構成を有している。
この誘電性層は、再流動可能な誘電性材料よりなる。流
動可能な材料は、例えばドープされたケイ酸塩ガラス、
例えば硼素ホスホケイ酸塩ガラス（BPSG）、砒素がドー
プされたガラス（ASG）、硼素ケイ酸塩ガラス（BSG）ま
たはホスホケイ酸塩ガラス（PSG）を含む。また、相互
に成層した誘電性層として役立つ他の流動可能な材料も
有用である。
【００１６】１つの実施態様において、相互に成層した
誘電性層はＢＰＳＧである。ＢＰＳＧの良好な間隙充填
特性のために、高いアスペクト比の微細構成を充填する
ことは、特に有用である。ＢＰＳＧは、例えば大気圧Ｃ
ＶＤを含めて化学蒸着（CVD）、プラズマ拡張されたＣ
ＶＤおよび低圧ＣＶＤによって析出される。１つの実施
態様において、ＢＰＳＧ層は、低圧ＣＶＤ（LPCVD）に
よって析出される。典型的に、ＢＰＳＧのＬＰＣＶＤ
は、化学薬品、例えばＴＥＯＳ、硼素化合物、例えばジ
ボランおよび亜リン酸化合物、例えばホスフィンをＣＶ
Ｄ反応器中に噴入することを含む。また、他のシリコー
ン前駆物質、酸素前駆物質、硼素前駆物質および亜リン
酸前駆物質も有用である。析出温度は、例えば約０．２
５〜２Torrの圧力で約６５０℃〜８５０℃である。ＢＰ
ＳＧは、微細構成の間の間隙の充填後に再流動される。
誘電性層はＢＰＳＧである。ＢＰＳＧの良好な間隙充填
特性のために、高いアスペクト比の微細構成を充填する
ことは、特に有用である。ＢＰＳＧは、例えば大気圧Ｃ
ＶＤを含めて化学蒸着（CVD）、プラズマ拡張されたＣ
ＶＤおよび低圧ＣＶＤによって析出される。１つの実施
態様において、ＢＰＳＧ層は、低圧ＣＶＤ（LPCVD）に
よって析出される。典型的に、ＢＰＳＧのＬＰＣＶＤ
は、化学薬品、例えばＴＥＯＳ、硼素化合物、例えばジ
ボランおよび亜リン酸化合物、例えばホスフィンをＣＶ
Ｄ反応器中に噴入することを含む。また、他のシリコー
ン前駆物質、酸素前駆物質、硼素前駆物質および亜リン
酸前駆物質も有用である。析出温度は、例えば約０．２
５〜２Torrの圧力で約６５０℃〜８５０℃である。ＢＰ
ＳＧは、微細構成の間の間隙の充填後に再流動される。
【００１７】この再流動により、十分に平らなＢＰＳＧ
は生じず、したがって表面の平面化のためにＣＭＰが必
要とされる。析出されたＢＰＳＧ層は、間隙を充填しか
つ平面化させるのに十分に厚手である。ＣＭＰは、予め
定められた望ましい厚さよりも少ない厚さを有する平ら
なＢＰＳＧ層を生じる。実際に、ＢＰＳＧをできるだけ
薄手に析出することは、好ましいことである。それとい
うのも、材料を平面化の間に除去すべきことは殆ど不必
要であるからである。予め定められた望ましい厚さは、
種々の因子、例えば絶縁および性能の要件に依存する。
先に記載したように、ＣＭＰは、ＢＰＳＧ層の表面上に
微細な引掻傷を発生させる。
は生じず、したがって表面の平面化のためにＣＭＰが必
要とされる。析出されたＢＰＳＧ層は、間隙を充填しか
つ平面化させるのに十分に厚手である。ＣＭＰは、予め
定められた望ましい厚さよりも少ない厚さを有する平ら
なＢＰＳＧ層を生じる。実際に、ＢＰＳＧをできるだけ
薄手に析出することは、好ましいことである。それとい
うのも、材料を平面化の間に除去すべきことは殆ど不必
要であるからである。予め定められた望ましい厚さは、
種々の因子、例えば絶縁および性能の要件に依存する。
先に記載したように、ＣＭＰは、ＢＰＳＧ層の表面上に
微細な引掻傷を発生させる。
【００１８】図２に関連して、ＢＰＳＧ層は、再流動を
引き起こすのに十分な温度に加熱される。１つの実施態
様において、ＢＰＳＧは、約７５０〜１１００℃の温度
で冷却される。典型的に高い温度および／または長い冷
却時間は、回復特性を改善する。勿論、温度および時間
は、有効な実際の熱供給に依存して最適化される。冷却
は、例えば不活性環境、例えばＮ２、Ｏ２またはＨ２Ｏ
中で実施される。急冷により、ＢＰＳＧは、粘稠にな
り、表面張力に対応して、流動を引き起こす。結果とし
て、引掻傷１４０は、ＣＭＰが部分的または完全に回復
する間に発生される。
引き起こすのに十分な温度に加熱される。１つの実施態
様において、ＢＰＳＧは、約７５０〜１１００℃の温度
で冷却される。典型的に高い温度および／または長い冷
却時間は、回復特性を改善する。勿論、温度および時間
は、有効な実際の熱供給に依存して最適化される。冷却
は、例えば不活性環境、例えばＮ２、Ｏ２またはＨ２Ｏ
中で実施される。急冷により、ＢＰＳＧは、粘稠にな
り、表面張力に対応して、流動を引き起こす。結果とし
て、引掻傷１４０は、ＣＭＰが部分的または完全に回復
する間に発生される。
【００１９】図３に関連して、誘電性層２５０は、再流
動された誘電性層の表面上に形成される。誘電性層と再
流動された誘電性層の双方は、相互に成層した誘電性層
２６０になる。誘電性層の合わされた厚さは、相互に成
層した誘電性層の予め定めされた厚さに等しいかまたは
この予め定められた厚さよりも大きい。好ましくは、合
わされた厚さは、予め定められた厚さにほぼ等しい。記
載されたように、予め定められた厚さは、設計の要件に
依存する。
動された誘電性層の表面上に形成される。誘電性層と再
流動された誘電性層の双方は、相互に成層した誘電性層
２６０になる。誘電性層の合わされた厚さは、相互に成
層した誘電性層の予め定めされた厚さに等しいかまたは
この予め定められた厚さよりも大きい。好ましくは、合
わされた厚さは、予め定められた厚さにほぼ等しい。記
載されたように、予め定められた厚さは、設計の要件に
依存する。
【００２０】誘電性層２５０の析出は有利であり、この
場合この析出の際に側方に成長する任意の成分は、再流
動された誘電性層中に残存する引掻傷をさらに軽減させ
る。この側方に成長する成分は、引掻傷の微細構成の形
状の結果であることができおよび／または性質的に等方
性である析出によることができる。例えば、等方性のタ
イプの析出の場合には、新規の誘電性層中の側壁は、微
細構成的に再流動される層の成長を一緒に生じ、それに
よって存在する引掻傷の幅および深さを減少させる。結
果として、引掻傷によって発生された微細構成は、除去
されるかまたは上面の誘電性層中で著しく減少される。
場合この析出の際に側方に成長する任意の成分は、再流
動された誘電性層中に残存する引掻傷をさらに軽減させ
る。この側方に成長する成分は、引掻傷の微細構成の形
状の結果であることができおよび／または性質的に等方
性である析出によることができる。例えば、等方性のタ
イプの析出の場合には、新規の誘電性層中の側壁は、微
細構成的に再流動される層の成長を一緒に生じ、それに
よって存在する引掻傷の幅および深さを減少させる。結
果として、引掻傷によって発生された微細構成は、除去
されるかまたは上面の誘電性層中で著しく減少される。
【００２１】誘電性層２５０は、例えばドープされたケ
イ酸塩ガラスからなる。ドープされたケイ酸塩ガラス
は、種々のＣＶＤ技術によって析出される。ドープされ
たケイ酸塩ガラスは、再流動される誘電性層と同じであ
ることができ、均質な誘電性層２６０を形成させる。ま
た、不均質な誘電性層２６０を生じる他のドープされた
ケイ酸塩ガラスも有用である。１つの実施態様におい
て、誘電性層２５０は、ＢＰＳＧからなり、均質なＢＰ
ＳＧ相互に成層した誘電性層２６０を生じる。ＢＰＧＳ
またはドープされたケイ酸塩ガラスは、良好な間隙充填
性の性質のために引掻傷の回復を向上させるという利点
を有している。付加的に、ドープされたケイ酸塩ガラス
は、さらに再流動されることができる。殊に、ＢＰＳＧ
は、低い温度で再流動させることができる。
イ酸塩ガラスからなる。ドープされたケイ酸塩ガラス
は、種々のＣＶＤ技術によって析出される。ドープされ
たケイ酸塩ガラスは、再流動される誘電性層と同じであ
ることができ、均質な誘電性層２６０を形成させる。ま
た、不均質な誘電性層２６０を生じる他のドープされた
ケイ酸塩ガラスも有用である。１つの実施態様におい
て、誘電性層２５０は、ＢＰＳＧからなり、均質なＢＰ
ＳＧ相互に成層した誘電性層２６０を生じる。ＢＰＧＳ
またはドープされたケイ酸塩ガラスは、良好な間隙充填
性の性質のために引掻傷の回復を向上させるという利点
を有している。付加的に、ドープされたケイ酸塩ガラス
は、さらに再流動されることができる。殊に、ＢＰＳＧ
は、低い温度で再流動させることができる。
【００２２】また、誘電性層２５０は、ドープされてい
ないケイ酸塩ガラス、例えば酸化ケイ素（SiO2）をから
なる。他のドープされていない誘電性材料も有用であ
る。ドープされていない誘電性層は、ドープされた誘電
性層とその後の複数の層との間の拡散遮断層として有利
に役立つ。
ないケイ酸塩ガラス、例えば酸化ケイ素（SiO2）をから
なる。他のドープされていない誘電性材料も有用であ
る。ドープされていない誘電性層は、ドープされた誘電
性層とその後の複数の層との間の拡散遮断層として有利
に役立つ。
【００２３】誘電性層の形成および再流動による冷却
は、有利に同じ装置、例えば化学蒸着（CVD）装置中で
行なうことができる。例えば、誘電性材料の析出は、反
応器中の環境ガスが再流動環境により誘電性析出前駆物
質、例えばＳｉＯ２被膜のためのＴＥＯＳ（テトラエト
キシシラン）に変化することによって達成させることが
できる。
は、有利に同じ装置、例えば化学蒸着（CVD）装置中で
行なうことができる。例えば、誘電性材料の析出は、反
応器中の環境ガスが再流動環境により誘電性析出前駆物
質、例えばＳｉＯ２被膜のためのＴＥＯＳ（テトラエト
キシシラン）に変化することによって達成させることが
できる。
【００２４】図４に関連して、相互に成層した誘電性層
は、パターン化され、その後に形成される金属層との望
ましい相互接続を発生させる。図示されているように、
開口４３０、例えば境目のない接触面が誘電性層中に形
成される。この接触面は、例えばＤＲＡＭセルに対する
ビットライン接触面である。１つの接触面だけが示され
ているけれども、ＤＲＡＭアレイは、他のビットライン
接触面の開口を含んでいる。付加的に、溝、バイアス、
領域、または開口が備えられており、この開口では、金
属化および相互接続が望まれている。
は、パターン化され、その後に形成される金属層との望
ましい相互接続を発生させる。図示されているように、
開口４３０、例えば境目のない接触面が誘電性層中に形
成される。この接触面は、例えばＤＲＡＭセルに対する
ビットライン接触面である。１つの接触面だけが示され
ているけれども、ＤＲＡＭアレイは、他のビットライン
接触面の開口を含んでいる。付加的に、溝、バイアス、
領域、または開口が備えられており、この開口では、金
属化および相互接続が望まれている。
【００２５】開口パターンは、例えばフォトレジスト層
を誘電性層上に塗布することによって形成される。レジ
スト層は、溝およびバイアスに相応するパターンを備え
たマスクを使用することにより、露光源によって選択的
に露光される。ポジ型レジストが使用されるか、ネガ型
レジストが使用されるかに応じて、露光された部分また
は露光されていない部分は除去される。ＲＩＥが実施さ
れ、この場合には、レジストによって保護されていない
領域中の相互に成層した誘電性層が除去され、溝および
バイアスが形成される。残留レジストの除去後、導電性
材料、例えばポリスタッドとして使用するためのドープ
されたポリシリコン（ポリ）が形成される。１つの実施
態様において、ポリは、ビットライン開口を充填するた
めに使用される。導電性材料は、十分にこの開口を被覆
する。過剰のポリは、除去され、ポリスタッド４３５を
生じる。
を誘電性層上に塗布することによって形成される。レジ
スト層は、溝およびバイアスに相応するパターンを備え
たマスクを使用することにより、露光源によって選択的
に露光される。ポジ型レジストが使用されるか、ネガ型
レジストが使用されるかに応じて、露光された部分また
は露光されていない部分は除去される。ＲＩＥが実施さ
れ、この場合には、レジストによって保護されていない
領域中の相互に成層した誘電性層が除去され、溝および
バイアスが形成される。残留レジストの除去後、導電性
材料、例えばポリスタッドとして使用するためのドープ
されたポリシリコン（ポリ）が形成される。１つの実施
態様において、ポリは、ビットライン開口を充填するた
めに使用される。導電性材料は、十分にこの開口を被覆
する。過剰のポリは、除去され、ポリスタッド４３５を
生じる。
【００２６】図５に関連して、金属層５１０は、誘電性
層の表面上に形成されている。この層は、パターン化さ
れ、複数の線を形成させ、この場合この線は、ＤＲＡＭ
アレイのビットラインを表わす。ポリスタッド４３５
は、ビットラインの１つに接触している。他のポリスタ
ッド（図示されていない）は、適当なビットラインと接
触している。付加的な相互に成層した誘電性層および導
電性層は、形成され、パターン化され、例えば語線およ
び他の相互接続を形成させ、ＤＲＡＭチップを生じる。
層の表面上に形成されている。この層は、パターン化さ
れ、複数の線を形成させ、この場合この線は、ＤＲＡＭ
アレイのビットラインを表わす。ポリスタッド４３５
は、ビットラインの１つに接触している。他のポリスタ
ッド（図示されていない）は、適当なビットラインと接
触している。付加的な相互に成層した誘電性層および導
電性層は、形成され、パターン化され、例えば語線およ
び他の相互接続を形成させ、ＤＲＡＭチップを生じる。
【００２７】ＣＭＰの間に形成された引掻傷は、排除さ
れるかまたは寸法が減少されるので、例えば隣接したビ
ットラインの間に形成される短絡の可能性は、減少され
る。従って、製造の歩留りは、増大される。
れるかまたは寸法が減少されるので、例えば隣接したビ
ットラインの間に形成される短絡の可能性は、減少され
る。従って、製造の歩留りは、増大される。
【００２８】本発明は、詳細に記載された特殊な実施態
様により記載された。しかし、これらの実施態様は、説
明のためだけに表わされたものであり、かつ本発明は、
これに限定されるものではないと理解すべきである。特
許請求の範囲の精神および範囲内での変更および変法
は、当業者であれば、直ちに本明細書の開示から明らか
になるであろう。
様により記載された。しかし、これらの実施態様は、説
明のためだけに表わされたものであり、かつ本発明は、
これに限定されるものではないと理解すべきである。特
許請求の範囲の精神および範囲内での変更および変法
は、当業者であれば、直ちに本明細書の開示から明らか
になるであろう。
【図１】引掻傷の段階的形成および生じる電気的短絡を
示す略図
示す略図
【図２】引掻傷の段階的形成および生じる電気的短絡を
示す略図
示す略図
【図３】引掻傷の段階的形成および生じる電気的短絡を
示す略図
示す略図
【図４】引掻傷の段階的形成および生じる電気的短絡を
示す略図
示す略図
【図５】引掻傷の段階的形成、本発明方法による引掻傷
の除去およびそれによって形成された集積回路チップを
示す略図
の除去およびそれによって形成された集積回路チップを
示す略図
１２０ メモリーセル、 １２１ トランジスター、
１２３ ドレイン、１２４ 源、 １２５ ゲート、
１２８ コンデンサー、 １３０ 相互に成層した誘電
性層、 １４０ 引掻傷、 ２５０ 誘電性層、 ２６
０ 相互に成層した誘電性層、 ４３０ 開口、 ４３
５ ポリスタッド、 ５１０ 金属層
１２３ ドレイン、１２４ 源、 １２５ ゲート、
１２８ コンデンサー、 １３０ 相互に成層した誘電
性層、 １４０ 引掻傷、 ２５０ 誘電性層、 ２６
０ 相互に成層した誘電性層、 ４３０ 開口、 ４３
５ ポリスタッド、 ５１０ 金属層
Claims (2)
- 【請求項１】 研磨の間に形成された引掻傷を直すため
の方法を含むランダムアクセスメモリーチップの形成方
法において、複数のＤＲＡＭセルを形成させ、この場合
ＤＲＡＭセルは支持体上のコンデンサーに電気的に接続
されたトランジスターを備えており；流動可能な誘電性
材料をＤＲＡＭセルおよび支持体の上に析出させ、相互
に成層した誘電性層、即ち流動可能な誘電性材料を形成
させ；流動可能な誘電性材料を研磨し、平らな表面を形
成させ；流動可能な誘電性材料が粘稠になるのに十分な
温度に支持体を加熱し、それによって流動可能な誘電性
材料は、表面張力に応答し、かつ流動し、ＣＭＰの間に
形成された引掻傷を少なくとも部分的に直し；かつ誘電
性材料を流動可能な誘電性材料上に形成させ、第２の誘
電性材料を形成させ、合わせた流動可能な誘電性材料と
誘電性材料との厚さは、予め定められた厚さにほぼ等し
いことを特徴とする、ランダムアクセスメモリーチップ
の形成方法。 - 【請求項２】 研磨の間に形成される引掻傷を直すため
の方法を含むデバイスの形成方法において、デバイスの
微細構成を支持体上に形成させ；流動可能な誘電性材料
を支持体の上に析出させ、この場合流動可能な誘電性材
料は、デバイス微細構成および支持体を覆っており；流
動可能な材料を研磨し、平らな表面を生じさせ；流動可
能な誘電性材料が粘稠になるのに十分な温度に流動可能
な誘電性材料を加熱し、それによって流動可能な誘電性
材料は、表面張力に応答し、かつ流動し、ＣＭＰの間に
形成された引掻傷を少なくとも部分的に直し；かつ誘電
性材料を流動可能な誘電性材料上に形成させ、第２の誘
電性材料を形成させ、合わせた流動可能な誘電性材料と
誘電性材料との厚さは、予め定められた厚さにほぼ等し
いことを特徴とする、デバイスの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/884119 | 1997-06-27 | ||
| US08/884,119 US5915175A (en) | 1997-06-27 | 1997-06-27 | Mitigation of CMP-induced BPSG surface damage by an integrated anneal and silicon dioxide deposition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197537A true JPH1197537A (ja) | 1999-04-09 |
Family
ID=25383993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10182325A Pending JPH1197537A (ja) | 1997-06-27 | 1998-06-29 | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5915175A (ja) |
| EP (1) | EP0887848B1 (ja) |
| JP (1) | JPH1197537A (ja) |
| KR (1) | KR100562210B1 (ja) |
| CN (1) | CN1122305C (ja) |
| DE (1) | DE69804382T2 (ja) |
| TW (1) | TW436920B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW362257B (en) * | 1998-03-11 | 1999-06-21 | United Microelectronics Corp | Planarization method of dielectric layer |
| TW393720B (en) * | 1998-05-21 | 2000-06-11 | United Microelectronics Corp | Manufacturing method of a shallow trench isolation structure |
| US6290883B1 (en) | 1999-08-31 | 2001-09-18 | Lucent Technologies Inc. | Method for making porous CMP article |
| US6284660B1 (en) | 1999-09-02 | 2001-09-04 | Micron Technology, Inc. | Method for improving CMP processing |
| DE19946153B4 (de) * | 1999-09-27 | 2005-10-13 | Mosel Vitelic Inc. | Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter |
| KR100350111B1 (ko) | 2000-02-22 | 2002-08-23 | 삼성전자 주식회사 | 반도체 장치의 배선 및 이의 제조 방법 |
| DE10027913A1 (de) * | 2000-05-31 | 2001-12-13 | Infineon Technologies Ag | Speicherzelle mit einem Grabenkondensator |
| JP5307963B2 (ja) * | 2000-06-23 | 2013-10-02 | ハネウェル・インターナショナル・インコーポレーテッド | 誘電フィルム及び材料における疎水性を回復する方法 |
| DE10130824C2 (de) * | 2001-06-27 | 2003-12-18 | Promos Technologies Inc | Reparaturverfahren für einen dielektrischen Film mit einem Lochdefekt auf einem Substrat |
| US6537919B1 (en) | 2001-12-19 | 2003-03-25 | Taiwan Semiconductor Manufacturing Company | Process to remove micro-scratches |
| US6833575B2 (en) * | 2002-08-29 | 2004-12-21 | Micron Technology, Inc. | Dopant barrier for doped glass in memory devices |
| JP4999454B2 (ja) * | 2003-01-25 | 2012-08-15 | ハネウェル・インターナショナル・インコーポレーテッド | 損傷誘電体材料及び膜の修復及び回復 |
| US7709371B2 (en) * | 2003-01-25 | 2010-05-04 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| US8475666B2 (en) * | 2004-09-15 | 2013-07-02 | Honeywell International Inc. | Method for making toughening agent materials |
| CN1300831C (zh) * | 2003-12-24 | 2007-02-14 | 上海华虹Nec电子有限公司 | 硅片imd cmp后成膜方法 |
| US7678712B2 (en) * | 2005-03-22 | 2010-03-16 | Honeywell International, Inc. | Vapor phase treatment of dielectric materials |
| CN100449804C (zh) * | 2006-06-19 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体光学器件顶部金属层表面介质层的移除方法 |
| CN101796632A (zh) * | 2007-09-05 | 2010-08-04 | Nxp股份有限公司 | 晶体管及其制造方法 |
| US20100200897A1 (en) * | 2007-09-05 | 2010-08-12 | Nxp B.V. | Transistor and method of manufacturing the same |
| US11984508B2 (en) * | 2021-02-24 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company Limited | Thin film transistor including a compositionally-modulated active region and methods for forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US5395801A (en) * | 1993-09-29 | 1995-03-07 | Micron Semiconductor, Inc. | Chemical-mechanical polishing processes of planarizing insulating layers |
| JP2600600B2 (ja) * | 1993-12-21 | 1997-04-16 | 日本電気株式会社 | 研磨剤とその製法及びそれを用いた半導体装置の製造方法 |
| JP3177937B2 (ja) * | 1994-08-30 | 2001-06-18 | 信越半導体株式会社 | 半導体シリコンウェーハの製造方法 |
| JP3523731B2 (ja) * | 1995-11-01 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US5726099A (en) * | 1995-11-07 | 1998-03-10 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry |
| US5573633A (en) * | 1995-11-14 | 1996-11-12 | International Business Machines Corporation | Method of chemically mechanically polishing an electronic component |
-
1997
- 1997-06-27 US US08/884,119 patent/US5915175A/en not_active Expired - Lifetime
-
1998
- 1998-06-02 TW TW087108617A patent/TW436920B/zh not_active IP Right Cessation
- 1998-06-05 EP EP98110283A patent/EP0887848B1/en not_active Expired - Lifetime
- 1998-06-05 DE DE69804382T patent/DE69804382T2/de not_active Expired - Lifetime
- 1998-06-23 CN CN98115044A patent/CN1122305C/zh not_active Expired - Lifetime
- 1998-06-26 KR KR1019980024273A patent/KR100562210B1/ko not_active Expired - Fee Related
- 1998-06-29 JP JP10182325A patent/JPH1197537A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69804382D1 (de) | 2002-05-02 |
| KR19990007359A (ko) | 1999-01-25 |
| KR100562210B1 (ko) | 2006-06-21 |
| CN1122305C (zh) | 2003-09-24 |
| US5915175A (en) | 1999-06-22 |
| DE69804382T2 (de) | 2002-11-21 |
| EP0887848B1 (en) | 2002-03-27 |
| HK1015536A1 (en) | 1999-10-15 |
| EP0887848A1 (en) | 1998-12-30 |
| CN1210364A (zh) | 1999-03-10 |
| TW436920B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1197537A (ja) | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| US6511888B1 (en) | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step | |
| JP4057906B2 (ja) | コンタクト抵抗を減少させたコンタクトプラグ形成方法 | |
| JPH05315308A (ja) | 半導体集積回路の製造方法および構造 | |
| US7015144B2 (en) | Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| KR100432774B1 (ko) | 평탄화된표면을갖는반도체층구조제조방법 | |
| KR960001339B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| US6060393A (en) | Deposition control of stop layer and dielectric layer for use in the formation of local interconnects | |
| US6277754B1 (en) | Method of planarizing dielectric layer | |
| JP3353539B2 (ja) | 半導体装置の製造方法 | |
| HK1015536B (en) | Process of removing cmp scratches in a dielectric layer by a reflow step, and integrated circuit chip formed thereby | |
| KR20000003445A (ko) | 반도체 소자의 화학적 기계적 평탄화 방법 | |
| KR20000041436A (ko) | 반도체소자의 화학적 기계적 평탄화방법 | |
| JPH06188242A (ja) | 半導体装置とその製造方法 | |
| KR19980029383A (ko) | 반도체 소자의 제조 방법 | |
| KR19980060885A (ko) | 반도체 소자의 제조방법 | |
| KR20050069074A (ko) | 반도체 소자의 제조 방법 | |
| KR20000040327A (ko) | 층간 절연막의 평탄화 방법 | |
| KR20030001146A (ko) | 반도체 소자 제조 방법 | |
| JPH104091A (ja) | 半導体装置の製造方法 | |
| KR20010038446A (ko) | 반도체 장치 제조에 있어서 평탄화 보로포스포실리케이트글래스막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080919 |