JPH1197568A - キャビティダウン型ｂｇａパッケージ - Google Patents
キャビティダウン型ｂｇａパッケージInfo
- Publication number
- JPH1197568A JPH1197568A JP9256954A JP25695497A JPH1197568A JP H1197568 A JPH1197568 A JP H1197568A JP 9256954 A JP9256954 A JP 9256954A JP 25695497 A JP25695497 A JP 25695497A JP H1197568 A JPH1197568 A JP H1197568A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- copper plating
- semiconductor chip
- plating film
- slag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】 キャビティダウン型ＢＧＡパッケージの放熱
スラグのキャビティ底面と半導体チップとの接着強度を
高める。 【解決手段】 放熱スラグ２１を、平板の金属板２２
と、中央部にキャビティ２４の開口が打ち抜き形成され
た金属板２３とから構成し、これら２枚の金属板２２，
２３をＡｇＣｕろう等のろう材又は接着樹脂（プリプレ
グ）で接合する。予め、上側の金属板２２の下面に、次
亜リン酸塩を還元剤とする無電解銅めっきにより針状銅
めっき被膜２５を形成し、この針状銅めっき被膜２５を
キャビティ２４の底面に露出させ、このキャビティ２４
の底面に半導体チップ２８をダイボンディングする。こ
の際、針状銅めっき被膜２５の表面に無数に形成された
針状突起に半導体チップ２８の接着剤（エポキシ銀ペー
スト等）が食い込むことで生じるアンカー効果によって
キャビティ２４底面と半導体チップ２８との接着強度が
高められる。
スラグのキャビティ底面と半導体チップとの接着強度を
高める。 【解決手段】 放熱スラグ２１を、平板の金属板２２
と、中央部にキャビティ２４の開口が打ち抜き形成され
た金属板２３とから構成し、これら２枚の金属板２２，
２３をＡｇＣｕろう等のろう材又は接着樹脂（プリプレ
グ）で接合する。予め、上側の金属板２２の下面に、次
亜リン酸塩を還元剤とする無電解銅めっきにより針状銅
めっき被膜２５を形成し、この針状銅めっき被膜２５を
キャビティ２４の底面に露出させ、このキャビティ２４
の底面に半導体チップ２８をダイボンディングする。こ
の際、針状銅めっき被膜２５の表面に無数に形成された
針状突起に半導体チップ２８の接着剤（エポキシ銀ペー
スト等）が食い込むことで生じるアンカー効果によって
キャビティ２４底面と半導体チップ２８との接着強度が
高められる。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱スラグの下面
側に形成されたキャビティに半導体チップをダイボンデ
ィングしたキャビティダウン型ＢＧＡパッケージに関す
るものである。
側に形成されたキャビティに半導体チップをダイボンデ
ィングしたキャビティダウン型ＢＧＡパッケージに関す
るものである。
【０００２】
【従来の技術】近年、半導体パッケージに対する高密度
化、高速化、多ピン化の要求は益々強くなっており、そ
の要求を満たすために、ＢＧＡ（Ball Grid Array ）パ
ッケージの需要が急増している。このＢＧＡパッケージ
は、下面に接続電極として多数の半田ボールが配列され
た表面実装型のパッケージであり、最近の高性能化に伴
う発熱量増大の問題に対処するために、放熱スラグ（放
熱板）を有するキャビティダウン型のプラスチックＢＧ
Ａが開発されている。
化、高速化、多ピン化の要求は益々強くなっており、そ
の要求を満たすために、ＢＧＡ（Ball Grid Array ）パ
ッケージの需要が急増している。このＢＧＡパッケージ
は、下面に接続電極として多数の半田ボールが配列され
た表面実装型のパッケージであり、最近の高性能化に伴
う発熱量増大の問題に対処するために、放熱スラグ（放
熱板）を有するキャビティダウン型のプラスチックＢＧ
Ａが開発されている。
【０００３】このキャビティダウン型ＢＧＡパッケージ
は、例えば図６に示すように、２枚の銅板１１ａ，１１
ｂを積層して、下面側にキャビティ１２を有する放熱ス
ラグ１１を構成し、この放熱スラグ１１の下面にプラス
チック回路基板１３を接着すると共に、放熱スラグ１１
のキャビティ１２底面に半導体チップ１４をダイボンデ
ィングして封止樹脂１５で封止した構造となっている。
は、例えば図６に示すように、２枚の銅板１１ａ，１１
ｂを積層して、下面側にキャビティ１２を有する放熱ス
ラグ１１を構成し、この放熱スラグ１１の下面にプラス
チック回路基板１３を接着すると共に、放熱スラグ１１
のキャビティ１２底面に半導体チップ１４をダイボンデ
ィングして封止樹脂１５で封止した構造となっている。
【０００４】このものでは、放熱スラグ１１のキャビテ
ィ１２底面と半導体チップ１４との接着強度を高めるた
めに、キャビティ１２底面（銅板１１ａの下面）を粗化
処理し、アンカー効果によって機械的な接着強度を高め
るようにしている。従来の粗化処理は、多層配線板の内
層銅箔処理に用いられているブラックオキサイドと呼ば
れる酸化処理法が採用され、亜塩素酸塩を主剤とするア
ルカリ水溶液に銅板１１ａを浸して、その表面に微細な
針状突起のある酸化第二銅被膜１６を形成するものであ
る。
ィ１２底面と半導体チップ１４との接着強度を高めるた
めに、キャビティ１２底面（銅板１１ａの下面）を粗化
処理し、アンカー効果によって機械的な接着強度を高め
るようにしている。従来の粗化処理は、多層配線板の内
層銅箔処理に用いられているブラックオキサイドと呼ば
れる酸化処理法が採用され、亜塩素酸塩を主剤とするア
ルカリ水溶液に銅板１１ａを浸して、その表面に微細な
針状突起のある酸化第二銅被膜１６を形成するものであ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、酸化第
二銅被膜１６の表面の微細な針状突起は、脆く、折れや
すいため、十分なアンカー効果が得られず、半導体チッ
プ１４の接着強度が比較的弱く、半導体チップ１４の接
着信頼性が低いという欠点があった。
二銅被膜１６の表面の微細な針状突起は、脆く、折れや
すいため、十分なアンカー効果が得られず、半導体チッ
プ１４の接着強度が比較的弱く、半導体チップ１４の接
着信頼性が低いという欠点があった。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、放熱スラグのキャビ
ティ底面と半導体チップとの接着強度を十分に高めるこ
とができ、半導体チップの接着信頼性を向上することが
できるキャビティダウン型ＢＧＡパッケージを提供する
ことにある。
たものであり、従ってその目的は、放熱スラグのキャビ
ティ底面と半導体チップとの接着強度を十分に高めるこ
とができ、半導体チップの接着信頼性を向上することが
できるキャビティダウン型ＢＧＡパッケージを提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のキャビティダウン型ＢＧＡパッケージは、
放熱スラグのうちの少なくとも半導体チップをダイボン
ディングする部分に針状銅めっき被膜を形成したもので
ある（請求項１）。この針状銅めっき被膜は、従来の酸
化第二銅被膜と比較して、表面の針状突起の強度が大き
く、針状突起が折れにくいため、十分なアンカー効果が
得られ、半導体チップの接着強度が十分に高められる。
に、本発明のキャビティダウン型ＢＧＡパッケージは、
放熱スラグのうちの少なくとも半導体チップをダイボン
ディングする部分に針状銅めっき被膜を形成したもので
ある（請求項１）。この針状銅めっき被膜は、従来の酸
化第二銅被膜と比較して、表面の針状突起の強度が大き
く、針状突起が折れにくいため、十分なアンカー効果が
得られ、半導体チップの接着強度が十分に高められる。
【０００８】この場合、針状銅めっき被膜は、次亜リン
酸塩を還元剤とする無電解銅めっきにより形成すると良
い（請求項２）。次亜リン酸塩を還元剤とする無電解銅
めっきの特徴は、めっき被膜の表面に、アンカー効果を
持たせるための針状の粗い結晶形態を形成しやすく、し
かも、ブラックオキサイド処理と比較して、大きな針状
突起を形成することができ、アンカー効果を発揮しやす
くなっている。また、従来のホルマリンを還元剤とする
無電解銅めっきと比較して、析出速度が速く、めっき工
程の時間を短くできる。更に、この無電解銅めっき溶液
には、ホルマリン等の環境を汚染する薬品は含まれず、
弱アルカリ性であり、安全性に優れている。
酸塩を還元剤とする無電解銅めっきにより形成すると良
い（請求項２）。次亜リン酸塩を還元剤とする無電解銅
めっきの特徴は、めっき被膜の表面に、アンカー効果を
持たせるための針状の粗い結晶形態を形成しやすく、し
かも、ブラックオキサイド処理と比較して、大きな針状
突起を形成することができ、アンカー効果を発揮しやす
くなっている。また、従来のホルマリンを還元剤とする
無電解銅めっきと比較して、析出速度が速く、めっき工
程の時間を短くできる。更に、この無電解銅めっき溶液
には、ホルマリン等の環境を汚染する薬品は含まれず、
弱アルカリ性であり、安全性に優れている。
【０００９】
【発明の実施の形態】以下、本発明の実施形態（１）を
図１及び図２に基づいて説明する。まず、キャビティダ
ウン型ＢＧＡパッケージの構造を図１に基づいて説明す
る。放熱スラグ２１を、四角形に打ち抜かれた平板状の
金属板２２と、中央部にキャビティ２４の開口が打ち抜
き形成された金属板２３とから構成し、これら２枚の金
属板２２，２３をＡｇＣｕろう等のろう材又は接着樹脂
（プリプレグ）で接合している。各金属板２２，２３
は、例えば銅板、銅合金板等により形成され、これをＡ
ｇＣｕろうでろう付けする場合には、還元性雰囲気中で
約８００℃にてろう付けする。更に、予め、上側の金属
板２２の下面には、後述する無電解銅めっきにより針状
銅めっき被膜２５が形成され、この針状銅めっき被膜２
５がキャビティ２４の底面に露出している。
図１及び図２に基づいて説明する。まず、キャビティダ
ウン型ＢＧＡパッケージの構造を図１に基づいて説明す
る。放熱スラグ２１を、四角形に打ち抜かれた平板状の
金属板２２と、中央部にキャビティ２４の開口が打ち抜
き形成された金属板２３とから構成し、これら２枚の金
属板２２，２３をＡｇＣｕろう等のろう材又は接着樹脂
（プリプレグ）で接合している。各金属板２２，２３
は、例えば銅板、銅合金板等により形成され、これをＡ
ｇＣｕろうでろう付けする場合には、還元性雰囲気中で
約８００℃にてろう付けする。更に、予め、上側の金属
板２２の下面には、後述する無電解銅めっきにより針状
銅めっき被膜２５が形成され、この針状銅めっき被膜２
５がキャビティ２４の底面に露出している。
【００１０】放熱スラグ２１の下面（下側の金属板２３
の下面）には、プラスチック回路基板２６が接着樹脂
（プリプレグ）で接着されている。このプラスチック回
路基板２６の接着は、約２００℃の真空中で３０〜４０
ｋｇｆ／ｃｍ2 の加圧力を加えて行われる。このプラス
チック回路基板２６は、例えばＢＴ（ビスマレイミド・
トリアジン）エポキシ樹脂等の高耐熱性、誘電特性、絶
縁特性、加工性に優れた樹脂を基材とする単層又は多層
のプリント基板であり、その中央部にキャビティ２４の
開口が形成されている。このプラスチック回路基板２６
の下面には、接続電極として多数の半田ボール２７が配
列されると共に、半田ボール２７以外の露出面には、半
田レジスト（図示せず）が塗布されている。
の下面）には、プラスチック回路基板２６が接着樹脂
（プリプレグ）で接着されている。このプラスチック回
路基板２６の接着は、約２００℃の真空中で３０〜４０
ｋｇｆ／ｃｍ2 の加圧力を加えて行われる。このプラス
チック回路基板２６は、例えばＢＴ（ビスマレイミド・
トリアジン）エポキシ樹脂等の高耐熱性、誘電特性、絶
縁特性、加工性に優れた樹脂を基材とする単層又は多層
のプリント基板であり、その中央部にキャビティ２４の
開口が形成されている。このプラスチック回路基板２６
の下面には、接続電極として多数の半田ボール２７が配
列されると共に、半田ボール２７以外の露出面には、半
田レジスト（図示せず）が塗布されている。
【００１１】一方、放熱スラグ２１のキャビティ２４底
面（金属板２２の下面）には、半導体チップ２８がエポ
キシ銀ペースト等の接着剤によりダイボンディングされ
ている。この場合、キャビティ２４底面（金属板２２の
下面）には、針状銅めっき被膜２５が形成され、その表
面に形成された無数の針状突起に半導体チップ２８の接
着剤が食い込むことでアンカー効果が生じて、キャビテ
ィ２４底面と半導体チップ２８との接着強度が高められ
る。
面（金属板２２の下面）には、半導体チップ２８がエポ
キシ銀ペースト等の接着剤によりダイボンディングされ
ている。この場合、キャビティ２４底面（金属板２２の
下面）には、針状銅めっき被膜２５が形成され、その表
面に形成された無数の針状突起に半導体チップ２８の接
着剤が食い込むことでアンカー効果が生じて、キャビテ
ィ２４底面と半導体チップ２８との接着強度が高められ
る。
【００１２】そして、半導体チップ２８とプラスチック
回路基板２６との間は、金線等のボンディングワイヤ２
９により電気的に接続されている。更に、キャビティ２
４内には、エポキシ樹脂等の封止樹脂３０が充填され、
半導体チップ２８やボンディングワイヤ２９が封止樹脂
３０で封止されている。
回路基板２６との間は、金線等のボンディングワイヤ２
９により電気的に接続されている。更に、キャビティ２
４内には、エポキシ樹脂等の封止樹脂３０が充填され、
半導体チップ２８やボンディングワイヤ２９が封止樹脂
３０で封止されている。
【００１３】次に、放熱スラグ２１のキャビティ２４底
面（金属板２２の下面）に、無電解銅めっきにより針状
銅めっき被膜２５を形成する手順を図２を用いて説明す
る。まず、金属板２２の表面を脱脂剤で処理して、金属
板２２の表面に付着した油脂類を除去すると共に、該表
面の水濡れ性を良くする。この後、ソフトエッチング工
程に移り、濃硫酸と過酸化水素水との混合液に金属板２
２を浸し、金属板２２の表面を軽くエッチングして、該
表面に粒界を露出させる。続いて、酸活性工程に移り、
金属板２２を濃硫酸に浸して、該表面を活性化する。
面（金属板２２の下面）に、無電解銅めっきにより針状
銅めっき被膜２５を形成する手順を図２を用いて説明す
る。まず、金属板２２の表面を脱脂剤で処理して、金属
板２２の表面に付着した油脂類を除去すると共に、該表
面の水濡れ性を良くする。この後、ソフトエッチング工
程に移り、濃硫酸と過酸化水素水との混合液に金属板２
２を浸し、金属板２２の表面を軽くエッチングして、該
表面に粒界を露出させる。続いて、酸活性工程に移り、
金属板２２を濃硫酸に浸して、該表面を活性化する。
【００１４】次いで、触媒付与工程に移り、金属板２２
を触媒付与液に浸漬し、金属銅とパラジウムイオンとの
置換反応によって、金属板２２の表面に金属パラジウム
（触媒）を析出させる。この後、促進化（アクセレータ
ー）工程に移り、金属板２２を促進化処理液に浸漬す
る。この促進化処理は、無電解銅めっきの初期反応を高
め、めっき析出性を向上させ、強固な下地を形成するの
に必要な処理である。
を触媒付与液に浸漬し、金属銅とパラジウムイオンとの
置換反応によって、金属板２２の表面に金属パラジウム
（触媒）を析出させる。この後、促進化（アクセレータ
ー）工程に移り、金属板２２を促進化処理液に浸漬す
る。この促進化処理は、無電解銅めっきの初期反応を高
め、めっき析出性を向上させ、強固な下地を形成するの
に必要な処理である。
【００１５】この後、無電解銅めっき工程に移り、無電
解銅めっき溶液に金属板２２を浸漬し、金属板２２の表
面に銅の結晶を析出させて針状銅めっき被膜２５を形成
する。これにより、針状銅めっき被膜２５の表面には、
微細な針状突起が無数に形成される。ここで使用する無
電解銅めっき溶液は、還元剤として次亜リン酸ナトリウ
ム等の次亜リン酸塩が配合され、触媒金属として微量の
硫酸ニッケル等のニッケル塩が添加されたものを使用す
る。従って、析出した針状銅めっき被膜２５中には、微
量のニッケルとリンが共析する。
解銅めっき溶液に金属板２２を浸漬し、金属板２２の表
面に銅の結晶を析出させて針状銅めっき被膜２５を形成
する。これにより、針状銅めっき被膜２５の表面には、
微細な針状突起が無数に形成される。ここで使用する無
電解銅めっき溶液は、還元剤として次亜リン酸ナトリウ
ム等の次亜リン酸塩が配合され、触媒金属として微量の
硫酸ニッケル等のニッケル塩が添加されたものを使用す
る。従って、析出した針状銅めっき被膜２５中には、微
量のニッケルとリンが共析する。
【００１６】ここで、次亜リン酸塩を還元剤とする無電
解銅めっきの特徴は、針状銅めっき被膜２５の表面に、
アンカー効果を持たせるための針状の粗い結晶形態を形
成しやすく、しかも、従来のブラックオキサイド処理と
比較して、大きな針状突起が形成され、アンカー効果が
出やすくなっている。また、従来のホルマリンを還元剤
とする無電解銅めっきと比較して、析出速度が速く、め
っき工程の時間を短くできる。更に、この無電解銅めっ
き溶液には、ホルマリン等の環境を汚染する薬品は含ま
れず、弱アルカリ性であり、近年の重要な技術的課題で
ある環境問題をクリアすることができ、人体に対する安
全性も高い。
解銅めっきの特徴は、針状銅めっき被膜２５の表面に、
アンカー効果を持たせるための針状の粗い結晶形態を形
成しやすく、しかも、従来のブラックオキサイド処理と
比較して、大きな針状突起が形成され、アンカー効果が
出やすくなっている。また、従来のホルマリンを還元剤
とする無電解銅めっきと比較して、析出速度が速く、め
っき工程の時間を短くできる。更に、この無電解銅めっ
き溶液には、ホルマリン等の環境を汚染する薬品は含ま
れず、弱アルカリ性であり、近年の重要な技術的課題で
ある環境問題をクリアすることができ、人体に対する安
全性も高い。
【００１７】無電解銅めっき工程終了後、酸洗浄工程に
移り、金属板２２の表面に付着した無電解銅めっき液の
残渣を稀硫酸等で中和した後、水洗して洗浄する。
移り、金属板２２の表面に付着した無電解銅めっき液の
残渣を稀硫酸等で中和した後、水洗して洗浄する。
【００１８】以上のようなプロセスで形成された針状銅
めっき被膜２５は、キャビティ２４の底面に露出し、半
導体チップ２８の搭載面となる。この針状銅めっき被膜
２５は、従来の酸化第二銅被膜と比較して、表面の針状
突起の強度が大きく、針状突起が折れにくい。このた
め、針状突起による十分なアンカー効果を得ることがで
き、半導体チップ２８の接着強度を十分に高めることが
できて、半導体チップ２８の接着信頼性を向上すること
ができる。
めっき被膜２５は、キャビティ２４の底面に露出し、半
導体チップ２８の搭載面となる。この針状銅めっき被膜
２５は、従来の酸化第二銅被膜と比較して、表面の針状
突起の強度が大きく、針状突起が折れにくい。このた
め、針状突起による十分なアンカー効果を得ることがで
き、半導体チップ２８の接着強度を十分に高めることが
できて、半導体チップ２８の接着信頼性を向上すること
ができる。
【００１９】尚、上記実施形態（１）では、金属板２２
の下面全体に針状銅めっき被膜２５を形成したが、キャ
ビティ２４の底面のみに部分的に針状銅めっき被膜を形
成するようにしても良く、要は、少なくとも半導体チッ
プ２８をダイボンディングする部分に針状銅めっき被膜
を形成すれば良い。
の下面全体に針状銅めっき被膜２５を形成したが、キャ
ビティ２４の底面のみに部分的に針状銅めっき被膜を形
成するようにしても良く、要は、少なくとも半導体チッ
プ２８をダイボンディングする部分に針状銅めっき被膜
を形成すれば良い。
【００２０】以上説明した実施形態（１）では、放熱ス
ラグ２１を２枚の金属板２２，２３を積層して構成した
が、図３に示す本発明の実施形態（２）のように、１枚
の金属板から放熱スラグ３１を形成し、この放熱スラグ
３１の下面側中央部分にキャビティ３２を切削加工又は
鍛造により形成するようにしても良い。この場合も、放
熱スラグ３１のうちの少なくともキャビティ３２底面
に、次亜リン酸塩を還元剤とする無電解銅めっきにより
針状銅めっき被膜２５を形成すれば、前記実施形態
（１）と同じ効果を得ることができる。
ラグ２１を２枚の金属板２２，２３を積層して構成した
が、図３に示す本発明の実施形態（２）のように、１枚
の金属板から放熱スラグ３１を形成し、この放熱スラグ
３１の下面側中央部分にキャビティ３２を切削加工又は
鍛造により形成するようにしても良い。この場合も、放
熱スラグ３１のうちの少なくともキャビティ３２底面
に、次亜リン酸塩を還元剤とする無電解銅めっきにより
針状銅めっき被膜２５を形成すれば、前記実施形態
（１）と同じ効果を得ることができる。
【００２１】また、図４に示す本発明の実施形態（３）
のように、１枚の金属板から形成した放熱スラグ３５の
中央部を凹状にプレス成形することで、キャビティ３６
を形成するようにしても良い。この場合も、放熱スラグ
３５のうちの少なくともキャビティ３６底面に、次亜リ
ン酸塩を還元剤とする無電解銅めっきにより針状銅めっ
き被膜３７を形成すれば、前記実施形態（１）と同じ効
果を得ることができる。更に、放熱スラグ３５の下面全
体に針状銅めっき被膜３７を形成すれば、放熱スラグ３
５とプラスチック回路基板２６との接合部にも針状銅め
っき被膜３７が存在し、そのアンカー効果によりプラス
チック回路基板２６の接着強度も高めることができる。
のように、１枚の金属板から形成した放熱スラグ３５の
中央部を凹状にプレス成形することで、キャビティ３６
を形成するようにしても良い。この場合も、放熱スラグ
３５のうちの少なくともキャビティ３６底面に、次亜リ
ン酸塩を還元剤とする無電解銅めっきにより針状銅めっ
き被膜３７を形成すれば、前記実施形態（１）と同じ効
果を得ることができる。更に、放熱スラグ３５の下面全
体に針状銅めっき被膜３７を形成すれば、放熱スラグ３
５とプラスチック回路基板２６との接合部にも針状銅め
っき被膜３７が存在し、そのアンカー効果によりプラス
チック回路基板２６の接着強度も高めることができる。
【００２２】また、図５に示す本発明の実施形態（４）
のように、１枚の金属平板から形成した放熱スラグ３８
の下面に、キャビティ３９の開口を有するプラスチック
回路基板２６を接着することで、キャビティ３９を形成
するようにしても良い。この場合も、放熱スラグ３８の
うちの少なくともキャビティ３９底面に、次亜リン酸塩
を還元剤とする無電解銅めっきにより針状銅めっき被膜
４０を形成すれば、前記実施形態（１）と同じ効果を得
ることができる。更に、上記実施形態（４）と同じく、
放熱スラグ３８の下面全体に針状銅めっき被膜４０を形
成すれば、放熱スラグ３８とプラスチック回路基板２６
との接合部にも針状銅めっき被膜４０が存在し、そのア
ンカー効果によりプラスチック回路基板２６の接着強度
も高めることができる。
のように、１枚の金属平板から形成した放熱スラグ３８
の下面に、キャビティ３９の開口を有するプラスチック
回路基板２６を接着することで、キャビティ３９を形成
するようにしても良い。この場合も、放熱スラグ３８の
うちの少なくともキャビティ３９底面に、次亜リン酸塩
を還元剤とする無電解銅めっきにより針状銅めっき被膜
４０を形成すれば、前記実施形態（１）と同じ効果を得
ることができる。更に、上記実施形態（４）と同じく、
放熱スラグ３８の下面全体に針状銅めっき被膜４０を形
成すれば、放熱スラグ３８とプラスチック回路基板２６
との接合部にも針状銅めっき被膜４０が存在し、そのア
ンカー効果によりプラスチック回路基板２６の接着強度
も高めることができる。
【００２３】尚、上記実施形態（２）〜（４）におい
て、図１に示す実施形態（１）と実質的に同一の部分に
は、同一符号を付して説明を省略する。
て、図１に示す実施形態（１）と実質的に同一の部分に
は、同一符号を付して説明を省略する。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１によれば、放熱スラグのうちの少なくとも半
導体チップをダイボンディングする部分に、表面に無数
の強靱な針状突起を有する針状銅めっき被膜を形成した
ので、放熱スラグのキャビティ底面と半導体チップとの
接着強度を十分に高めることができ、半導体チップの接
着信頼性を向上することができる。
の請求項１によれば、放熱スラグのうちの少なくとも半
導体チップをダイボンディングする部分に、表面に無数
の強靱な針状突起を有する針状銅めっき被膜を形成した
ので、放熱スラグのキャビティ底面と半導体チップとの
接着強度を十分に高めることができ、半導体チップの接
着信頼性を向上することができる。
【００２５】更に、請求項２では、針状銅めっき被膜
を、次亜リン酸塩を還元剤とする無電解銅めっきにより
形成するようにしたので、良質の針状銅めっき被膜を比
較的短時間で形成でき、半導体チップの接着信頼性と共
に生産性も向上できる。しかも、ホルマリン等の環境を
汚染する薬品を含まないので、近年の重要な技術的課題
である環境問題をクリアすることができ、人体に対する
安全性も高い。
を、次亜リン酸塩を還元剤とする無電解銅めっきにより
形成するようにしたので、良質の針状銅めっき被膜を比
較的短時間で形成でき、半導体チップの接着信頼性と共
に生産性も向上できる。しかも、ホルマリン等の環境を
汚染する薬品を含まないので、近年の重要な技術的課題
である環境問題をクリアすることができ、人体に対する
安全性も高い。
【図１】本発明の実施形態（１）を示すキャビティダウ
ン型ＢＧＡパッケージの縦断面図
ン型ＢＧＡパッケージの縦断面図
【図２】無電解銅めっきのプロセスを示す工程図
【図３】本発明の実施形態（２）を示すキャビティダウ
ン型ＢＧＡパッケージの縦断面図
ン型ＢＧＡパッケージの縦断面図
【図４】本発明の実施形態（３）を示すキャビティダウ
ン型ＢＧＡパッケージの縦断面図
ン型ＢＧＡパッケージの縦断面図
【図５】本発明の実施形態（４）を示すキャビティダウ
ン型ＢＧＡパッケージの縦断面図
ン型ＢＧＡパッケージの縦断面図
【図６】従来のキャビティダウン型ＢＧＡパッケージの
縦断面図
縦断面図
２１…放熱スラグ、２２，２３…金属板、２４…キャビ
ティ、２５…針状銅めっき被膜、２６…プラスチック回
路基板、２７…半田ボール、２８…半導体チップ、２９
…ボンディングワイヤ、３０…封止樹脂、３１…放熱ス
ラグ、３２…キャビティ、３３…針状銅めっき被膜、３
５…放熱スラグ、３６…キャビティ、３７…針状銅めっ
き被膜、３８…放熱スラグ、３９…キャビティ、４０…
針状銅めっき被膜。
ティ、２５…針状銅めっき被膜、２６…プラスチック回
路基板、２７…半田ボール、２８…半導体チップ、２９
…ボンディングワイヤ、３０…封止樹脂、３１…放熱ス
ラグ、３２…キャビティ、３３…針状銅めっき被膜、３
５…放熱スラグ、３６…キャビティ、３７…針状銅めっ
き被膜、３８…放熱スラグ、３９…キャビティ、４０…
針状銅めっき被膜。
Claims (2)
- 【請求項１】 金属製の放熱スラグの下面にプラスチッ
ク回路基板を接着すると共に、前記放熱スラグの下面側
に形成されたキャビティに半導体チップをダイボンディ
ングして封止樹脂で封止し、前記プラスチック回路基板
の下面に多数の半田ボールを配列して成るキャビティダ
ウン型ＢＧＡパッケージにおいて、 前記放熱スラグのうちの少なくとも前記半導体チップを
ダイボンディングする部分に針状銅めっき被膜が形成さ
れていることを特徴とするキャビティダウン型ＢＧＡパ
ッケージ。 - 【請求項２】 前記針状銅めっき被膜は、次亜リン酸塩
を還元剤とする無電解銅めっきにより形成されているこ
とを特徴とする請求項１に記載のキャビティダウン型Ｂ
ＧＡパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9256954A JPH1197568A (ja) | 1997-09-22 | 1997-09-22 | キャビティダウン型ｂｇａパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9256954A JPH1197568A (ja) | 1997-09-22 | 1997-09-22 | キャビティダウン型ｂｇａパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197568A true JPH1197568A (ja) | 1999-04-09 |
Family
ID=17299680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9256954A Pending JPH1197568A (ja) | 1997-09-22 | 1997-09-22 | キャビティダウン型ｂｇａパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390453B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| US6740959B2 (en) * | 2001-08-01 | 2004-05-25 | International Business Machines Corporation | EMI shielding for semiconductor chip carriers |
| TWI462194B (zh) * | 2011-08-25 | 2014-11-21 | 南茂科技股份有限公司 | 半導體封裝結構及其製作方法 |
-
1997
- 1997-09-22 JP JP9256954A patent/JPH1197568A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390453B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| US6740959B2 (en) * | 2001-08-01 | 2004-05-25 | International Business Machines Corporation | EMI shielding for semiconductor chip carriers |
| TWI462194B (zh) * | 2011-08-25 | 2014-11-21 | 南茂科技股份有限公司 | 半導體封裝結構及其製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190057B2 (en) | Packaging component and semiconductor package | |
| US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
| US4521476A (en) | Hybrid integrated circuit and preparation thereof | |
| US6576539B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
| US6620650B2 (en) | Chip package and method for manufacturing the same | |
| US6249053B1 (en) | Chip package and method for manufacturing the same | |
| WO1995026047A1 (fr) | Procede de fabrication des boitiers a semi-conducteurs et boitiers a semi-conducteurs | |
| US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
| TW201121376A (en) | Circuit wiring board incorporating heat resistant substrate | |
| JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| JPH098438A (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JPH0158864B2 (ja) | ||
| US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
| JPH1197568A (ja) | キャビティダウン型ｂｇａパッケージ | |
| US20240332143A1 (en) | Hybrid quad flat no-leads (qfn) integrated circuit package | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2003224230A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP4628263B2 (ja) | パッケージ部品及びその製造方法ならびに半導体パッケージ | |
| JP3596335B2 (ja) | ワイヤボンディング端子を用いた半導体搭載用基板 | |
| JP3812275B2 (ja) | Ｔａｂ用テープおよびｂｇａ構造 |