JPH1197635A - Capacity element and its manufacturing method - Google Patents

Capacity element and its manufacturing method

Info

Publication number
JPH1197635A
JPH1197635A JP9250430A JP25043097A JPH1197635A JP H1197635 A JPH1197635 A JP H1197635A JP 9250430 A JP9250430 A JP 9250430A JP 25043097 A JP25043097 A JP 25043097A JP H1197635 A JPH1197635 A JP H1197635A
Authority
JP
Japan
Prior art keywords
film
upper electrode
lower electrode
insulating film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9250430A
Other languages
Japanese (ja)
Other versions
JP3519581B2 (en
Inventor
Toru Nasu
徹 那須
Maki Kibe
真樹 木部
Akihiro Matsuda
明浩 松田
Yasufumi Izutsu
康文 井筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP25043097A priority Critical patent/JP3519581B2/en
Publication of JPH1197635A publication Critical patent/JPH1197635A/en
Application granted granted Critical
Publication of JP3519581B2 publication Critical patent/JP3519581B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration of the electrical characteristics of a capacity element by a method wherein a component constituting a capacity insulation film, or a component constituting the other metal films coming into contact with a lower electrode or an upper electrode passes through the lower electrode or the upper electrode and diffuses, so that the composition of the capacity insulation film is changed. SOLUTION: A capacity element comprises a lower electrode 11, a capacity insulation film 12 composed of a Bi-based ferroelectric thin film formed on the lower electrode 11, and an upper electrode 13A formed on the capacitive insulation film 12. A first Ti film 14 is formed on the upper electrode 13A. The upper electrode 13A comprises a metal film having a spherical-shape crystalline structure of Pt.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、容量素子、特に半導体
集積回路装置の不揮発性メモリとして用いられる容量素
子及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor, particularly to a capacitor used as a nonvolatile memory of a semiconductor integrated circuit device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体集積回路装置の高集積化、低電圧
化及び高速動作化の要望により、薄膜化を図ることがで
きると共に、書き込み及び読み出しの動作を低電圧で且
つ高速にできる不揮発性メモリとして、強誘電体メモリ
が注目されている。
2. Description of the Related Art In response to demands for high integration, low voltage, and high speed operation of semiconductor integrated circuit devices, non-volatile memories capable of reducing the thickness and writing and reading at low voltage and at high speed. Attention has been paid to ferroelectric memories.

【0003】強誘電体メモリは、容量絶縁膜として用い
る強誘電体薄膜の自発分極状態を反転させるか否かによ
って、データ線に対して流出入する電荷量が異なる現象
を利用している。
A ferroelectric memory utilizes a phenomenon that the amount of charge flowing into and out of a data line differs depending on whether or not the spontaneous polarization state of a ferroelectric thin film used as a capacitor insulating film is inverted.

【0004】図5は、強誘電体メモリに用いられる従来
の容量素子の断面構造を示しており、図5に示すよう
に、100nmの膜厚のTiOx (酸化チタン)膜1a
と300nmの膜厚のPt(白金)膜1bとの積層構造
よりなる下部電極1の上に、250nmの膜厚を持つビ
スマス(Bi)の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜2が形成され、該容量絶縁膜2の上にPt
膜よりなる上部電極3が形成されている。上部電極3の
上を含む容量絶縁膜2の上には20nmの膜厚を有する
第1のTi(チタン)膜4を介してコンタクトホールを
有する層間絶縁膜としてのSiO2 (酸化シリコン)膜
5が形成されており、該SiO2 膜5の上には、25n
mの膜厚を有する第2のTi膜6、150nmの膜厚を
有する第1のTiN(窒化チタン)膜7、800nmの
膜厚を有するAl(アルミニウム)配線膜8及び30n
mの膜厚を有する第2のTiN膜9が形成されている。
FIG. 5 shows a sectional structure of a conventional capacitive element used in a ferroelectric memory. As shown in FIG. 5, a TiO x (titanium oxide) film 1a having a thickness of 100 nm is provided.
And a Pt (platinum) film 1b having a thickness of 300 nm and a capacitor insulating film 2 formed of a ferroelectric thin film having a layered structure of bismuth (Bi) having a layered structure of bismuth (Bi) on a lower electrode 1 having a laminated structure. Is formed, and Pt is formed on the capacitance insulating film 2.
An upper electrode 3 made of a film is formed. An SiO 2 (silicon oxide) film 5 as an interlayer insulating film having a contact hole is formed on the capacitive insulating film 2 including the upper electrode 3 via a first Ti (titanium) film 4 having a thickness of 20 nm. Is formed on the SiO 2 film 5.
m, a first TiN (titanium nitride) film 7 having a thickness of 150 nm, an Al (aluminum) wiring film 8 having a thickness of 800 nm, and 30 n
A second TiN film 9 having a thickness of m is formed.

【0005】尚、第1のTi膜4はSiO2 膜5とPt
膜よりなる上部電極3との密着性を向上させるために形
成されており、第2のTi膜6は第1のTiN膜7と上
部電極3との密着性を向上させるために形成されてお
り、第1のTiN膜7はAl配線膜8と上部電極3との
バリア層となり、第2のTiN膜9はAl配線膜8を形
成するためのパターン露光時の反射防止膜となる。
[0005] The first Ti film 4 is made of SiO 2 film 5 and Pt.
The second Ti film 6 is formed to improve the adhesion between the first TiN film 7 and the upper electrode 3. The second Ti film 6 is formed to improve the adhesion to the upper electrode 3 made of a film. The first TiN film 7 serves as a barrier layer between the Al wiring film 8 and the upper electrode 3, and the second TiN film 9 serves as an antireflection film at the time of pattern exposure for forming the Al wiring film 8.

【0006】また、容量絶縁膜2を構成する強誘電体薄
膜は酸化力が強いため、下部電極1及び上部電極3を構
成する材料としてAu、Si又はTiN等を用いると、
下部電極1及び上部電極3は容量絶縁膜2により容易に
酸化されてしまうので、下部電極1及び上部電極3を構
成する材料としてPtを用いている。
Further, since the ferroelectric thin film constituting the capacitive insulating film 2 has a strong oxidizing power, if Au, Si, TiN or the like is used as a material constituting the lower electrode 1 and the upper electrode 3,
Since the lower electrode 1 and the upper electrode 3 are easily oxidized by the capacitance insulating film 2, Pt is used as a material for forming the lower electrode 1 and the upper electrode 3.

【0007】[0007]

【発明が解決しようとする課題】ところが、図6に示す
ように、上部電極3を構成するPt膜は柱状の結晶構造
を有しているため、第1のTi膜4及び第2のTi膜6
を堆積した後の工程における熱処理により、容量絶縁膜
2を構成するビスマス層状構造を有する強誘電体薄膜の
成分であるBi原子(白丸で示す)及び第1のTi膜4
及び第2のTi膜6を構成するTi原子(黒丸で示す)
はPt膜の結晶粒界に沿って容易に拡散してしまう。こ
のため、容量絶縁膜を構成する強誘電体薄膜の組成が変
化するので、容量素子の電気特性が劣化してしまうとい
う問題がある。
However, as shown in FIG. 6, since the Pt film constituting the upper electrode 3 has a columnar crystal structure, the first Ti film 4 and the second Ti film 6
Bi atoms (indicated by white circles), which are components of a ferroelectric thin film having a bismuth layered structure constituting the capacitive insulating film 2, and the first Ti film 4
And Ti atoms constituting the second Ti film 6 (indicated by black circles)
Is easily diffused along the crystal grain boundaries of the Pt film. For this reason, the composition of the ferroelectric thin film forming the capacitive insulating film changes, and thus there is a problem that the electrical characteristics of the capacitive element deteriorate.

【0008】このような問題は、上部電極3がPt膜に
より構成される場合に限られず、下部電極2がPt膜に
より構成される場合にも発生し、また、上部電極又は下
部電極がPt膜により形成される場合に限られず、柱状
の結晶を有している場合に広く発生する。
Such a problem occurs not only when the upper electrode 3 is made of a Pt film, but also when the lower electrode 2 is made of a Pt film. This is not limited to the case where the crystal is formed by, but occurs widely when it has a columnar crystal.

【0009】前記に鑑み、本発明は、下部電極及び上部
電極と、これら下部電極と上部電極との間に形成された
容量絶縁膜とからなる容量素子において、容量絶縁膜を
構成する成分又は下部電極若しくは上部電極と接する他
の金属膜を構成する成分が下部電極又は上部電極を通っ
て拡散し、容量絶縁膜の組成が変化して、容量素子の電
気特性が劣化することを防止することを目的とする。
In view of the above, the present invention relates to a capacitor element comprising a lower electrode and an upper electrode, and a capacitor insulating film formed between the lower electrode and the upper electrode. It is possible to prevent a component constituting another metal film which is in contact with the electrode or the upper electrode from diffusing through the lower electrode or the upper electrode, thereby preventing a change in the composition of the capacitor insulating film and a deterioration in electric characteristics of the capacitor. Aim.

【0010】[0010]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、下部電極又は上部電極を、白金族金属の
球状結晶構造を有する金属膜により構成するものであ
る。具体的には、本発明に係る容量素子は、下部電極
と、該下部電極の上に形成された容量絶縁膜と、該容量
絶縁膜の上に形成された上部電極とを備えた容量素子を
対象とし、下部電極及び上部電極のうちの少なくとも1
つの電極は、白金族金属の球状結晶構造を有する金属膜
よりなる。
According to the present invention, in order to achieve the above object, the lower electrode or the upper electrode is formed of a metal film having a spherical crystal structure of a platinum group metal. Specifically, a capacitor according to the present invention includes a capacitor having a lower electrode, a capacitor insulating film formed on the lower electrode, and an upper electrode formed on the capacitor insulating film. At least one of the lower electrode and the upper electrode
One of the electrodes is formed of a metal film having a spherical crystal structure of a platinum group metal.

【0011】本発明の容量素子によると、容量絶縁膜を
構成する成分又は球状結晶構造を有する電極に隣接する
密着層等の金属膜を構成する成分は、球状結晶構造を有
する電極を構成する結晶同士の粒界により拡散を阻止さ
れる。
According to the capacitive element of the present invention, the component constituting the capacitive insulating film or the component constituting the metal film such as the adhesion layer adjacent to the electrode having the spherical crystal structure is composed of the crystal constituting the electrode having the spherical crystal structure. Diffusion is prevented by the grain boundaries between each other.

【0012】本発明の容量素子において、容量絶縁膜は
Bi系の強誘電体薄膜よりなることが好ましい。
In the capacitive element of the present invention, the capacitive insulating film is preferably made of a Bi-based ferroelectric thin film.

【0013】また、本発明の容量素子において、金属膜
を構成する金属はPtであることが好ましい。
Further, in the capacitance element of the present invention, the metal constituting the metal film is preferably Pt.

【0014】本発明に係る容量素子の製造方法は、基板
上に下部電極を形成する下部電極形成工程と、下部電極
の上に容量絶縁膜を形成する容量絶縁膜形成工程と、容
量絶縁膜の上に上部電極を形成する上部電極形成工程と
を備えた容量素子の製造方法を対象とし、下部電極形成
工程及び上部電極形成工程のうちの少なくとも1つの工
程は、チャンバー内に不活性ガスと酸素ガスとの混合ガ
スよりなる放電ガスを導入してスパッタリングを行なう
ことにより、白金族金属の球状結晶構造を有する金属膜
を形成する工程を含む。
A method of manufacturing a capacitor according to the present invention includes a lower electrode forming step of forming a lower electrode on a substrate, a capacitor insulating film forming step of forming a capacitor insulating film on the lower electrode, The present invention is directed to a method of manufacturing a capacitor including an upper electrode forming step of forming an upper electrode thereon, wherein at least one of the lower electrode forming step and the upper electrode forming step includes an inert gas and oxygen in a chamber. A step of forming a metal film having a spherical crystal structure of a platinum group metal by introducing a discharge gas comprising a mixed gas with the gas and performing sputtering.

【0015】本発明の容量素子の製造方法によると、下
部電極形成工程及び上部電極形成工程のうちの少なくと
も1つの工程は、白金族金属よりなるターゲットを有す
るチャンバー内に不活性ガスと酸素ガスとの混合ガスよ
りなる放電ガスを導入してスパッタリングを行なうた
め、膜中に取り込まれた酸素により柱状の結晶成長が妨
げられる。
According to the method for manufacturing a capacitive element of the present invention, at least one of the lower electrode forming step and the upper electrode forming step includes the step of forming an inert gas and an oxygen gas in a chamber having a target made of a platinum group metal. Since sputtering is performed by introducing a discharge gas consisting of a mixed gas of the above, growth of columnar crystals is hindered by oxygen taken in the film.

【0016】本発明の容量素子の製造方法において、白
金族金属はPtであることが好ましい。
In the method for manufacturing a capacitor of the present invention, the platinum group metal is preferably Pt.

【0017】[0017]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施形態)以下、第1の実施形態に係る容量素
子及びその製造方法について図1(a)〜(c)及び図
2を参照しながら説明する。
(First Embodiment) Hereinafter, a capacitor according to a first embodiment and a method of manufacturing the same will be described with reference to FIGS. 1 (a) to 1 (c) and FIG.

【0018】まず、図1(a)に示すように、半導体基
板10の上に、100nmの膜厚のTiOx (酸化チタ
ン)膜11aと300nmの膜厚の第1のPt(白金)
膜11bとの積層構造よりなる下部電極11を形成した
後、該下部電極11の上に、250nmの膜厚を持つビ
スマス(Bi)の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜12を形成する。
First, as shown in FIG. 1A, a 100 nm thick TiO x (titanium oxide) film 11 a and a 300 nm thick first Pt (platinum) film are formed on a semiconductor substrate 10.
After forming the lower electrode 11 having a laminated structure with the film 11b, a capacitance insulating film 12 made of a ferroelectric thin film having a layered structure of bismuth (Bi) having a thickness of 250 nm is formed on the lower electrode 11. Form.

【0019】次に、例えばPtよりなるターゲットを有
し室温のチャンバー内に、例えば80vol%のアルゴ
ンガスと20vol%の酸素ガスとの混合ガスよりなる
放電ガスを導入して、リアクティブスパッタリングを行
なう。このようにすると、ターゲットからPt原子が弾
き出され、弾き出されたPt原子は容量絶縁膜12の上
に堆積される。この際、放電ガス中の酸素が膜中に取り
込まれるため、Ptの柱状結晶成長が妨げられるので、
最終的には平均粒径が100nm以下のPtの球状結晶
が形成されると共に酸素が粒界に析出する。このように
して、容量絶縁膜12の上に、平均粒径が100nm以
下の球状結晶構造を有する厚さ200nmの第2のPt
膜13を形成した後、第2のPt膜13の上に第1のT
i膜14を堆積する。
Next, reactive sputtering is performed by introducing a discharge gas, for example, a mixed gas of 80 vol% argon gas and 20 vol% oxygen gas into a chamber having a target made of, for example, Pt and a room temperature. . By doing so, Pt atoms are ejected from the target, and the ejected Pt atoms are deposited on the capacitive insulating film 12. At this time, since oxygen in the discharge gas is taken into the film, Pt columnar crystal growth is hindered.
Eventually, spherical Pt crystals having an average particle diameter of 100 nm or less are formed, and oxygen precipitates at the grain boundaries. Thus, the second Pt having a spherical crystal structure with an average particle diameter of 100 nm or less and a thickness of 200 nm is formed on the capacitance insulating film 12.
After forming the film 13, the first Tt film is formed on the second Pt film 13.
An i film 14 is deposited.

【0020】尚、リアクティブスパッタリングの処理条
件としては、室温でなくてもよく、室温から100℃の
温度範囲で行なうことができる。この場合、200℃以
上の温度でリアクティブスパッタリングを行なうと、P
t膜14は、球状結晶構造とならずに柱状結晶構造とな
るので、100℃以下の温度が好ましい。
The processing conditions for the reactive sputtering need not be room temperature, but can be performed in a temperature range from room temperature to 100 ° C. In this case, if reactive sputtering is performed at a temperature of 200 ° C. or more, P
Since the t film 14 does not have a spherical crystal structure but has a columnar crystal structure, the temperature is preferably 100 ° C. or less.

【0021】また、放電ガスとなる、アルゴンガスと酸
素ガスとの混合ガスの混合割合についても、限定されな
いが、酸素ガスの混合比としては、1vol%以上であ
ることが好ましい。
The mixing ratio of the mixed gas of the argon gas and the oxygen gas, which is the discharge gas, is not limited, but the mixing ratio of the oxygen gas is preferably 1 vol% or more.

【0022】次に、図1(b)に示すように、第2のP
t膜13及び第1のTi膜14をパターニングすると、
第2のPt膜13よりなる上部電極13Aが形成され
る。
Next, as shown in FIG. 1B, the second P
When the t film 13 and the first Ti film 14 are patterned,
An upper electrode 13A made of the second Pt film 13 is formed.

【0023】次に、図2に示すように、上部電極13A
の上に、層間絶縁膜となるSiO215を堆積した後、
第1のTi膜14及びSiO2 15に対してエッチング
を行なうことによりコンタクトホールを形成する。その
後、SiO2 15の上に、25nmの膜厚を有する第2
のTi膜16、150nmの膜厚を有する第1のTiN
膜7、800nmの膜厚を有するAl配線膜18及び3
0nmの膜厚を有する第2のTiN膜19を形成する。
Next, as shown in FIG.
After depositing SiO 2 15 as an interlayer insulating film on the
A contact hole is formed by etching the first Ti film 14 and SiO 2 15. Thereafter, a second film having a thickness of 25 nm is formed on the SiO 2 15.
Ti film 16, first TiN having a thickness of 150 nm
Film 7, Al wiring films 18 and 3 having a thickness of 800 nm
A second TiN film 19 having a thickness of 0 nm is formed.

【0024】尚、第1のTi膜14はSiO2 膜15と
上部電極13Aとの密着性を向上させるために形成され
ており、第2のTi膜16は第1のTiN膜17と上部
電極13Aとの密着性を向上させるために形成されてお
り、第1のTiN膜17はAl配線膜18と上部電極1
3Aとのバリア層となり、第2のTiN膜19はAl配
線膜18を形成するためのパターン露光時の反射防止膜
となる。
The first Ti film 14 is formed for improving the adhesion between the SiO 2 film 15 and the upper electrode 13A, and the second Ti film 16 is formed for the first TiN film 17 and the upper electrode 13A. The first TiN film 17 is formed to improve the adhesion to the upper electrode 1A.
3A, and the second TiN film 19 becomes an anti-reflection film at the time of pattern exposure for forming the Al wiring film 18.

【0025】第1の実施形態によると、第2のPt膜1
3よりなる上部電極13Aは、平均粒径が100nm以
下の球状結晶構造を有しているため、後工程において熱
処理を施しても、容量絶縁膜12を構成する強誘電体薄
膜の成分であるBi原子は、上部電極13Aを構成する
球状結晶の界面で拡散が阻止されるので、第1のTi膜
4及び第2のTi膜16に拡散せず、また、第1のTi
膜14及び第2のTi膜16を構成するTi原子は上部
電極13Aの球状結晶の界面で拡散が阻止されるので、
容量絶縁膜12を構成する強誘電体薄膜に拡散しない。
このため、容量絶縁膜12を構成する強誘電体薄膜の組
成が殆ど変化しないので、容量素子の電気特性が劣化し
ない。
According to the first embodiment, the second Pt film 1
The upper electrode 13A made of No. 3 has a spherical crystal structure with an average particle diameter of 100 nm or less. Therefore, even if heat treatment is performed in a later step, Bi which is a component of the ferroelectric thin film forming the capacitance insulating film 12 is formed. Since the diffusion of the atoms is prevented at the interface of the spherical crystal constituting the upper electrode 13A, the atoms do not diffuse into the first Ti film 4 and the second Ti film 16, and the first Ti
Since the diffusion of the Ti atoms constituting the film 14 and the second Ti film 16 is prevented at the interface of the spherical crystal of the upper electrode 13A,
It does not diffuse into the ferroelectric thin film forming the capacitance insulating film 12.
For this reason, the composition of the ferroelectric thin film forming the capacitive insulating film 12 hardly changes, so that the electrical characteristics of the capacitive element do not deteriorate.

【0026】(第2の実施形態)以下、第2の実施形態
に係る容量素子及びその製造方法について図3(a)〜
(c)及び図4を参照しながら説明する。
(Second Embodiment) A capacitor according to a second embodiment and a method of manufacturing the same will now be described with reference to FIGS.
This will be described with reference to (c) and FIG.

【0027】まず、図3(a)に示すように、半導体基
板20の上に、密着層としての第1のTi膜21を堆積
した後、例えばPtよりなるターゲットを有する室温の
チャンバー内に、例えば80vol%のアルゴンガスと
20vol%の酸素ガスとの混合ガスよりなる放電ガス
を導入して、リアクティブスパッタリングを行なう。こ
のようにすると、ターゲットからPt原子が弾き出さ
れ、弾き出されたPt原子はTi膜21の上に堆積され
る。この際、放電ガス中の酸素が膜中に取り込まれるた
め、Ptの柱状結晶成長が妨げられるので、最終的には
平均粒径が100nm以下のPtの球状結晶が形成され
ると共に酸素が粒界に析出する。このようにして、第1
のTi膜21の上に、平均粒径が100nm以下の球状
結晶構造を有する厚さ200nmの下部電極となる第1
のPt膜22を形成する。
First, as shown in FIG. 3A, a first Ti film 21 as an adhesion layer is deposited on a semiconductor substrate 20 and then placed in a chamber at room temperature having a target made of, for example, Pt. For example, reactive sputtering is performed by introducing a discharge gas composed of a mixed gas of 80 vol% argon gas and 20 vol% oxygen gas. By doing so, Pt atoms are ejected from the target, and the ejected Pt atoms are deposited on the Ti film 21. At this time, since oxygen in the discharge gas is taken into the film, the growth of the columnar crystal of Pt is hindered, so that a spherical Pt crystal having an average particle diameter of 100 nm or less is finally formed and oxygen is bound at the grain boundary. Precipitates out. Thus, the first
The first electrode to be a 200-nm-thick lower electrode having a spherical crystal structure with an average grain size of 100 nm or less is formed on the Ti film 21 of FIG.
Of the Pt film 22 is formed.

【0028】尚、リアクティブスパッタリングの処理条
件としては、室温でなくてもよく、室温から100℃の
温度範囲で行なうことができる。この場合、200℃以
上の温度でリアクティブスパッタリングを行なうと、第
1のPt膜22は、球状構造とならずに柱状構造となる
ので、100℃以下の温度が好ましい。
The reactive sputtering may be performed at a temperature in the range of room temperature to 100 ° C., not necessarily room temperature. In this case, if the reactive sputtering is performed at a temperature of 200 ° C. or higher, the first Pt film 22 has a columnar structure instead of a spherical structure. Therefore, the temperature is preferably 100 ° C. or lower.

【0029】また、放電ガスとなる、アルゴンガスと酸
素ガスとの混合ガスの混合割合についても、限定されな
いが、酸素ガスの混合比としては、1vol%以上であ
ることが好ましい。
The mixing ratio of the mixed gas of the argon gas and the oxygen gas serving as the discharge gas is not limited, but the mixing ratio of the oxygen gas is preferably 1 vol% or more.

【0030】その後、第1のPt膜22の上に、ビスマ
ス(Bi)の層状構造を有する強誘電体薄膜よりなる容
量絶縁膜23を形成した後、該容量絶縁膜23の上に、
第2のPt膜24及び第2のTi膜25を順次形成す
る。
Thereafter, a capacitor insulating film 23 made of a ferroelectric thin film having a layered structure of bismuth (Bi) is formed on the first Pt film 22, and then on the capacitor insulating film 23,
A second Pt film 24 and a second Ti film 25 are sequentially formed.

【0031】次に、図3(b)に示すように、第2のP
t膜24及び第2のTi膜25をパターニングすると、
第2のPt膜24よりなる上部電極24Aが形成され
る。
Next, as shown in FIG. 3B, the second P
When the t film 24 and the second Ti film 25 are patterned,
An upper electrode 24A made of the second Pt film 24 is formed.

【0032】次に、図4に示すように、上部電極24A
の上に、層間絶縁膜となるSiO226を堆積した後、
第2のTi膜25及びSiO2 26に対してエッチング
を行なうことによりコンタクトホールを形成する。その
後、SiO2 26の上に、第3のTi膜27、第1のT
iN膜28、Al配線膜29及び第2のTiN膜30を
形成する。
Next, as shown in FIG.
After depositing SiO 2 26 serving as an interlayer insulating film,
A contact hole is formed by etching the second Ti film 25 and SiO 2 26. Then, on the SiO 2 26, the third Ti layer 27, the first T
An iN film 28, an Al wiring film 29, and a second TiN film 30 are formed.

【0033】第2の実施形態によると、下部電極となる
第1のPt膜は、平均粒径が100nm以下の球状結晶
構造を有しているため、後工程において熱処理を施して
も、容量絶縁膜23を構成する強誘電体薄膜の成分であ
るBi原子は下部電極である第1のPt膜22の球状結
晶の界面で拡散が阻止されるので、第1のTi膜21、
第2のTi膜25及び第3のTi膜27に拡散せず、ま
た、第1のTi膜21、第2のTi膜25及び第3のT
i膜27を構成するTi原子は第1のPt膜22の球状
結晶の界面で拡散が阻止されるので、容量絶縁膜23を
構成する強誘電体薄膜に拡散しない。このため、容量絶
縁膜23を構成する強誘電体薄膜の組成が殆ど変化しな
いので、容量素子の電気特性が劣化しない。
According to the second embodiment, the first Pt film serving as the lower electrode has a spherical crystal structure with an average grain size of 100 nm or less. Bi atoms, which are components of the ferroelectric thin film constituting the film 23, are prevented from diffusing at the interface of the spherical crystal of the first Pt film 22, which is the lower electrode, so that the first Ti film 21,
It does not diffuse into the second Ti film 25 and the third Ti film 27, and does not diffuse into the first Ti film 21, the second Ti film 25, and the third T film 25.
Since the diffusion of the Ti atoms constituting the i-film 27 is prevented at the interface between the spherical crystals of the first Pt film 22, the Ti atoms do not diffuse into the ferroelectric thin film constituting the capacitance insulating film 23. For this reason, the composition of the ferroelectric thin film forming the capacitive insulating film 23 hardly changes, so that the electrical characteristics of the capacitive element do not deteriorate.

【0034】尚、第1及び第2の実施形態において、下
部電極及び上部電極を構成する金属膜は、Pt膜に限ら
れず、球状の結晶構造を有する他の金属膜、例えば、周
期表におけるXIII 族に属する元素のうち、4d、5d
の遷移金属である、Ru(ルテニウム)、Rh(ロジウ
ム)、Pd(パラジウム)、Os(オスミニウム)又は
Ir(イリジウム)等の白金族(又はパラジウム族と称
されることもある。)の金属よりなる膜であってもよ
い。その理由は、白金族金属の酸化物は導電性を持って
いるからである。
In the first and second embodiments, the metal film forming the lower electrode and the upper electrode is not limited to the Pt film, but may be another metal film having a spherical crystal structure, for example, XIII in the periodic table. Of the elements belonging to the group, 4d, 5d
From the metals of the platinum group (or sometimes referred to as the palladium group) such as Ru (ruthenium), Rh (rhodium), Pd (palladium), Os (osmium) or Ir (iridium). Film. The reason is that the oxide of the platinum group metal has conductivity.

【0035】また、下部電極及び上部電極となる金属膜
を構成する球状結晶の粒径としては、小さくなるほどB
i原子やTi原子の拡散を阻止する能力は大きくなる
が、抵抗も大きくなる一方、粒径が大きくなるほど抵抗
は小さくなるが、Bi原子やTi原子の拡散を阻止する
能力も小さくなる。このため、金属膜が複数の球状結晶
を上下方向に有する程度の粒径が好ましい。
Further, the smaller the particle size of the spherical crystals constituting the metal films to be the lower electrode and the upper electrode, the smaller the B
The ability to block the diffusion of i atoms and Ti atoms increases, but the resistance also increases. On the other hand, as the particle size increases, the resistance decreases, but the ability to block the diffusion of Bi atoms and Ti atoms also decreases. Therefore, it is preferable that the particle size is such that the metal film has a plurality of spherical crystals in the vertical direction.

【0036】また、容量絶縁膜23としては、強誘電体
薄膜に限られず、高誘電体薄膜でもよく、また、他の金
属酸化物よりなる絶縁膜でもよい。
The capacitor insulating film 23 is not limited to a ferroelectric thin film, but may be a high dielectric thin film or an insulating film made of another metal oxide.

【0037】また、下部電極又は上部電極と接する金属
膜としては、Ti膜に限られず、W(タングステン)
膜、Ta(タンタル)膜、Nb(ニオブ)膜、Ir(イ
リジウム)膜、Ru(ルテニウム)膜、Pd(パラジウ
ム)膜等のように、Al配線膜の密着層として用いら
れ、容量絶縁膜に拡散して該容量絶縁膜の組成を変化さ
せる金属よりなる膜を広く用いることができる。
The metal film in contact with the lower electrode or the upper electrode is not limited to the Ti film, but may be W (tungsten).
Film, Ta (tantalum) film, Nb (niobium) film, Ir (iridium) film, Ru (ruthenium) film, Pd (palladium) film and the like are used as an adhesion layer of an Al wiring film, and are used as a capacitor insulating film. A film made of a metal that diffuses to change the composition of the capacitor insulating film can be widely used.

【0038】[0038]

【発明の効果】本発明の容量素子によると、容量絶縁膜
を構成する成分又は球状結晶構造を有する電極に隣接す
る密着層等の金属膜を構成する成分は、球状結晶構造を
有する電極を構成する結晶同士の粒界により拡散を阻止
されるため、容量絶縁膜の組成が変化し難いので、容量
素子の電気特性の劣化を防止することができる。
According to the capacitive element of the present invention, the component constituting the capacitive insulating film or the component constituting the metal film such as the adhesion layer adjacent to the electrode having the spherical crystal structure constitutes the electrode having the spherical crystal structure. Since the diffusion is prevented by the grain boundaries between the crystals, the composition of the capacitor insulating film is unlikely to change, so that the deterioration of the electrical characteristics of the capacitor can be prevented.

【0039】本発明の容量素子において、容量絶縁膜が
Bi系の強誘電体薄膜であると、熱拡散により組成が変
化し易いBi系の強誘電体薄膜の組成の変化を防止する
ことができる。
In the capacitive element of the present invention, if the capacitive insulating film is a Bi-based ferroelectric thin film, the composition of the Bi-based ferroelectric thin film, whose composition is easily changed by thermal diffusion, can be prevented. .

【0040】また、本発明の容量素子において、金属膜
を構成する金属が耐酸化性の強いPtであっても、不活
性ガスと酸素ガスよりなる放電ガス中に含まれる酸素が
膜中に取り込まれるため、ターゲットから弾き飛ばされ
たPt原子は球状結晶構造を確実に形成するので、容量
絶縁膜の組成変化を確実に防止することができる。
In the capacitive element of the present invention, even if the metal constituting the metal film is Pt having high oxidation resistance, oxygen contained in the discharge gas consisting of the inert gas and the oxygen gas is taken into the film. Therefore, the Pt atoms flipped off from the target reliably form a spherical crystal structure, so that a change in the composition of the capacitor insulating film can be reliably prevented.

【0041】本発明に係る容量素子の製造方法による
と、下部電極形成工程及び上部電極形成工程のうちの少
なくとも1つの工程は、白金族金属よりなるターゲット
を有するチャンバー内に不活性ガスと酸素ガスとの混合
ガスよりなる放電ガスを導入してスパッタリングを行な
うため、白金族金属の原子が球状結晶となるので、白金
族金属の球状結晶構造を有する金属膜を確実に形成する
ことができる。
According to the method of manufacturing a capacitive element according to the present invention, at least one of the lower electrode forming step and the upper electrode forming step includes the step of forming an inert gas and an oxygen gas in a chamber having a target made of a platinum group metal. Since sputtering is performed by introducing a discharge gas composed of a mixed gas of the above, the atoms of the platinum group metal become spherical crystals, so that a metal film having a spherical crystal structure of the platinum group metal can be reliably formed.

【0042】本発明の容量素子の製造方法において、白
金族金属が耐酸化性の強いPtであっても、不活性ガス
と酸素ガスよりなる放電ガス中に含まれる酸素が膜中に
取り込まれるため、ターゲットから弾き飛ばされたPt
原子は球状の結晶構造を確実に形成するので、導線性を
有する白金酸化物の球状結晶構造よりなる金属膜を確実
に形成することができる。
In the method of manufacturing a capacitive element of the present invention, even if the platinum group metal is Pt having high oxidation resistance, oxygen contained in a discharge gas consisting of an inert gas and an oxygen gas is taken into the film. , Pt flicked off the target
Since the atoms surely form a spherical crystal structure, a metal film having a spherical crystal structure of platinum oxide having conductive properties can be surely formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)は本発明の第1の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
FIGS. 1A and 1B are cross-sectional views showing steps of a method for manufacturing a capacitor according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る容量素子の製造
方法の各工程を示す断面図である。
FIG. 2 is a cross-sectional view showing each step of a method for manufacturing a capacitive element according to the first embodiment of the present invention.

【図3】(a)及び(b)は本発明の第2の実施形態に
係る容量素子の製造方法の各工程を示す断面図である。
FIGS. 3A and 3B are cross-sectional views illustrating respective steps of a method for manufacturing a capacitive element according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態に係る容量素子の製造
方法の各工程を示す断面図である。
FIG. 4 is a cross-sectional view showing each step of a method for manufacturing a capacitive element according to a second embodiment of the present invention.

【図5】従来の容量素子を示す断面図である。FIG. 5 is a cross-sectional view showing a conventional capacitive element.

【図6】従来の容量素子の問題点を説明する断面図であ
る。
FIG. 6 is a cross-sectional view illustrating a problem of a conventional capacitive element.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 下部電極 11a TiOx 膜 11b 第1のPt膜 12 容量絶縁膜 13 第2のPt膜 13A 上部電極 14 第1のTi膜 15 SiO2 16 第2のTi膜 17 第1のTiN膜 18 Al配線膜 19 第2のTiN膜 20 半導体基板 21 第1のTi膜 22 第1のPt膜 23 容量絶縁膜 24 第2のPt膜 24A 上部電極 25 第2のTi膜 26 SiO2 27 第3のTi膜 28 第1のTiN膜 29 Al配線膜 30 第2のTiN膜10 semiconductor substrate 11 lower electrode 11a TiO x film 11b first Pt film 12 capacitive insulating film 13 and the second Pt film 13A upper electrode 14 first Ti film 15 SiO 2 16 second Ti film 17 first TiN film Reference Signs List 18 Al wiring film 19 Second TiN film 20 Semiconductor substrate 21 First Ti film 22 First Pt film 23 Capacitive insulating film 24 Second Pt film 24A Upper electrode 25 Second Ti film 26 SiO 2 27 Third Ti film 28 First TiN film 29 Al wiring film 30 Second TiN film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 29/788 29/792 (72)発明者 井筒 康文 大阪府高槻市幸町1番1号 松下電子工業 株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/8247 29/788 29/792 (72) Inventor Yasufumi Izutsu No. 1-1 Kochicho, Takatsuki-shi, Osaka Matsushita Electronics Corporation Inside

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも1つの電
極は、白金族金属の球状結晶構造を有する金属膜よりな
ることを特徴とする容量素子。
1. A capacitive element comprising: a lower electrode; a capacitive insulating film formed on the lower electrode; and an upper electrode formed on the capacitive insulating film, wherein the lower electrode and the upper electrode At least one of the electrodes is made of a metal film having a spherical crystal structure of a platinum group metal.
【請求項2】 前記容量絶縁膜はBi系の強誘電体薄膜
よりなることを特徴とする請求項1に記載の容量素子。
2. The capacitive element according to claim 1, wherein said capacitive insulating film is made of a Bi-based ferroelectric thin film.
【請求項3】 前記金属膜を構成する金属はPtである
ことを特徴とする請求項1に記載の容量素子。
3. The capacitor according to claim 1, wherein the metal forming the metal film is Pt.
【請求項4】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記下部電極形成工程及び上部電極形成工程のうちの少
なくとも1つの工程は、白金族金属よりなるターゲット
を有するチャンバー内に不活性ガスと酸素ガスとの混合
ガスよりなる放電ガスを導入してスパッタリングを行な
うことにより、白金族金属の球状結晶構造を有する金属
膜を形成する工程を含むことを特徴とする容量素子の製
造方法。
4. A lower electrode forming step for forming a lower electrode on the substrate, a capacitive insulating film forming step for forming a capacitive insulating film on the lower electrode, and forming an upper electrode on the capacitive insulating film. A method of manufacturing a capacitive element comprising an upper electrode forming step, wherein at least one of the lower electrode forming step and the upper electrode forming step includes an inert gas in a chamber having a target made of a platinum group metal. A method for producing a capacitive element, comprising: forming a metal film having a spherical crystal structure of a platinum group metal by introducing a discharge gas comprising a mixed gas of oxygen and an oxygen gas to perform sputtering.
【請求項5】 前記白金族金属はPtであることを特徴
とする請求項4に記載の容量素子の製造方法。
5. The method according to claim 4, wherein the platinum group metal is Pt.
JP25043097A 1997-09-16 1997-09-16 Manufacturing method of capacitive element Expired - Fee Related JP3519581B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25043097A JP3519581B2 (en) 1997-09-16 1997-09-16 Manufacturing method of capacitive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25043097A JP3519581B2 (en) 1997-09-16 1997-09-16 Manufacturing method of capacitive element

Publications (2)

Publication Number Publication Date
JPH1197635A true JPH1197635A (en) 1999-04-09
JP3519581B2 JP3519581B2 (en) 2004-04-19

Family

ID=17207772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25043097A Expired - Fee Related JP3519581B2 (en) 1997-09-16 1997-09-16 Manufacturing method of capacitive element

Country Status (1)

Country Link
JP (1) JP3519581B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308284A (en) * 2000-04-20 2001-11-02 Nippon Precision Circuits Inc Ferroelectric storage element and method of manufacturing ferroelectric storage element
JP2002110934A (en) * 2000-09-29 2002-04-12 Fujitsu Ltd Semiconductor device and method of manufacturing the same
KR100676594B1 (en) * 1999-08-18 2007-01-30 마츠시타 덴끼 산교 가부시키가이샤 Manufacturing method of ferroelectric thin film, manufacturing method of ferroelectric capacitor, ferroelectric memory cell and ferroelectric memory
JP2007300002A (en) * 2006-05-01 2007-11-15 Tdk Corp Electronic components
JP2015213230A (en) * 2014-05-02 2015-11-26 セイコーエプソン株式会社 Electronic component, method for manufacturing electronic component, electronic device, and moving object

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676594B1 (en) * 1999-08-18 2007-01-30 마츠시타 덴끼 산교 가부시키가이샤 Manufacturing method of ferroelectric thin film, manufacturing method of ferroelectric capacitor, ferroelectric memory cell and ferroelectric memory
US7220598B1 (en) 1999-08-18 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of making ferroelectric thin film having a randomly oriented layer and spherical crystal conductor structure
JP2001308284A (en) * 2000-04-20 2001-11-02 Nippon Precision Circuits Inc Ferroelectric storage element and method of manufacturing ferroelectric storage element
JP2002110934A (en) * 2000-09-29 2002-04-12 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP2007300002A (en) * 2006-05-01 2007-11-15 Tdk Corp Electronic components
US7973246B2 (en) 2006-05-01 2011-07-05 Tdk Corporation Electronic component
JP2015213230A (en) * 2014-05-02 2015-11-26 セイコーエプソン株式会社 Electronic component, method for manufacturing electronic component, electronic device, and moving object

Also Published As

Publication number Publication date
JP3519581B2 (en) 2004-04-19

Similar Documents

Publication Publication Date Title
US6849891B1 (en) RRAM memory cell electrodes
AU626701B2 (en) Electrodes for electrical ceramic oxide devices
JP3804972B2 (en) Semiconductor device and manufacturing method thereof
US5003428A (en) Electrodes for ceramic oxide capacitors
JP3534983B2 (en) Capacitor of semiconductor device having selective protective film pattern on lower electrode and method of manufacturing the same
EP0618597B1 (en) Lightly donor doped electrodes for high-dielectric-constant materials
JP3896576B2 (en) Nonvolatile memory and manufacturing method thereof
US9397292B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
JPH1056144A (en) Semiconductor memory device having ferroelectric capacitor and method of manufacturing the same
JP2002324894A (en) Semiconductor device and manufacturing method thereof
EP0893832A2 (en) Semiconductor device including a capacitor device and method for fabricating the same
US5909043A (en) Sacrificial oxygen sources to prevent reduction of oxygen containing materials
KR100391987B1 (en) semiconductor devices having ferroelectric material capacitor and method of making the same
KR19990083038A (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
JPH09260603A (en) Thin film capacitor and semiconductor memory device
JP3519581B2 (en) Manufacturing method of capacitive element
US20020008265A1 (en) Methods for producing a structured metal layer
JP2926050B2 (en) Semiconductor device and manufacturing method thereof
KR980012492A (en) Capacitor having ferroelectric film and method of manufacturing the same
JPH10107218A (en) Electrode wiring
JPH11168193A (en) Ferroelectric storage device and manufacture thereof
JPH1197634A (en) Capacity element and its manufacturing method
JP4074734B2 (en) Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees