JPH1197946A - 複数周波数帯域高効率線形電力増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 部品素子数を低減して回路構成を簡素にし、
回路スペースを小さくできる複数周波数帯域高効率線形
電力増幅器を実現する。 【構成】 周波数帯域ＡおよびＢに共通の入力端子１か
らの入力信号は広帯域整合回路２で周波数帯域Ａ，Ｂと
も整合され増幅器３で増幅され、周波数帯域Ａの信号は
周波数帯域選択手段のうち周波数帯域Ａ用の第１の帯域
通過フィルタ４を通過して、周波数帯域Ａ用の第１の出
力整合回路５でインピーダンス整合されて周波数帯域Ａ
用の出力端子６に出力され、他方周波数帯域Ｂの信号は
周波数帯域選択手段のうち周波数帯域Ｂ用の第２の帯域
通過フィルタ７を通過して、周波数帯域Ｂ用の第２の出
力整合回路８でインピーダンス整合されて周波数帯域Ｂ
用の出力端子９に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は２以上の複数の周波
数帯を切り換えて用いることのできる複数周波数帯域高
効率線形電力増幅器に関する。

【０００２】

【従来の技術】複数周波数帯域高効率線形電力増幅器と
しては、図５、図６のブロック図に示した構成のものが
考えられる。図５において、周波数帯域Ａの入力端子５
１にはたとえば９５０ＭＨｚ帯（９４０〜９５６ＭＨ
ｚ）の信号が入力され、整合回路５２でインピーダンス
整合を行い、増幅器５３で増幅した後、整合回路５４で
インピーダンス整合を行い、出力端子５５から周波数帯
域Ａの９４０〜９５６ＭＨｚの信号出力を取り出す。

【０００３】同様に周波数帯域Ｂの入力端子５６にはた
とえば１，９００ＭＨｚ帯（１８９５．１５〜１９１
７．９５ＭＨｚ）の信号が入力され、整合回路５７でイ
ンピーダンス整合を行い、増幅器５８で増幅した後、整
合回路５９でインピーダンス整合を行い出力端子６０か
ら周波数帯域Ｂの１８９５．１５〜１９１７．９５ＭＨ
ｚの信号出力を取り出す。

【０００４】図６は別の回路構成であって、入力端子６
１には帯域Ａすなわち９４０〜９５６ＭＨｚの信号また
は帯域Ｂすなわち１８９５．１５〜１９１７．９５ＭＨ
ｚの信号を入力し、広帯域整合回路６２はこの両周波数
帯域の周波数に対してインピーダンス整合ができるよう
に調整し、広帯域の増幅器６３でこの両周波数帯域を増
幅し、スイッチ回路６４の共通端子６４ａに接続され、
周波数帯域Ａの信号は切り換えられて６４ｂから出力し
て、出力整合回路６５で周波数帯域Ａにおいてインピー
ダンス整合されて出力端子６６より出力し、同様に周波
数帯域Ｂの信号はスイッチ回路６４の他方の切り換え端
子６４ｃから出力して、出力整合回路６７において周波
数帯域Ｂでインピーダンス整合されて出力端子６８より
出力する。

【０００５】

【発明が解決しようとする課題】しかしながら、図５に
示した構成の複数周波数帯域高効率線形電力増幅器にお
いては、周波数帯域Ａと周波数帯域Ｂの両方に同じよう
な構成の回路を必要とし、部品点数も多くなり、かつ占
有スペースも大きなものとなっていた。

【０００６】また、図６に示した構成の複数周波数帯域
高効率線形電力増幅器においては、電子回路を用いてい
るスイッチ回路６４は、制御信号を必要とするなど回路
構成が複雑となる上、通過電力が大きくなると使用素子
の容量も大きなものが必要で、また電力レベルの高い部
分に用いるため損失も大きく電力増幅器の効率が低下す
るという問題点があった。

【０００７】本発明は、部品素子数を低減するととも
に、回路構成を簡素にして、回路スペースを小さくでき
る複数周波数帯域高効率線形電力増幅器を提供すること
を目的とする。

【０００８】

【課題を解決するための手段】この課題を解決するため
に本発明の請求項１の複数周波数帯域高効率線形電力増
幅器は、複数周波数帯域の信号を入力する入力端子に接
続され複数周波数帯域で整合する入力整合手段と、入力
整合手段の出力に接続され入力信号を増幅する増幅手段
と、増幅手段の出力に接続した少なくとも2つの出力端
子を有する周波数帯域選択手段と、周波数帯域選択手段
の出力に応じた少なくとも2つの出力整合手段と、出力
整合手段の他端に応じた少なくとも2つの出力端子を備
えた構成である。

【０００９】この構成において、増幅手段まではすべて
の使用周波数帯域において共通であり、回路素子数を低
減して回路構成を簡単にでき、また制御信号を必要とす
る複数周波数帯域切り換え手段を不要とし、出力整合手
段を各周波数ごとに設けたので、回路性能を最大に保ち
ながら回路素子数を低減し回路構成を簡単にすることが
できる。

【００１０】本発明の請求項２に記載の発明は、請求項
１の発明の構成において、増幅手段の出力を補助整合手
段を介して周波数帯域選択手段に接続し、補助整合手段
は少なくとも2つの出力整合手段と協働して動作周波数
帯域におけるインピーダンス整合を行うように構成した
ものであり、また、請求項3に記載の発明は、請求項2に
記載の発明において、補助整合手段は接地されたキャパ
シタンスまたは低インピーダンス線路であるように構成
したものである。

【００１１】この構成において請求項１の作用効果に加
えて増幅手段の直後に設けた補助整合手段が少なくとも
2つの周波数帯域選択手段を通過した後に設けた少なく
とも2つの出力整合手段の回路素子と協働することによ
って、具体的には共通に用いる補助整合回路のキャパシ
タンスとそれぞれの出力整合手段のインダクタンスとの
組み合わせによりコンデンサを共通化したことによっ
て、さらに回路素子数を低減するとともに、補助整合回
路によってトランジスタの出力インピーダンスを高める
ことができ、トランジスタの出力インピーダンスが低い
ために起きる損失を改善できるように作用することとな
る。

【００１２】本発明の請求項４から１４に記載の発明
は、請求項１から３に記載の発明において周波数帯域選
択手段は異なる通過周波数帯域を有するフィルタの組み
合わせで構成したものである。これらの構成において
は、請求項１から３の作用に加えて周波数帯域選択手段
の構成を異なる通過周波数帯域を有するフィルタで構成
したので、周波数帯域選択手段の損失を改善できるよう
に作用することが期待でき、入力信号の条件が異なる場
合等に対応する汎用性を高められるという利点が生ず
る。

【００１３】請求項１５から２１の構成は、請求項１か
ら１４の構成を同一半導体チップ上に形成する構成を示
したもので、請求項１５の構成は請求項１から１４の構
成をすべて同一半導体チップ上に構成したものである。
これらの構成においては、各部品間の間隔を縮め不要な
インダクタンスやキャパシタンスの発生を防ぎ回路動作
を安定化させ、かつ構成部品数を減少することができ、
特に同一条件の製品を大量に生産する場合に好適であ
る。

【００１４】

【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら説明する。 （実施の形態１）本発明の実施の形態１について、図１
をおよび図２用いて説明する。本発明の実施の形態１の
２周波数帯域高効率線形電力増幅器のブロック図である
図１において、第１の周波数帯域である周波数帯域Ａお
よび第２の周波数帯域である周波数帯域Ｂに共通の入力
端子１は複数周波数で整合する入力整合手段である広帯
域整合回路２の入力に接続され、広帯域整合回路２の出
力は周波数帯域ＡおよびＢを共通に増幅する増幅手段で
ある増幅器３の入力に接続される。増幅器３の出力端子
は周波数帯域選択手段に接続されており、周波数帯域選
択手段の２つの出力端子の一方は、周波数帯域Ａ用の第
１の帯域通過フィルタ４を介して第１の出力整合回路５
に接続され、第１の出力整合回路５の他端は周波数帯域
Ａ用の出力端子６に接続されている。周波数帯域選択手
段の他方の出力端子は、周波数帯域Ｂ用の第２の帯域通
過フィルタ７を介して第２の出力整合回路８に接続さ
れ、第２の出力整合回路８の他端は周波数帯域Ｂ用の出
力端子９に接続されている。

【００１５】このように構成され、つぎにその動作を説
明すると、帯域Ａとしてたとえば従来例と同様に９４０
〜９５６ＭＨｚの信号を、また帯域Ｂとして同様に１８
９５．１５〜１９１７．９５ＭＨｚの信号を扱うものと
する。

【００１６】まず周波数帯域Ａを増幅するとき、入力端
子１から９４０〜９５６ＭＨｚの信号を入力すると、こ
の場合９４０〜１９１７．９５ＭＨｚの周波数範囲に対
してインピーダンス整合可能な広帯域整合回路２によっ
てインピーダンス整合され増幅器３によって増幅され、
その出力は周波数帯域選択手段のうち周波数帯域Ｂ用の
第２の帯域通過フィルタ７で阻止される。その結果、周
波数帯域Ａ用の第１の帯域通過フィルタ４のみを通過し
て、周波数帯域Ａすなわち９４０〜９５６ＭＨｚ用の第
１の出力整合回路５でインピーダンス整合されて周波数
帯域Ａ用の出力端子６に出力される。

【００１７】周波数帯域Ｂを増幅するとき、入力端子１
から１８９５．１５〜１９１７．９５ＭＨｚの信号を入
力すると、この場合９４０〜１９１７．９５ＭＨｚの信
号の周波数範囲に対してインピーダンス整合可能な広帯
域整合回路２によってインピーダンス整合され増幅器３
によって増幅され、その出力は周波数帯域選択手段のう
ち周波数帯域Ａ用の第１の帯域通過フィルタ４で阻止さ
れるため、周波数帯域Ｂ用の第２の帯域通過フィルタ７
のみを通過して、周波数帯域Ｂすなわち１８９５．１５
〜１９１７．９５ＭＨｚ用の第２の出力整合回路８でイ
ンピーダンス整合されて周波数帯域Ｂ用の出力端子９に
出力される。入力端子１に加わる入力信号は周波数帯域
ＡとＢとによってそれぞれ別に発生してもよく、また上
記実施の形態と同様に複数帯域共用にしてもよい。

【００１８】図２に図１のブロック図の具体的な回路図
を示す。図において周波数帯域ＡおよびＢに共通の入力
端子１は結合コンデンサＣ１とコンデンサＣ２の直列回
路に接続され、Ｃ２は接地されＣ１とＣ２の接続点から
コイルＬ１がトランジスタＴＲ１のゲートに接続されて
いる。以下トランジスタにはすべて高周波用のＦＥＴを
用いるものとする。

【００１９】トランジスタＴＲ１は、そのソースが接地
され、ゲートには電圧Ｖｇ１からコンデンサＣ３でバイ
パスされコイルＬ２を介してバイアス電圧が印加され、
ドレインには電圧Ｖｄ１からコンデンサＣ５でバイパス
され負荷のコイルＬ３を介して電圧が印加されて、増幅
器３を構成している。またドレイン−ゲート間にはコン
デンサＣ４、抵抗器Ｒ１によるネガティブフィードバッ
クを行い、入力側のコンデンサＣ２とコイルＬ１による
整合回路のインピーダンス整合の広帯域化と安定化を図
り、両者合わせて広帯域整合回路２を形成している。

【００２０】コイルＬ４からＬ５およびコンデンサＣ７
からＣ８で周波数帯域Ａを通過させる第１の帯域通過フ
ィルタ４を構成しており、コイルＬ８からＬ９およびコ
ンデンサＣ１１からＣ１２で周波数帯域Ｂを通過させる
第２の帯域通過フィルタ７を構成している。

【００２１】第１の帯域通過フィルタ４は周波数帯域Ａ
専用の第１の出力整合回路５を構成するコンデンサＣ９
の一端に接続され、コンデンサＣ９の他端は接地される
とともにコイルＬ７を介して周波数帯域Ａ用の出力端子
６に接続されている。

【００２２】第２の帯域通過フィルタ７は周波数帯域Ｂ
専用の第２の出力整合回路８を構成するコンデンサＣ１
３の一端に接続され、コンデンサＣ１３の他端は接地さ
れるとともにコイルＬ１１を介して周波数帯域Ｂ用の出
力端子９に接続されている。

【００２３】以上のように構成される本発明の動作を次
に説明する。まず、帯域Ａを増幅するとき、入力端子１
から９４０〜９５６ＭＨｚの信号を入力して、ゲート側
のコンデンサＣ２、コイルＬ１による整合回路とトラン
ジスタＴＲ１のドレインからゲートに接続した抵抗器Ｒ
１とコンデンサＣ４によるネガティブフィードバックと
により形成された広帯域整合回路２によって９４０〜１
９１７．９５ＭＨｚの広範囲の周波数範囲に対してイン
ピーダンス整合がなされる。

【００２４】そしてトランジスタＴＲ１により構成され
た増幅器３で増幅され、その出力に対してコイルＬ４、
コンデンサＣ７およびコイルＬ５とコンデンサＣ８の並
列回路との直列回路である第１の帯域通過フィルタ４
は、コイルＬ４とコンデンサＣ７の直列回路が短絡され
て、接地されたコイルＬ５とコンデンサＣ８の並列回路
が開放されるので、周波数帯域Ａの信号は第１の帯域通
過フィルタ４を通過する。他方コイルＬ８、コンデンサ
Ｃ１１およびコイルＬ９とコンデンサＣ１２の並列回路
との直列回路である第２の帯域通過フィルタ７は、コイ
ルＬ８とコンデンサＣ１１の直列回路が開放されて、接
地されたコイルＬ９とコンデンサＣ１２の並列回路が短
絡されるので第２の出力整合回路８への漏洩を接地する
ため、第２の帯域通過フィルタ７は周波数帯域Ａの信号
を阻止する。

【００２５】その結果、出力は、コンデンサＣ９からＣ
１０およびコイルＬ６からＬ７とで構成された周波数帯
域Ａすなわち９４０〜９５６ＭＨｚ用の第１の出力整合
回路５でインピーダンス整合されて周波数帯域Ａ用の出
力端子６に出力される。

【００２６】他方、帯域Ｂを増幅するとき、１８９５．
１５〜１９１７．９５ＭＨｚの信号を入力端子１から入
力すると、コンデンサＣ２、コイルＬ１による整合回路
とトランジスタＴＲ１のドレインからゲートに接続した
抵抗器Ｒ１とコンデンサＣ４によるネガティブフィード
バックとにより形成された広帯域整合回路２によって９
４０〜１９１７．９５ＭＨｚの周波数範囲に対してイン
ピーダンス整合がなされ、トランジスタＴＲ１により構
成された増幅器３で増幅され、その出力に対してコイル
Ｌ８、コンデンサＣ１１およびコイルＬ９とコンデンサ
Ｃ１２の並列回路との直列回路である第２の帯域通過フ
ィルタ７は、コイルＬ８とコンデンサＣ１１の直列回路
は短絡され、接地されたコイルＬ９とコンデンサＣ１２
の並列回路は開放されるので、周波数帯域Ｂの信号は第
２の帯域通過フィルタ７を通過する。コイルＬ４、コン
デンサＣ７およびコイルＬ５とコンデンサＣ８の並列回
路との直列回路である第１の帯域通過フィルタ４は、コ
イルＬ４とコンデンサＣ７の直列回路は開放され、接地
されたコイルＬ５とコンデンサＣ８の並列回路は短絡さ
れるので第１の出力整合回路５への漏洩を接地するた
め、第１の帯域通過フィルタ４は周波数帯域Ａの信号を
阻止する。その出力は、コンデンサＣ１３からＣ１４お
よびコイルＬ１０からＬ１１とで構成された周波数帯域
Ａすなわち１８９５．１５〜１９１７．９５ＭＨｚ用の
第２の出力整合回路８でインピーダンス整合されて周波
数帯域Ｂ用の出力端子９に出力される。

【００２７】各整合回路の整合は、増幅器３の出力イン
ピーダンスと負荷インピーダンスとを整合させる第１の
出力整合回路５と第２の出力整合回路８がそれぞれの周
波数帯域専用であるため、拘束条件が緩和されて設計が
容易になり、増幅器３に対しては利得を大きくすること
に重点をおいて単一の周波数で利得最大となる負荷を実
現するように第１の出力整合回路５と第２の出力整合回
路８を構成することができる。このとき、第１の帯域通
過フィルタ４は周波数帯域Ｂを通過させない周波数帯域
Ｂ阻止フィルタの機能を有することが重要であり、同様
に第２の帯域通過フィルタ７は周波数帯域Ａを通過させ
ない周波数帯域Ａ阻止フィルタの機能を有するものであ
る。これにより周波数帯域Ａは周波数帯域Ｂ用の出力端
子９からは出力されず、周波数帯域Ｂは周波数帯域Ａ用
の出力端子６からは出力されないため、制御信号を必要
とするスイッチ回路を不要とする構造が実現できる。

【００２８】上記の実施形態では２つの周波数帯域の場
合を例示したが、帯域通過フィルタとそれに応じた出力
整合回路を追加することによって３またはそれ以上のｎ
個の複数周波数帯域に用いることができるのは当然であ
り、そうすればさらに素子数の低減の効果を高められる
ものである。 （実施の形態２）つぎに本発明の実施の形態２につい
て、図３および図４を用いて説明する。本発明の実施の
形態２の複数周波数帯域高効率線形電力増幅器のブロッ
ク図である図３において、実施の形態１の図１との差異
は広帯域整合回路２ａの構成を変えたことと、増幅器３
ａの直後に補助整合回路１０を設けたことであり、それ
に対応して各周波数帯域ごとの整合回路５ａ，８ａの構
成も変更している。これによって周波数帯域Ａ、周波数
帯域Ｂそれぞれの出力整合回路５ａ，８ａの整合素子の
一部を補助整合回路１０で共通化して整合素子数の低減
を図っている。この内容の具体的な説明を以下図４の回
路図をもとに説明する。

【００２９】図４において実施形態１の図２と同一機能
の部分には同一符号を付けて説明を省略する。入力端子
１に接続された結合コンデンサＣ１の他端にコイルＬ１
ａとコンデンサＣ２ａが接続され、コンデンサＣ２ａの
他端は接地されコイルＬ１ａの他端にはコイルＬ１ｂと
コンデンサＣ２ｂが接続され、コンデンサＣ２ｂの他端
は接地されコイルＬ１ｂの他端はトランジスタＴＲ１の
ゲートに接続されている。実施の形態１と異なり、コイ
ルＬ１ａ，Ｌ１ｂ、コンデンサＣ２ａ，Ｃ２ｂによって
広帯域整合回路２ａを形成している。実施の形態１の図
２においてはトランジスタＴＲ１にフィードバックを施
して広帯域化と安定化を行ったが、フイードバックを用
いない方が利得は高いが設計が困難となるので利害得失
を考えて選択すればよい。

【００３０】トランジスタＴＲ１のドレインと接地との
間には補助整合手段１０のキャパシタンスとしてのコン
デンサＣ１５が接続されている。第１の帯域通過フィル
タ４の出力端子には単一周波数帯域でインピーダンス整
合を行う出力整合手段のインダクタンスとしてのコイル
Ｌ６ａが接続され、コイルＬ６ａの他端にコイルＬ７ａ
とコンデンサＣ１０ａが接続され、コンデンサＣ１０ａ
の他端は接地されコイルＬ７ａの他端は周波数帯域Ａ用
の出力端子６に接続されている。

【００３１】一方、第２の帯域通過フィルタ７の出力端
子には単一周波数帯域でインピーダンス整合を行う出力
整合手段のインダクタンスとしてのコイルＬ１０ａが接
続され、コイルＬ１０ａの他端にコイルＬ１１ａとコン
デンサＣ１４ａが接続され、コンデンサＣ１４ａの他端
は接地されコイルＬ７ａの他端は周波数帯域Ａ用の出力
端子９に接続されている。コンデンサＣ１５、１０ａと
コイルＬ６ａ、７ａとで周波数帯域Ａ用の出力整合回路
５ａを構成し、コンデンサＣ１５、１４ａとコイルＬ１
０ａ、１１ａとで周波数帯域Ｂ用の出力整合回路８ａを
構成している。コンデンサ１５は二つの整合回路に共通
となっているのでこれを補助整合回路１０としている。
コンデンサＣ１５は両整合回路に共通なため、合わせて
コンデンサを１個低減できることと、この位置にコンデ
ンサＣ１５を配置することによってトランジスタＴＲ１
の出力インピーダンスが低いために起きる損失を改善す
ることができる。

【００３２】またトランジスタＴＲ１のゲートへのバイ
アス電圧は図４のコイルＬ２に代えて抵抗器を通じて引
加しても、高インピーダンスが得られれば差し支えな
い。さらに例示の各種のコイルは周波数が高くなった場
合はマイクロストリップライン等のインダクタンス素子
を用いても良いのはいうまでもない。

【００３３】このように本実施の形態においては、実施
の形態１の作用効果に加えて増幅器３ａの直後に補助整
合回路１０を設け、この補助整合回路１０が複数周波数
帯域選択手段を通過した後に設けた周波数帯域Ａ，Ｂ用
の出力整合回路５ａ，８ａの回路素子、具体的にはコン
デンサを共通化したことによって、回路素子数を低減す
ることができるとともに、増幅器３ａの出力に設けたコ
ンデンサＣ１５によってトランジスタＴＲ１の出力イン
ピーダンスを上昇させるのでトランジスタＴＲ１の出力
インピーダンスが低いために起きる損失を改善できるも
のである。この場合コンデンサＣ１５の代わりに幅の広
い低インピーダンス線路を用いればこの低インピーダン
ス線路はインダクタンスとしてではなくキャパシタンス
として働くのでコンデンサ同様の効果を得ることができ
る。

【００３４】また本実施の形態でも２つの周波数帯域の
場合を例示したが、帯域通過フィルタとそれに応じた出
力整合回路を追加することによって３またはそれ以上の
ｎ個の複数周波数帯域に用いることができるのは当然で
あり、さらに素子数の低減の効果を高められるものであ
る。

【００３５】なお実施の形態１、２とも入力端子１の直
後に設けた広帯域整合回路は利得の損失を無視すれば省
略してもよい。 （実施の形態３）つぎに上記第１および第２の実施形態
の回路を集積回路化する場合について説明する。図１に
おける全ブロックすなわち破線１１に囲まれた部分また
は図３における全ブロックすなわち破線１５に囲まれた
部分を同一半導体チップ上で実現する。このように構成
することによって各部品間の間隔を縮め不要なインダク
タンスやキャパシタンスの発生を防ぎ回路動作を安定化
させ、かつ構成部品数を減少することができ、特に同一
条件の製品を大量に生産する場合に好適である。

【００３６】あるいは、出力端子６，９の外部条件が異
なる場合等に対応するためには終段整合回路５，８を外
付け部品として図１の破線１２に囲まれた範囲、すなわ
ち広帯域整合回路２、増幅器３、第１の帯域通過フィル
タ４、第２の帯域通過フィルタ７を含む部分、または図
３の破線１６に囲まれた範囲、すなわち広帯域整合回路
２ａ、増幅器３ａ、補助整合回路１０、第１の帯域通過
フィルタ４ ，第２の帯域通過フィルタ７を含む部分を
同一半導体チップ上で実現するほうが、生産数量等を勘
案すれば汎用性があり多くの機種に適用する範囲が広が
ることも考えられる。

【００３７】あるいは同様に、図１の破線１３に囲まれ
た範囲、すなわち広帯域整合回路２、増幅器３を含む部
分、または図３の破線１７で囲まれた範囲すなわち広帯
域整合回路２ａ、増幅器３ａ、補助整合回路１０を含む
部分を同一半導体チップ上で実現することによりさらに
汎用性が増し多くの機種に適用する範囲が広がることも
考えられる。

【００３８】さらに図１の破線１４に囲まれた範囲、す
なわち増幅器３、第１の帯域通過フィルタ４、第２の帯
域通過フィルタ７を含む部分、または図３の破線１８で
囲まれた範囲すなわち増幅器３ａ、補助整合回路１０、
第１の帯域通過フィルタ４，第２の帯域通過フィルタ７
を含む部分のみを同一半導体チップ上で実現することも
考えられる。この場合周波数範囲や出力が異なる場合に
も適用でき、また終段増幅器のパワーが大きく発熱によ
る他部品への影響があるような場合にも好適である。

【００３９】なお、ここでは入力端子１と出力端子６、
９との間の各破線で囲まれた部分を同一半導体チップ上
に構成する場合を説明したが、少なくとも上記の範囲を
含み、上記の入力端子１より前段の回路もしくは出力端
子６、９以後の回路を同一半導体チップ上に構成するこ
とは差し支えない。

【００４０】また、本発明における周波数帯域選択手段
は、上述の異なる通過周波数帯域を有する帯域通過フィ
ルタである必要はなく、次に示すような例も可能であ
る。

【００４１】すなわち、周波数帯域選択手段が、異なる
通過周波数帯域を有する、低域通過フィルタと帯域通過
フィルタとの組み合わせ、異なる通過周波数帯域を有す
る、低域通過フィルタと高域通過フィルタとの組み合わ
せ、異なる通過周波数帯域を有する、低域通過フィルタ
と帯域阻止フィルタとの組み合わせ、異なる通過周波数
帯域を有する、帯域通過フィルタと高域通過フィルタと
の組み合わせ、異なる通過周波数帯域を有する、帯域通
過フィルタと帯域阻止フィルタとの組み合わせ、異なる
通過周波数帯域を有する、帯域阻止フィルタと高域通過
フィルタとの組み合わせ、異なる通過周波数帯域を有す
る、帯域阻止フィルタ、異なる通過周波数帯域を有す
る、低域通過フィルタ、帯域通過フィルタおよび高域通
過フィルタとの組み合わせ、異なる通過周波数帯域を有
する、低域通過フィルタ、帯域通過フィルタおよび帯域
阻止フィルタとの組み合わせ、あるいは、異なる通過周
波数帯域を有する、帯域阻止フィルタ、帯域通過フィル
タおよび高域通過フィルタとの組み合わせ等であっても
よい。

【００４２】なお例示した個数や周波数等の数値は一例
であり、この値に限定されるものではない。また以上各
実施の形態における回路構成の細部は任意に変更または
同様な機能の他の回路で置き換えることができ、特許請
求の範囲内での細部の変更は可能であり、例示の回路構
成に限定されるものではない。

【００４３】

【発明の効果】以上説明したように本発明の複数周波数
帯域高効率線形電力増幅器の請求項１の構成によれば、
増幅手段まではすべての使用周波数帯域において共通で
あり、また制御信号を必要とする複数周波数帯域切り換
え手段を不要とするので、回路素子数を低減して回路構
成を簡単にできる。さらに負荷インピーダンスの不整合
があると損失が大きくなり線形性が悪化して不要輻射の
増大につながる高いレベルでの出力整合手段は各周波数
帯域ごとに設けたので、回路性能を最大に保ちながら回
路素子数を低減し回路構成を簡単にすることができる。

【００４４】また請求項２および３の構成によれば、請
求項１の構成がもたらす効果に加えて増幅手段の直後に
設けた補助整合手段が複数個の周波数帯域選択手段を通
過した後に設けた出力整合手段と協働することによっ
て、具体的には共通に用いる補助整合回路のキャパシタ
ンスまたは低インピーダンス線路と出力整合手段のイン
ダクタンスとの組み合わせによりキャパシタンスを共通
化したことによって、さらに回路素子数を低減するとと
もに、補助整合回路のキャパシタンスによってトランジ
スタの出力インピーダンスを高めることができトランジ
スタの出力インピーダンスが低いために起きる損失を改
善できる。さらに請求項４から１４の構成によれば、請
求項１から３の作用に加えて周波数帯域選択手段の構成
を異なる通過周波数帯域を有するフィルタで構成したの
で、周波数帯域選択手段の損失を改善できるように作用
することが期待でき、入力信号の条件が異なる場合等に
対応する汎用性を高められるという利点が生ずる。

【００４５】請求項１５から２１の構成により本発明の
構成要素を全部または部分的に同一半導体チップ上に一
体化すれば、各部品間の間隔を縮め不要なインダクタン
スやキャパシタンスの発生を防ぎ回路動作を安定化さ
せ、かつ構成部品数を減少することができ、また負荷イ
ンピーダンスや周波数範囲その他の変化に対応して半導
体チップ上の構成要素の範囲を変えて対応することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の複数周波数帯域高効率
線形電力増幅器のブロック図

【図２】同実施の形態１の具体的な回路図

【図３】本発明の実施の形態２の複数周波数帯域高効率
線形電力増幅器のブロック図

【図４】同実施の形態２の具体的な回路図

【図５】従来の複数周波数帯域高効率線形電力増幅器の
ブロック図

【図６】他の従来の複数周波数帯域高効率線形電力増幅
器のブロック図

【符号の説明】

１ 入力端子 ２ 広帯域整合回路（入力整合手段） ３ 増幅器（増幅手段） ４，７ 周波数帯域選択回路（周波数帯域選択手段） ５，８ 出力整合回路（出力整合手段） ６，９ 出力端子 １０ 補助整合回路（補助整合手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 幹治 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 (72)発明者 森永 洋一 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内

Claims (21)

【特許請求の範囲】
1. 【請求項１】複数周波数帯域の信号を入力する入力端子
   と、 前記入力端子に接続され、信号を複数周波数帯域で整合
   する入力整合手段と、前記入力整合手段に接続された増
   幅手段と、 前記増幅手段の出力に接続され、少なくとも２つの出力
   端子を有し、周波数帯域を選択できる周波数帯域選択手
   段と、 前記周波数帯域選択手段の各出力端子に接続された出力
   整合手段と、 前記出力整合手段に接続された出力端子とを備えたこと
   を特徴とする複数周波数帯域高効率線形電力増幅器。
2. 【請求項２】 増幅手段の出力が補助整合手段を介して
   前記周波数帯域選択手段に接続され、前記補助整合手段
   は少なくとも２つの前記出力整合手段と協働して動作周
   波数帯域におけるインピーダンス整合を行うことを特徴
   とする請求項１に記載の複数周波数帯域高効率線形電力
   増幅器。
3. 【請求項３】 補助整合手段は接地されたキャパシタン
   スまたは低インピーダンス線路であることを特徴とする
   請求項２に記載の複数周波数帯域高効率線形電力増幅
   器。
4. 【請求項４】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する帯域通過フィルタであることを特徴とす
   る請求項１から３のいずれかに記載の複数周波数帯域高
   効率線形電力増幅器。
5. 【請求項５】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する、低域通過フィルタと帯域通過フィルタ
   との組み合わせであることを特徴とする請求項１から３
   のいずれかに記載の複数周波数帯域高効率線形電力増幅
   器。
6. 【請求項６】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する、低域通過フィルタと高域通過フィルタ
   との組み合わせであることを特徴とする請求項１から３
   のいずれかに記載の複数周波数帯域高効率線形電力増幅
   器。
7. 【請求項７】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する、低域通過フィルタと帯域阻止フィルタ
   との組み合わせであることを特徴とする請求項１から３
   のいずれかに記載の複数周波数帯域高効率線形電力増幅
   器。
8. 【請求項８】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する、帯域通過フィルタと高域通過フィルタ
   との組み合わせであることを特徴とする請求項１から３
   のいずれかに記載の複数周波数帯域高効率線形電力増幅
   器。
9. 【請求項９】 周波数帯域選択手段が、異なる通過周波
   数帯域を有する、帯域通過フィルタと帯域阻止フィルタ
   との組み合わせであることを特徴とする請求項１から３
   のいずれかに記載の複数周波数帯域高効率線形電力増幅
   器。
10. 【請求項１０】 周波数帯域選択手段が、異なる通過周
    波数帯域を有する、帯域阻止フィルタと高域通過フィル
    タとの組み合わせであることを特徴とする請求項１から
    ３のいずれかに記載の複数周波数帯域高効率線形電力増
    幅器。
11. 【請求項１１】 周波数帯域選択手段が、異なる通過周
    波数帯域を有する、帯域阻止フィルタであることを特徴
    とする請求項１から３のいずれかに記載の複数周波数帯
    域高効率線形電力増幅器。
12. 【請求項１２】 周波数帯域選択手段が、異なる通過周
    波数帯域を有する、低域通過フィルタ、帯域通過フィル
    タおよび高域通過フィルタとの組み合わせであることを
    特徴とする請求項１から３のいずれかに記載の複数周波
    数帯域高効率線形電力増幅器。
13. 【請求項１３】 周波数帯域選択手段が、異なる通過周
    波数帯域を有する、低域通過フィルタ、帯域通過フィル
    タおよび帯域阻止フィルタとの組み合わせであることを
    特徴とする請求項１から３のいずれかに記載の複数周波
    数帯域高効率線形電力増幅器。
14. 【請求項１４】 周波数帯域選択手段が、異なる通過周
    波数帯域を有する、帯域阻止フィルタ、帯域通過フィル
    タおよび高域通過フィルタとの組み合わせであることを
    特徴とする請求項１から３のいずれかに記載の複数周波
    数帯域高効率線形電力増幅器。
15. 【請求項１５】 全構成要素が同一半導体チップ上に構
    成されていることを特徴とする請求項１から１４のいず
    れかに記載の複数周波数帯域高効率線形電力増幅器。
16. 【請求項１６】 少なくとも入力整合手段および増幅手
    段が同一半導体チップ上に構成されていることを特徴と
    する請求項１または４から１４のいずれかに記載の複数
    周波数帯域高効率線形電力増幅器。
17. 【請求項１７】 少なくとも入力整合手段、増幅手段お
    よび補助整合手段が同一半導体チップ上に構成されてい
    ることを特徴とする請求項２から１４のいずれかに記載
    の複数周波数帯域高効率線形電力増幅器。
18. 【請求項１８】 少なくとも入力整合手段、増幅手段お
    よび複数個の周波数帯域選択手段が同一半導体チップ上
    に構成されていることを特徴とする請求項１または４か
    ら１４のいずれかに記載の複数周波数帯域高効率線形電
    力増幅器。
19. 【請求項１９】 少なくとも入力整合手段、増幅手段、
    補助整合手段および複数個の周波数帯域選択手段が同一
    半導体チップ上に構成されていることを特徴とする請求
    項２から１４のいずれかに記載の複数周波数帯域高効率
    線形電力増幅器。
20. 【請求項２０】 少なくとも増幅手段および複数個の周
    波数帯域選択手段が同一半導体チップ上に構成されてい
    ることを特徴とする請求項１または４から１４のいずれ
    かに記載の複数周波数帯域高効率線形電力増幅器。
21. 【請求項２１】 少なくとも増幅手段、補助整合手段お
    よび複数個の周波数帯域選択手段が同一半導体チップ上
    に構成されていることを特徴とする請求項２から１４の
    いずれかに記載の複数周波数帯域高効率線形電力増幅
    器。