JPH1198841A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH1198841A JPH1198841A JP27041197A JP27041197A JPH1198841A JP H1198841 A JPH1198841 A JP H1198841A JP 27041197 A JP27041197 A JP 27041197A JP 27041197 A JP27041197 A JP 27041197A JP H1198841 A JPH1198841 A JP H1198841A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier circuit
- absolute value
- voltage
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000009499 grossing Methods 0.000 claims abstract description 21
- 230000008878 coupling Effects 0.000 claims abstract description 15
- 238000010168 coupling process Methods 0.000 claims abstract description 15
- 238000005859 coupling reaction Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000004907 flux Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 入力電圧と入力電流とを同じ波形にすること
により力率を改善し、電源トランスに高調波が入らず、
しかも平滑回路に大きな容量のコンデンサが不要である
整流回路を提供することにある。 【解決手段】 アナログ・スイッチ12、14をオン・
オフすることにより、交流を整流し、最大値がVi で平
均値が(2/π)Vi の絶対値整流を出力する絶対値整流
回路1と、絶対値整流から直流分をカットすると共に、
巻数比が1:1であって、結合係数kが1であるリップ
ル・キャンセル・チョーク17により交流分を打ち消す
ことにより、平均値(2/π)Vi レベルの直流電圧を出
力する平滑回路2から成る。
により力率を改善し、電源トランスに高調波が入らず、
しかも平滑回路に大きな容量のコンデンサが不要である
整流回路を提供することにある。 【解決手段】 アナログ・スイッチ12、14をオン・
オフすることにより、交流を整流し、最大値がVi で平
均値が(2/π)Vi の絶対値整流を出力する絶対値整流
回路1と、絶対値整流から直流分をカットすると共に、
巻数比が1:1であって、結合係数kが1であるリップ
ル・キャンセル・チョーク17により交流分を打ち消す
ことにより、平均値(2/π)Vi レベルの直流電圧を出
力する平滑回路2から成る。
Description
【0001】
【発明の属する技術分野】本発明は整流回路、特にアナ
ログ・スイッチにより構成された絶対値整流回路に、リ
ップル・キャンセル・チョークにより構成された平滑回
路を接続した整流回路に関する。
ログ・スイッチにより構成された絶対値整流回路に、リ
ップル・キャンセル・チョークにより構成された平滑回
路を接続した整流回路に関する。
【0002】
【従来の技術】従来の整流回路は、例えば図6(A)に
示す構成を有し、センタ・タップ付きの電源トランス5
1の一次側に、交流電源50を、二次側に、ダイオード
52と53から成る整流回路を接続し、更にコンデンサ
54を有するコンデンサ入力型の平滑回路を接続してあ
る。
示す構成を有し、センタ・タップ付きの電源トランス5
1の一次側に、交流電源50を、二次側に、ダイオード
52と53から成る整流回路を接続し、更にコンデンサ
54を有するコンデンサ入力型の平滑回路を接続してあ
る。
【0003】この構成により、上記電源トランス51の
二次側に現れる入力電圧を(図7(a))、ダイオード
52と53により整流し、得られた整流電圧(図7
(c))のピーク値に等しい電圧により、上記平滑回路
を構成するコンデンサ54を充電する。
二次側に現れる入力電圧を(図7(a))、ダイオード
52と53により整流し、得られた整流電圧(図7
(c))のピーク値に等しい電圧により、上記平滑回路
を構成するコンデンサ54を充電する。
【0004】そして、コンデンサ54の充電電荷を徐々
に負荷抵抗55に供給することにより、平滑化された出
力電圧が(図7(e))得られるようになっている。
に負荷抵抗55に供給することにより、平滑化された出
力電圧が(図7(e))得られるようになっている。
【0005】
【発明が解決しようとする課題】ところが、上記図6
(A)に示す整流回路は、その動作現象を考慮すれば、
図7(B)に示すように、アナログ・スイッチ60と6
1、及びコンパレータ62と63により表すことができ
る。
(A)に示す整流回路は、その動作現象を考慮すれば、
図7(B)に示すように、アナログ・スイッチ60と6
1、及びコンパレータ62と63により表すことができ
る。
【0006】この図7(B)に示す回路によれば、整流
素子に流れる電流(入力電流)は、入力電圧Vi >出力
電圧VO の条件が成立したときに生じ、しかもコンデン
サ54の容量CL と負荷抵抗55の抵抗値RL に大きく
影響される。
素子に流れる電流(入力電流)は、入力電圧Vi >出力
電圧VO の条件が成立したときに生じ、しかもコンデン
サ54の容量CL と負荷抵抗55の抵抗値RL に大きく
影響される。
【0007】即ち、出力電圧を平滑化するためには、よ
く知られているように、コンデンサ54の容量CL を大
きくする必要があり、図7(e)に示すように、容量が
CL=O、CL =中、CL =大と増加するに従って、リ
ップル電圧は減少する。
く知られているように、コンデンサ54の容量CL を大
きくする必要があり、図7(e)に示すように、容量が
CL=O、CL =中、CL =大と増加するに従って、リ
ップル電圧は減少する。
【0008】しかし、コンデンサ54の容量CL を大き
くすると、図7(b)に示すように、入力電流の位相が
進み、入力電圧(図7(a))と同じ波形とはならず力
率が極めて低下し、しかも導通期間が狭くなる。
くすると、図7(b)に示すように、入力電流の位相が
進み、入力電圧(図7(a))と同じ波形とはならず力
率が極めて低下し、しかも導通期間が狭くなる。
【0009】その結果、入力電流は、波高率(最大値/
実効値)が高くなって、ひずみ波の波形が先鋭となり、
電源側への負担が大きくなる。また、入力電流は(図7
(b))、低いデューティ比(パルス幅/周期)のパル
ス波になり、高調波を多く発生する。このため、従来の
整流回路を(図6(A))大型の電力装置や精密機器に
使用した場合には、電源ハム(高調波ノイズ)が問題と
なる。
実効値)が高くなって、ひずみ波の波形が先鋭となり、
電源側への負担が大きくなる。また、入力電流は(図7
(b))、低いデューティ比(パルス幅/周期)のパル
ス波になり、高調波を多く発生する。このため、従来の
整流回路を(図6(A))大型の電力装置や精密機器に
使用した場合には、電源ハム(高調波ノイズ)が問題と
なる。
【0010】この問題を解決するために、図8(A)に
示すように、電源トランス71の一次側に、交流電源7
0を、二次側に、ダイオード72と73から成る整流回
路を接続し、更にリップル・キャンセル・チョーク74
とコンデンサ75を有するチョーク入力型の平滑回路を
接続した整流回路が提案された。
示すように、電源トランス71の一次側に、交流電源7
0を、二次側に、ダイオード72と73から成る整流回
路を接続し、更にリップル・キャンセル・チョーク74
とコンデンサ75を有するチョーク入力型の平滑回路を
接続した整流回路が提案された。
【0011】しかし、この整流回路では、電源トランス
71の二次側に現れる入力電圧(図9(a))に対し
て、入力電流は(図9(b))、その位相が遅れると共
に、矩形波になり、しかも、ダイオード72又は73の
オフ時に、図8(A)の接続点77の整流電圧Vi (図
9(c))側のインピーダンスが上がり、且つリップル
・キャンセル・チョーク74からのエネルギ放出が加わ
る。
71の二次側に現れる入力電圧(図9(a))に対し
て、入力電流は(図9(b))、その位相が遅れると共
に、矩形波になり、しかも、ダイオード72又は73の
オフ時に、図8(A)の接続点77の整流電圧Vi (図
9(c))側のインピーダンスが上がり、且つリップル
・キャンセル・チョーク74からのエネルギ放出が加わ
る。
【0012】この動作を考慮すれば、図8(A)の回路
は、図8(B)に示すように、整流電圧(図9(c))
を出力する電源80と、オン状態のダイオード81と、
オフ状態のダイオード82と、チョーク83と、負荷抵
抗76から成る回路に変換することができる。
は、図8(B)に示すように、整流電圧(図9(c))
を出力する電源80と、オン状態のダイオード81と、
オフ状態のダイオード82と、チョーク83と、負荷抵
抗76から成る回路に変換することができる。
【0013】この図8(B)の回路においては、よく知
られているように、チョーク83に蓄えられるエネルギ
と、放出されるエネルギが不平衡であり、チョーク83
を入れるだけで、オフ状態にあるダイオード81又は8
2のために直流が発生する(図9(b)、図9
(d))。
られているように、チョーク83に蓄えられるエネルギ
と、放出されるエネルギが不平衡であり、チョーク83
を入れるだけで、オフ状態にあるダイオード81又は8
2のために直流が発生する(図9(b)、図9
(d))。
【0014】従って、整流電圧(図9(c))と同じ整
流電流の絶対値波形を維持するのが極めて難しく、図8
(A)に示す整流回路は、実用的ではない。
流電流の絶対値波形を維持するのが極めて難しく、図8
(A)に示す整流回路は、実用的ではない。
【0015】本発明の目的は、入力電圧と入力電流とを
同じ波形にすることにより力率を改善し、電源トランス
に高調波が入らず、しかも平滑回路に大きな容量のコン
デンサが不要である整流回路を提供することにある。
同じ波形にすることにより力率を改善し、電源トランス
に高調波が入らず、しかも平滑回路に大きな容量のコン
デンサが不要である整流回路を提供することにある。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、本願の発明者は、整流回路の出力電圧の絶対値波形
を(図2(f))維持するためには、整流回路を従来の
ように(図6(A)、図8(A))ダイオードでは構成
できないことに着眼し、図1に示すように、交流を全波
整流した絶対値整流(図1、図2(c))を得るための
絶対値整流回路1を設け、この絶対値整流回路1を、ア
ナログ・スイッチ12、14により構成すると共に、平
滑回路2を、1:1の巻数比を有するリップル・キャン
セル・チョーク17により構成することにした。
に、本願の発明者は、整流回路の出力電圧の絶対値波形
を(図2(f))維持するためには、整流回路を従来の
ように(図6(A)、図8(A))ダイオードでは構成
できないことに着眼し、図1に示すように、交流を全波
整流した絶対値整流(図1、図2(c))を得るための
絶対値整流回路1を設け、この絶対値整流回路1を、ア
ナログ・スイッチ12、14により構成すると共に、平
滑回路2を、1:1の巻数比を有するリップル・キャン
セル・チョーク17により構成することにした。
【0017】この場合、リップル・キャンセル・チョー
ク17を構成する2つチョークの磁束の漏れがなく交流
分を完全に打ち消し合うように(図2(e))、結合係
数k=1が望ましい。
ク17を構成する2つチョークの磁束の漏れがなく交流
分を完全に打ち消し合うように(図2(e))、結合係
数k=1が望ましい。
【0018】しかし、このリップル・キャンセル・チョ
ーク17には、直流飽和防止のためにギャップを入れ、
また結合係数k<1であれば、平滑コンデンサ19を接
続する(図1)。
ーク17には、直流飽和防止のためにギャップを入れ、
また結合係数k<1であれば、平滑コンデンサ19を接
続する(図1)。
【0019】この考えに基づいて、電源トランス11の
一次側に接続され、電圧の最大値がVi の交流電源10
と、電源トランス11の二次側に接続され、アナログ・
スイッチ12、14をオン・オフすることにより、最大
値がVi で平均値が(2/π)Vi の絶対値整流を出力す
る絶対値整流回路1と、絶対値整流回路1の出力側に接
続され、上記絶対値整流から直流分をカットすると共
に、巻数比が1:1であって、結合係数kが1であるリ
ップル・キャンセル・チョーク17により交流分を打ち
消すことにより、平均値(2/π)Vi レベルの直流電圧
を出力する平滑回路2から成ることを特徴とする整流回
路という技術的手段が講じられた。
一次側に接続され、電圧の最大値がVi の交流電源10
と、電源トランス11の二次側に接続され、アナログ・
スイッチ12、14をオン・オフすることにより、最大
値がVi で平均値が(2/π)Vi の絶対値整流を出力す
る絶対値整流回路1と、絶対値整流回路1の出力側に接
続され、上記絶対値整流から直流分をカットすると共
に、巻数比が1:1であって、結合係数kが1であるリ
ップル・キャンセル・チョーク17により交流分を打ち
消すことにより、平均値(2/π)Vi レベルの直流電圧
を出力する平滑回路2から成ることを特徴とする整流回
路という技術的手段が講じられた。
【0020】
【発明の実施の形態】以下、本発明を実施の形態により
添付図面を参照して説明する。図1は本発明の構成を示
す図である。
添付図面を参照して説明する。図1は本発明の構成を示
す図である。
【0021】A.構成 図1に示す整流回路は、電源トランス11の一次側に交
流電源10を、二次側に絶対値整流回路1をそれぞれ接
続し、更に絶対値整流回路1に平滑回路2を、平滑回路
2に負荷抵抗20をそれぞれ接続した構成を有する。
流電源10を、二次側に絶対値整流回路1をそれぞれ接
続し、更に絶対値整流回路1に平滑回路2を、平滑回路
2に負荷抵抗20をそれぞれ接続した構成を有する。
【0022】電源トランス11の二次側の巻線は、図示
するように、コイル11Aと、コイル11Bにより構成
されている。
するように、コイル11Aと、コイル11Bにより構成
されている。
【0023】コイル11Aは、センタ・タップ付きコイ
ルであって、その中点を対称として、単相交流電源10
の電圧波形と同じ大きさの電圧波形(図2(a))が現
れる。そして、このコイル11Aに現れた電圧が、上記
絶対値整流回路1の入力電圧となる。
ルであって、その中点を対称として、単相交流電源10
の電圧波形と同じ大きさの電圧波形(図2(a))が現
れる。そして、このコイル11Aに現れた電圧が、上記
絶対値整流回路1の入力電圧となる。
【0024】上記コイル11Aには、アナログ・スイッ
チ12、14が接続され、アナログ・スイッチ12はド
ライバ13により、アナログ・スイッチ14はドライバ
15によりそれぞれ動作する。
チ12、14が接続され、アナログ・スイッチ12はド
ライバ13により、アナログ・スイッチ14はドライバ
15によりそれぞれ動作する。
【0025】また、コイル11Bには、コンパレータ1
6が接続され、このコンパレータ16は、前記アナログ
・スイッチ12、14に接続されている。
6が接続され、このコンパレータ16は、前記アナログ
・スイッチ12、14に接続されている。
【0026】この構成により、例えば絶対値整流回路1
の入力電圧の極性が正の場合には(図2(a))、ドラ
イバ13によりアナログ・スイッチ12がオンし、絶対
値整流回路1の入力電圧の極性が負の場合には(図2
(a))、ドライバ15によりアナログ・スイッチ14
がオンすることにより、最大値がVi で平均値が(2/
π)Vi の絶対値整流が得られるようになっている(図
2(c))。
の入力電圧の極性が正の場合には(図2(a))、ドラ
イバ13によりアナログ・スイッチ12がオンし、絶対
値整流回路1の入力電圧の極性が負の場合には(図2
(a))、ドライバ15によりアナログ・スイッチ14
がオンすることにより、最大値がVi で平均値が(2/
π)Vi の絶対値整流が得られるようになっている(図
2(c))。
【0027】上記絶対値整流回路1の出力側には、平滑
回路2が接続され、平滑回路2は、リップル・キャンセ
ル・チョーク17と直流カット用コンデンサ18により
構成されている。
回路2が接続され、平滑回路2は、リップル・キャンセ
ル・チョーク17と直流カット用コンデンサ18により
構成されている。
【0028】このリップル・キャンセル・チョーク17
は、2つのコイル17Aと17Bにより構成され、各コ
イルの巻数比は、1:1である。
は、2つのコイル17Aと17Bにより構成され、各コ
イルの巻数比は、1:1である。
【0029】またリップル・キャンセル・チョーク17
のコイル17Aと17Bにより構成される誘導回路の結
合係数kは、1が好ましく、コイルの磁束の漏れがなく
交流分を完全に打ち消し合うようにする(図2
(e))。
のコイル17Aと17Bにより構成される誘導回路の結
合係数kは、1が好ましく、コイルの磁束の漏れがなく
交流分を完全に打ち消し合うようにする(図2
(e))。
【0030】しかし、このリップル・キャンセル・チョ
ーク17には、直流飽和防止のためにギャップを入れ、
また結合係数k<1であれば、平滑コンデンサ19を接
続する(図1)。
ーク17には、直流飽和防止のためにギャップを入れ、
また結合係数k<1であれば、平滑コンデンサ19を接
続する(図1)。
【0031】即ち、リップル・キャンセル・チョーク1
7の結合係数k<1、例えばk=0.7の場合には、絶
対値整流回路1の入力電圧が正弦波の場合でも(図3
(a))、また三角波の場合でも(図4(a))、交流
分が完全には打ち消されずに出力電圧に僅かなリップル
が現れる(図3(f)、図4(f))。
7の結合係数k<1、例えばk=0.7の場合には、絶
対値整流回路1の入力電圧が正弦波の場合でも(図3
(a))、また三角波の場合でも(図4(a))、交流
分が完全には打ち消されずに出力電圧に僅かなリップル
が現れる(図3(f)、図4(f))。
【0032】従って、この出力電圧に現れるリップルを
無くし完全な直流電圧を得るためには(図2(f))、
上記平滑コンデンサ19を接続する必要がある(図
1)。
無くし完全な直流電圧を得るためには(図2(f))、
上記平滑コンデンサ19を接続する必要がある(図
1)。
【0033】B.動作 以下、上記構成を有する本発明の整流回路の動作を説明
する。先ず、電源トランス11の一次側に、交流電源1
0の正弦波交流を印加すると、電源トランス11の二次
側のコイル11Aには、図2(a)に示すように、交流
電源10の電圧波形と同じ大きさの電圧波形が現れ、こ
れが絶対値整流回路1の入力電圧となる。
する。先ず、電源トランス11の一次側に、交流電源1
0の正弦波交流を印加すると、電源トランス11の二次
側のコイル11Aには、図2(a)に示すように、交流
電源10の電圧波形と同じ大きさの電圧波形が現れ、こ
れが絶対値整流回路1の入力電圧となる。
【0034】また、このときコイル11Aを流れる入力
電流は、図2(b)に示すように、入力電圧(図2
(a))に対して同波形・同位相であり、力率は100
%となる。
電流は、図2(b)に示すように、入力電圧(図2
(a))に対して同波形・同位相であり、力率は100
%となる。
【0035】即ち、この実施形態で使用しているリップ
ル・キャンセル・チョーク17の巻数比は1:1で、結
合係数kは1であり、磁束の漏れがないため、平滑コン
デンサ19は不要である。また、絶対値整流回路1に、
ダイオードは使用していない。
ル・キャンセル・チョーク17の巻数比は1:1で、結
合係数kは1であり、磁束の漏れがないため、平滑コン
デンサ19は不要である。また、絶対値整流回路1に、
ダイオードは使用していない。
【0036】従って、従来のように入力電流の位相が進
んだり、遅れたり、また入力電流がパルス波となる
((図7(b)、図9(b))ことはなく、入力電圧と
同波形・同位相であって、力率は100%となる。
んだり、遅れたり、また入力電流がパルス波となる
((図7(b)、図9(b))ことはなく、入力電圧と
同波形・同位相であって、力率は100%となる。
【0037】次に、この入力電圧(図2(a))の極性
が正の場合には、ドライバ13によりアナログ・スイッ
チ12がオンし、入力電圧の極性が負の場合には、ドラ
イバ15によりアナログ・スイッチ14がオンすること
により、電圧の最大値がViで平均値が(2/π)Vi
の絶対値整流が得られる(図1、図2(c))。
が正の場合には、ドライバ13によりアナログ・スイッ
チ12がオンし、入力電圧の極性が負の場合には、ドラ
イバ15によりアナログ・スイッチ14がオンすること
により、電圧の最大値がViで平均値が(2/π)Vi
の絶対値整流が得られる(図1、図2(c))。
【0038】従って、この絶対値整流(図1、図2
(c))の平均値(2/π)Vi を中心として、平滑回
路2を構成する直流カット用コンデンサ18により、直
流分をカットする(図1、図2(d))と共に、リップ
ル・キャンセル・チョーク17により、交流分を完全に
打ち消せば(図1、図2(e))、負荷抵抗20には、
上記平均値(2/π)Vi レベルの出力電圧VO が現れ
る(図1、図2(f))。
(c))の平均値(2/π)Vi を中心として、平滑回
路2を構成する直流カット用コンデンサ18により、直
流分をカットする(図1、図2(d))と共に、リップ
ル・キャンセル・チョーク17により、交流分を完全に
打ち消せば(図1、図2(e))、負荷抵抗20には、
上記平均値(2/π)Vi レベルの出力電圧VO が現れ
る(図1、図2(f))。
【0039】この場合、本発明の構成によれば、リップ
ル・キャンセル・チョーク17の2つのコイル17Aと
17Bの巻数比が1:1であり、且つ結合係数kが1で
あることから、磁束の漏れがなく、リップルは完全に除
去される(図1、図2(f))。このため、容量CL が
大きな平滑コンデンサ19が不要となった。
ル・キャンセル・チョーク17の2つのコイル17Aと
17Bの巻数比が1:1であり、且つ結合係数kが1で
あることから、磁束の漏れがなく、リップルは完全に除
去される(図1、図2(f))。このため、容量CL が
大きな平滑コンデンサ19が不要となった。
【0040】更に、電源トランス11のコイル11Aを
流れる入力電流は(図2(b))、入力電圧(図2
(a))に対して同波形・同位相であり、高調波を含ま
ない。
流れる入力電流は(図2(b))、入力電圧(図2
(a))に対して同波形・同位相であり、高調波を含ま
ない。
【0041】従って、電源トランス11に高調波が入ら
ず、本発明に係る整流回路は、大型の電力装置や精密機
器に使用しても、電源ハムが問題となることはない。
ず、本発明に係る整流回路は、大型の電力装置や精密機
器に使用しても、電源ハムが問題となることはない。
【0042】尚、図5に示すように、MOS型FETに
よりアナログ・スイッチ12、14を、ダイオードとコ
ンデンサから成るVTH補償用クランプ回路(MOS型F
ETのVTHにより、直列接続するダイオードD1、D2
の数が変化する)によりドライバ13、15をそれぞれ
構成することにより、特別の電源を必要とするコンパレ
ータ16(図1)を設けることなく、絶対値整流回路1
を実現できる。図示するように、入力電圧(図2
(a))の負の波形の上端を、所定の電圧Vに一致させ
るようにクランプすれば、例えば、上記MOS型FET
のゲート電圧が(1/π)Vi になったときに、アナログ
・スイッチ12をオンさせることができる。
よりアナログ・スイッチ12、14を、ダイオードとコ
ンデンサから成るVTH補償用クランプ回路(MOS型F
ETのVTHにより、直列接続するダイオードD1、D2
の数が変化する)によりドライバ13、15をそれぞれ
構成することにより、特別の電源を必要とするコンパレ
ータ16(図1)を設けることなく、絶対値整流回路1
を実現できる。図示するように、入力電圧(図2
(a))の負の波形の上端を、所定の電圧Vに一致させ
るようにクランプすれば、例えば、上記MOS型FET
のゲート電圧が(1/π)Vi になったときに、アナログ
・スイッチ12をオンさせることができる。
【0043】また、コンデンサ18の接続位置が、図5
と図1とでは異なるが、両者共同じ作用を呈し、直流分
をカットする。
と図1とでは異なるが、両者共同じ作用を呈し、直流分
をカットする。
【0044】
【発明の効果】上記のとおり、本発明によれば、整流回
路を、アナログ・スイッチから成る絶対値整流回路と、
巻数比が1:1で、結合係数kが1であるリップル・キ
ャンセル・チョークから成る平滑回路により構成したこ
とにより、入力電圧と入力電流とを同じ波形にすること
により力率を改善し、電源トランスに高調波が入らず、
しかも平滑回路に大きな容量のコンデンサが不要である
という技術的効果を奏することとなった。
路を、アナログ・スイッチから成る絶対値整流回路と、
巻数比が1:1で、結合係数kが1であるリップル・キ
ャンセル・チョークから成る平滑回路により構成したこ
とにより、入力電圧と入力電流とを同じ波形にすること
により力率を改善し、電源トランスに高調波が入らず、
しかも平滑回路に大きな容量のコンデンサが不要である
という技術的効果を奏することとなった。
【0045】更に、巻数比が1:1であって、結合係数
kが1であるリップル・キャンセル・チョーク17を使
用することにより、入力電圧がどのような波形であって
も(例えば、矩形波や半波整流であっても)、平滑回路
に大きな容量のコンデンサを入れることなく、平均値レ
ベルの直流電圧を得ることがてきるという効果もある。
kが1であるリップル・キャンセル・チョーク17を使
用することにより、入力電圧がどのような波形であって
も(例えば、矩形波や半波整流であっても)、平滑回路
に大きな容量のコンデンサを入れることなく、平均値レ
ベルの直流電圧を得ることがてきるという効果もある。
【0046】
【図1】本発明の構成を示す図である。
【図2】本発明を構成するリップル・キャンセル・チョ
ーク17の結合係数=1の場合の動作説明図図である。
ーク17の結合係数=1の場合の動作説明図図である。
【図3】本発明を構成するリップル・キャンセル・チョ
ーク17の結合係数<1の場合であって、正弦波を入力
した場合の動作説明図である。
ーク17の結合係数<1の場合であって、正弦波を入力
した場合の動作説明図である。
【図4】本発明を構成するリップル・キャンセル・チョ
ーク17の結合係数<1の場合であって、三角波を入力
した場合の動作説明図である。
ーク17の結合係数<1の場合であって、三角波を入力
した場合の動作説明図である。
【図5】本発明の実施形態を示す図である。
【図6】第1従来技術の構成図である。
【図7】第1従来技術の動作説明図である。
【図8】第2従来技術の構成図である。
【図9】第2従来技術の動作説明図である。
1 絶対値整流回路 2 平滑回路 10 交流電源 11 電源トランス 12、14 アナログ・スイッチ 13、15 ドライバ 16 コンパレータ 17 リップル・キャンセル・チョーク 18 直流カット用コンデンサ 19 平滑コンデンサ 20 負荷抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年10月20日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
Claims (2)
- 【請求項1】 電源トランス11の一次側に接続され、
電圧の最大値がViの交流電源10と、 電源トランス11の二次側に接続され、アナログ・スイ
ッチ12、14をオン・オフすることにより、最大値が
Vi で平均値が(2/π)Vi の絶対値整流を出力する絶
対値整流回路1と、 絶対値整流回路1の出力側に接続され、上記絶対値整流
から直流分をカットすると共に、巻数比が1:1であっ
て、結合係数kが1であるリップル・キャンセル・チョ
ーク17により交流分を打ち消すことにより、平均値
(2/π)Vi レベルの直流電圧を出力する平滑回路2か
ら成ることを特徴とする整流回路。 - 【請求項2】 上記アナログ・スイッチ12、14がP
チャンネルのMOS型FETにより構成され、アナログ
・スイッチ12、14を動作させるドライバ13、15
がダイオードとコンデンサから成るVTH補償用クランプ
回路により構成されている請求項1記載の整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27041197A JPH1198841A (ja) | 1997-09-17 | 1997-09-17 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27041197A JPH1198841A (ja) | 1997-09-17 | 1997-09-17 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1198841A true JPH1198841A (ja) | 1999-04-09 |
Family
ID=17485896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27041197A Pending JPH1198841A (ja) | 1997-09-17 | 1997-09-17 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1198841A (ja) |
-
1997
- 1997-09-17 JP JP27041197A patent/JPH1198841A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59178970A (ja) | 調節されたdc−dcコンバ−タ | |
| US6191965B1 (en) | Switching power supply | |
| US7242595B2 (en) | Switching power supply circuit | |
| US6747883B2 (en) | Switching power supply circuit | |
| JP2799410B2 (ja) | 直流コンバータ装置 | |
| JP3038304B2 (ja) | スイッチング電源装置 | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| JPH0723560A (ja) | スイッチング電源 | |
| JP3238266B2 (ja) | スイッチング電源装置 | |
| JPH08266057A (ja) | 整流回路 | |
| JP3102985B2 (ja) | スイッチング電源装置 | |
| JP3066730B2 (ja) | 高調波電流抑制回路 | |
| JPH08130869A (ja) | Dc−dcコンバータ | |
| JPS6230465Y2 (ja) | ||
| JP3301147B2 (ja) | 電源装置 | |
| JP3259337B2 (ja) | 電力変換装置 | |
| JPS6236468B2 (ja) | ||
| JP2003250272A (ja) | スイッチング電源装置 | |
| JPH07170743A (ja) | スイッチング電源装置 | |
| JPS6236470B2 (ja) | ||
| JP2001333581A (ja) | インバータ装置 | |
| JPH0622546A (ja) | スイッチングレギュレータ | |
| JP3235295B2 (ja) | 電源装置 | |
| JPH06217537A (ja) | 電源装置 | |
| JPH10174432A (ja) | スイッチング電源装置 |