JPS5810036B2 - 多周波信号送出方式 - Google Patents
多周波信号送出方式Info
- Publication number
- JPS5810036B2 JPS5810036B2 JP11575878A JP11575878A JPS5810036B2 JP S5810036 B2 JPS5810036 B2 JP S5810036B2 JP 11575878 A JP11575878 A JP 11575878A JP 11575878 A JP11575878 A JP 11575878A JP S5810036 B2 JPS5810036 B2 JP S5810036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency signal
- frequency
- time slot
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
- H04Q1/457—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals
- H04Q1/4575—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals which are transmitted in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
Description
【発明の詳細な説明】
本発明は、複数のディジクル化された単周波信号からデ
ィジクル化多周波信号を作成し、伝送路に送出する多周
波信号送出方式に関するものである。
ィジクル化多周波信号を作成し、伝送路に送出する多周
波信号送出方式に関するものである。
第１図は従来性なわれてきたディジタル化多周波信号送
出方式を実現する多周波信号送出装置の１例を示すもの
である、単周波信号を選択するセレクタ１ａ、１ｂ１選
択された２つの単周波信号を加算する加算器２、加算き
れた多周波信号にレベル信号を乗算する乗算器３、乗算
結果を圧縮する圧縮器４、レベル信号を送出するレジス
フ５、単周波選択信号を記憶するメモリ６、各種タイミ
ングを発生し、各部を制御する制御回路７およびメモリ
６のアドレスを切替えるセレクタ８より構成される。
出方式を実現する多周波信号送出装置の１例を示すもの
である、単周波信号を選択するセレクタ１ａ、１ｂ１選
択された２つの単周波信号を加算する加算器２、加算き
れた多周波信号にレベル信号を乗算する乗算器３、乗算
結果を圧縮する圧縮器４、レベル信号を送出するレジス
フ５、単周波選択信号を記憶するメモリ６、各種タイミ
ングを発生し、各部を制御する制御回路７およびメモリ
６のアドレスを切替えるセレクタ８より構成される。
第２図は本発明の対象となる多周波信号送出方式の入力
信号と出力信号の関係を示すタイムチャートである。
信号と出力信号の関係を示すタイムチャートである。
入力信号である単周波信号は、各周波数のアナログ信号
を毎秒８０００回サンプリングし、サンプリング結果を
１６ｂｉｔでコード化しく通常音声のサンプリング情報
は８ｂｉｔでコード化されるが、この場合には加算、乗
算等の演算処理が行われるので歪を少なくするため１６
ビツトコード化が必要であるとされている。
を毎秒８０００回サンプリングし、サンプリング結果を
１６ｂｉｔでコード化しく通常音声のサンプリング情報
は８ｂｉｔでコード化されるが、この場合には加算、乗
算等の演算処理が行われるので歪を少なくするため１６
ビツトコード化が必要であるとされている。
）８．１９２Ｍｂ／ｓの速度で送られてくる。
８Ｋｂ／ｓのクロックはサンプリング周期を示しており
、同−周期内の単周波信号は同じ信号である。
、同−周期内の単周波信号は同じ信号である。
出力の信号線は８ｂｉｔ単位のタイムスロットがＮｏ、
０＝Ｎｏ。
０＝Ｎｏ。
１２７の１２８あり、又８Ｋｂ／ｓのクロックは、Ｎｏ
、０タイムスロツトのはじめを示す。
、０タイムスロツトのはじめを示す。
以下第１図および第２図を用いて従来技術について説明
する。
する。
外部装置は、送出したい多周波信号の選択信号データを
メモリ６に書込む。
メモリ６に書込む。
なお、この際メモリ６のアドレスとタイムスロット番号
は対応しており、外部装置は送出したいタイムスロット
番号すなわちメモリ６のアドレスをセレクタ８を介して
メモリ６に入力する。
は対応しており、外部装置は送出したいタイムスロット
番号すなわちメモリ６のアドレスをセレクタ８を介して
メモリ６に入力する。
一方制御回路７は外部からもらう第２図に示す８Ｋｂ／
ｓおよび８．１９２Ｍｂ／ｓのクロックからタイムスロ
ット２つに１回、例えば偶数タイムスロット時のみ、メ
モリ６を読み出し、メモリ６の内容に従い、セレクタ１
ａおよび１ｂで２つの単周波信号を選択し、加算器２で
混合し多数波信号を作成し、その多周波信号にレジスタ
５より送られてくるレベル信号を乗算器３で乗算し、圧
縮器４で１５ｂｉｔの信号を８ｂｉｔに圧縮し、出力信
号として外部に送出する。
ｓおよび８．１９２Ｍｂ／ｓのクロックからタイムスロ
ット２つに１回、例えば偶数タイムスロット時のみ、メ
モリ６を読み出し、メモリ６の内容に従い、セレクタ１
ａおよび１ｂで２つの単周波信号を選択し、加算器２で
混合し多数波信号を作成し、その多周波信号にレジスタ
５より送られてくるレベル信号を乗算器３で乗算し、圧
縮器４で１５ｂｉｔの信号を８ｂｉｔに圧縮し、出力信
号として外部に送出する。
なお、内部の演算により生じた遅れに従い、８．１９２
Ｍｂ／ｓおよび８Ｋｂ／ｓリランク信号も遅らせ外部に
送出する。
Ｍｂ／ｓおよび８Ｋｂ／ｓリランク信号も遅らせ外部に
送出する。
以上述べた従来の多周波信号送出方式では、入力信号が
１５ｂｉｔであり、それを演算し、８ｂｉｔに圧縮して
タイムスロットに入れるため、連続する２つのタイムス
ロットに多周波信号を送出することが出来ないという欠
点があった。
１５ｂｉｔであり、それを演算し、８ｂｉｔに圧縮して
タイムスロットに入れるため、連続する２つのタイムス
ロットに多周波信号を送出することが出来ないという欠
点があった。
また連続する２つのタイムスロットに多周波信号を送出
するためには、例えば偶数タイムスロット用と偶数タイ
ムスロット用に第１図に示すハードウェアを２つ用意し
なければならず多大なハードウェアとなるという欠点が
あった。
するためには、例えば偶数タイムスロット用と偶数タイ
ムスロット用に第１図に示すハードウェアを２つ用意し
なければならず多大なハードウェアとなるという欠点が
あった。
本発明の目的は、上記従来技術の欠点をなくし、少ない
ハードウェアで連続する２つのタイムスロットに多周波
信号を送出できる多周波信号方式を提供することにある
。
ハードウェアで連続する２つのタイムスロットに多周波
信号を送出できる多周波信号方式を提供することにある
。
本発明の特徴は、タイムスロットとは非同期にあらかじ
め考えられる多周波信号をすべて作成、記憶し、外部よ
り指定されたタイムスロットにあらかじめ作成した多周
波信号から外部より指定された１つを選び送出すること
にある。
め考えられる多周波信号をすべて作成、記憶し、外部よ
り指定されたタイムスロットにあらかじめ作成した多周
波信号から外部より指定された１つを選び送出すること
にある。
以下本発明を第２図および第３図を用いて説明する。
なお、第３図は本発明による多周波信号送出方式を実現
する多周波信号送出装置の１構成例を示すものであり、
単周波信号を選択するセレクタ９ａ＋９ｂ）選択された
２つの単周波信号を加算する加算器１０、加算された多
周波信号にレベル信号を乗算する乗算器１１、乗算結果
を圧縮する圧縮器１２、レベル信号を送出するレジスタ
１３、各種タイミングを作成し各部を制御する制御回路
１４、外部からの指示を記憶するオーダメモリ１６、オ
ーダメモリ１６のアドレスを切替えるセレクタ１５、多
周波信号を記憶するバッファメモリ１８、バッファメモ
リ１８のアドレスを切替えるセレクタ１７および出力信
号を送出するシフトレジスタ１９より構成される。
する多周波信号送出装置の１構成例を示すものであり、
単周波信号を選択するセレクタ９ａ＋９ｂ）選択された
２つの単周波信号を加算する加算器１０、加算された多
周波信号にレベル信号を乗算する乗算器１１、乗算結果
を圧縮する圧縮器１２、レベル信号を送出するレジスタ
１３、各種タイミングを作成し各部を制御する制御回路
１４、外部からの指示を記憶するオーダメモリ１６、オ
ーダメモリ１６のアドレスを切替えるセレクタ１５、多
周波信号を記憶するバッファメモリ１８、バッファメモ
リ１８のアドレスを切替えるセレクタ１７および出力信
号を送出するシフトレジスタ１９より構成される。
外部装置はタイムスロット番号に対応するオーダメモリ
１６のアドレスに従いそのタイムスロットに送出したい
多周波信号種別をオーダメモリ１６に書込む。
１６のアドレスに従いそのタイムスロットに送出したい
多周波信号種別をオーダメモリ１６に書込む。
一方、制御回路１４は、あらかじめ考えられるすべての
単周波信号の組合せについて、その多周波演算が８Ｋ（
ｚの１周期内に終るように単周波選択信号を順次発生す
る。
単周波信号の組合せについて、その多周波演算が８Ｋ（
ｚの１周期内に終るように単周波選択信号を順次発生す
る。
この信号によりセレクタ９ａおよび９ｂを介して２つの
単周波信号が選択され、加算器１０で混合され多周波信
号が作成される。
単周波信号が選択され、加算器１０で混合され多周波信
号が作成される。
この多周波信号にレジスタ１３から送られてくるレベル
信号を乗算器１１で乗算し、圧縮器１２で１５ｂｉｔ信
号を８ｂｉｔに圧縮し、バッファメモリ１８のその多周
波信号に対応するアドレスに書込む。
信号を乗算器１１で乗算し、圧縮器１２で１５ｂｉｔ信
号を８ｂｉｔに圧縮し、バッファメモリ１８のその多周
波信号に対応するアドレスに書込む。
すなわち、バッファメモリ１８は考えられるすべての多
周波信号の数だけのワード数を有し、その内容は８ＫＨ
ｚの１周期の間に１回、すなわち１２５μＳの１回書き
替えられる。
周波信号の数だけのワード数を有し、その内容は８ＫＨ
ｚの１周期の間に１回、すなわち１２５μＳの１回書き
替えられる。
また制御回路１４は、タイムスロット毎にセレクタ１５
を介し、オーダメモリ１６を読み、オーダメモリ１６の
内容に従い、そのタイムスロットに送出すべき多周波信
号をバッファメモリ１８から読み出し、シフトレジスタ
１９にセラ・し、８．１９２Ｍｂ／ｓの信号でシリアル
に外部に送り出す。
を介し、オーダメモリ１６を読み、オーダメモリ１６の
内容に従い、そのタイムスロットに送出すべき多周波信
号をバッファメモリ１８から読み出し、シフトレジスタ
１９にセラ・し、８．１９２Ｍｂ／ｓの信号でシリアル
に外部に送り出す。
以上述べたように、タイムスロットとは非同期にあらか
じめ考えられる多周波信号をすべて作成記憶し、外部か
ら指定されたタイムスロットにあらかじめ作成した多周
波信号から指定された１つをえらび送出することにより
、ハード量が少なく連続する２つのタイムスロットに多
周波信号を送出できる多周波信号送出方式が実現できる
。
じめ考えられる多周波信号をすべて作成記憶し、外部か
ら指定されたタイムスロットにあらかじめ作成した多周
波信号から指定された１つをえらび送出することにより
、ハード量が少なく連続する２つのタイムスロットに多
周波信号を送出できる多周波信号送出方式が実現できる
。
第１図は従来技術による多周波信号送出方式を実現する
多周波信号送出装置の１例を示すブロック図、第２図は
本発明の対象となる多周波信号送出方式の入力信号と出
力信号の関係を示すタイムチャート、第３図は本発明に
よる多周波信号送出方式を実現する多周波信号送出装置
の１実施例を示す１１７７図である。 ９ａ、９ｂ・・・・・・セレクタ、１０・・・・・・加
算器、１１・・・・・・乗算器、１２・・・・・・圧縮
器、１３・・・・・・レジスタ、１４・・・・・・制御
回路、１５．１７・・・・・・セレクタ、１６・・・・
・・オーダメモリ、１８・・・・・・バッファメモリ、
１９・・・・・・シフトレジスタ。
多周波信号送出装置の１例を示すブロック図、第２図は
本発明の対象となる多周波信号送出方式の入力信号と出
力信号の関係を示すタイムチャート、第３図は本発明に
よる多周波信号送出方式を実現する多周波信号送出装置
の１実施例を示す１１７７図である。 ９ａ、９ｂ・・・・・・セレクタ、１０・・・・・・加
算器、１１・・・・・・乗算器、１２・・・・・・圧縮
器、１３・・・・・・レジスタ、１４・・・・・・制御
回路、１５．１７・・・・・・セレクタ、１６・・・・
・・オーダメモリ、１８・・・・・・バッファメモリ、
１９・・・・・・シフトレジスタ。
Claims (1)
- １ 外部からの指示に従い、複数のディジタル化された
単周波信号のうちから、複数の信号を選択混合すること
によって多周波信号を作成し、指定されたタイムスロッ
トに該多周波信号を送出する多周波信号送出方式におい
て、あらかじめ考えられる多周波の組み合わせ数だけの
ワード数を有するメモリを用意し、送出すべきタイムス
ロットとは非同期に、サンプリング周期ごとに該メモリ
の該当するアドレスに多周波の混合信号データを更新し
ておき、外部から指定されたタイムスロットに送出する
時点で外部から指定された多周波信号を上記あらかじめ
作成した多周波信号の中から選択・送出することを特徴
とする多周波信号送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11575878A JPS5810036B2 (ja) | 1978-09-22 | 1978-09-22 | 多周波信号送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11575878A JPS5810036B2 (ja) | 1978-09-22 | 1978-09-22 | 多周波信号送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542442A JPS5542442A (en) | 1980-03-25 |
| JPS5810036B2 true JPS5810036B2 (ja) | 1983-02-23 |
Family
ID=14670315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11575878A Expired JPS5810036B2 (ja) | 1978-09-22 | 1978-09-22 | 多周波信号送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810036B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106002A (en) * | 1980-12-23 | 1982-07-01 | Murata Manufacturing Co | Positive temperature coefficient thermistor |
| JP4888264B2 (ja) * | 2006-07-28 | 2012-02-29 | Ｔｄｋ株式会社 | 積層型サーミスタ及びその製造方法 |
-
1978
- 1978-09-22 JP JP11575878A patent/JPS5810036B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542442A (en) | 1980-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| JP2970907B2 (ja) | Ｐｃｍにおけるアナログ信号合成装置 | |
| US4157457A (en) | Frequency analyzer comprising a digital band-pass and a digital low-pass filter section both operable in a time-division fashion | |
| US4125898A (en) | Digitally shaped noise generating system | |
| US4843613A (en) | Digitally implemented modulators | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| US4207435A (en) | Channel translators for use in time division digital exchangers | |
| JP2845114B2 (ja) | 残響付与装置 | |
| JP2565073B2 (ja) | ディジタル信号処理装置 | |
| EP0405915B1 (en) | Audio signal data processing system | |
| US4570523A (en) | Reverberation tone generating apparatus | |
| JPS5810036B2 (ja) | 多周波信号送出方式 | |
| US4901615A (en) | Electronic musical instrument | |
| US5290965A (en) | Asynchronous waveform generating device for use in an electronic musical instrument | |
| US5890126A (en) | Audio data decompression and interpolation apparatus and method | |
| US4775951A (en) | Correlation function computing device | |
| US4355367A (en) | Waveform synthesizer arrangement | |
| US5005149A (en) | Digital computation integrated circuit for convolution type computations | |
| EP0653710A1 (en) | Speech information processing | |
| US4549305A (en) | Adaptive differential PCM decoder | |
| JPH057903B2 (ja) | ||
| US5703956A (en) | External memory control circuit for sound field processing digital signal processor | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| JP2615606B2 (ja) | 信号音発生装置 | |
| JPH0218632B2 (ja) |