JPS58101351A - オペレ−タコンソ−ルランプの制御方式 - Google Patents

オペレ−タコンソ−ルランプの制御方式

Info

Publication number
JPS58101351A
JPS58101351A JP56200150A JP20015081A JPS58101351A JP S58101351 A JPS58101351 A JP S58101351A JP 56200150 A JP56200150 A JP 56200150A JP 20015081 A JP20015081 A JP 20015081A JP S58101351 A JPS58101351 A JP S58101351A
Authority
JP
Japan
Prior art keywords
lamp
output
register
program
flicker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56200150A
Other languages
English (en)
Other versions
JPS6261972B2 (ja
Inventor
Yoshiaki Ushimaru
牛丸 義章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP56200150A priority Critical patent/JPS58101351A/ja
Publication of JPS58101351A publication Critical patent/JPS58101351A/ja
Publication of JPS6261972B2 publication Critical patent/JPS6261972B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、オペレータコンソールランプの制御方式に
係り、マイクリコンピュータ(以下マイコンと略す)等
を内蔵した制御装置の簡単なプログラムの介在によりオ
ペレータコンソール上のランプのランプテス)、ランプ
点灯/消灯、ラレフ7リツ力の各制御を行うものである
この種の制御回路は一般に安価であること、保守が容易
であること、専有スペースを大きくとらないこと、ソ7
)ウェアにかける負担が小さいこと、汎用性があること
が望まれる。
しかして、この種の制御方式としては、従来ではこのマ
イコンを内蔵した制御装置の外部に制御回路を外付けし
てハード的にランプを制御する方式と、勿論ハードも一
部用いるが、更にプログラムを用いてソ7)的にランプ
を制御する方式が畳通に行なわれている。
前者方式では、マイコンな内蔵した制御装置の外部に制
御回路を外付けしてランプを制御するもので、従来の一
般的な例として、リレーにより制御回路を構成した場合
のブロック図を才1図に示すOこの場合−計一典−11
−f)データが内部データノ(ス5を流れていて、この
うちの必要信号を受は入れる制御装置として、出力レジ
スタ1a、1bと、ランプドライバー2a、2b、20
よりなるデジタル出カニニットPと、リレー3m、5b
、5c、7リツカリレー311.オペレータコンソール
上のランプ4a。
4b、ランプテストスイッチ6よりなる制御回路qとで
構成される。尚ランプ4a、4bはともに連続点灯/消
灯、7リツカ表示、ランプテスト等による動作を行なう
ものである。
次にランプ4a&:関して動作を説明する。才1に連続
点灯/消灯の場合計算機の内部データバス5よりのデー
タ信号により出力レジスタ1sLの内容が論m@o”(
以下101と称す)となっている時ランプドライバー2
aはオフし、リレー5aには電流は流れない。このとき
のリレー3aの接点5alは図の実線位置にある。又出
力レジスタ1&と同様出力レジスタ1bの内容が10@
とすると、リレーS。
の接点5 J + 5 % a !i 0s 、はリレ
ー5aと同様実線位置にある。このためランプ4aは電
源纏り、と接地!1Lat間に接続が行われず消灯して
いる。
次に出力レジスタ1aに111を書込むとランプドライ
バー2&はオンとなり、電源II L lと接地線L■
間に接続されるリレー3aに電流が流れ接点5a1は図
の点線位置に切替り、電源11 L i と接地纏り、
I関に接続されるフ゛ンプ4aは点灯する。
次に出力レジスタla、1)の内容がともに@01のと
きは、前述通りランプ41は消灯している。
この状態でランプテストスイッチ6をオンにすると電1
11[Lsよりランプ4m、接点5o、 、 5h、 
、中間線L4.スイッチ6、接地!ILa*の回路がで
き、ランプ4aに電流が流れ、テンプ4aは点灯するも
ので、このランプテストスイッチ6をオフにするとラン
プ4aは消灯する。又7リツ力表示の場合は出力レジス
タ1bに11111を書込むとランプドライバー2Cが
オンとなり、電111LIと接地sL。
間に挿入されるリレー50に電流が流れリレー3Cリレ
ー3dに電流が流れ、その接点3(1,は開閉動作をく
り返し行なう。
従って電源線り、−ランプ4a−接点3C1−中間1[
LI−接点56.−接地1i* L、Iの回路接続によ
り接点54.の閉のときはランプ4aに電流が流れラン
プ4aは点灯し、接点3d、が開のときはランプ4aに
電流が流れず、ランプ4aは消灯し。
ランプ4aは点滅【交互に行いフリッカ表示を行なう、
 又出力レジスタ1bに10“を書込むと。
ランプドライバー20はオフし、電源!!−8と接地1
1L@1間は開いてリレー5Cに電流は流れず。
リレー3Cの接点5a、 、 3o、 、 3c、は2
111の実線位置となり、接点5o、の開放によりラン
プ4aは接点3d、を切離されるが、接A5a*により
電源纏り、−ランプ4a  llA30sy接点3a−
、−接地1iIL□の回路ができ点灯するようになる。
ランプ4bについてもランプ4&と全く同様の作用をす
る。
次に後者方式におけるプログラムによりテンプを制御す
る方式の1例を才2図の回路構成と、矛3図(aL)、
(縁、(C)のプログラムのフルーチャージで示す。 
尚:IF1図相轟部分は同一符号で示すものとする。 
この場合1y2図に示すように、計算機のデータが内部
データバス5を流れてこのうちの必要信号を受入れる出
力レジスタ1と出力レジスタ1の出力で働くランプドラ
イバーSとディジタル入カニニット7とランプドライバ
ー5の出力で働くオペレータコンソール上のランプ4と
、そしてディジタル入カニニット7に接続するランプテ
ストスイッチ6より構成される。 又プログラムとして
は、1−5図(1)に示すアリツカパルスプログラムa
とtjilll(Mに示すデータ出力プログラムbとが
使いわけされ、この2つのプログラムa、bの制御装置
の全体のプログラムに対する位置づけが同IEI(0)
の状態遷移図で示される。
かかる方式では1例えばサイクリソ)にプロ、グラムを
スキャンする計算機内の制御装置の・メモリに7リツカ
用カウンターと、1出力率位の7リツカレジスタと出力
データのバッファ領域を設定しておく。
図(0)の状態遷移図に示すように図((転)で示す7
リツカ用プログラムaは上位プログラム内に入れられ、
時間精度を保つため一定周期で実行される。
図(a)で示す7リツカパルスプログラムaでは、7リ
ツ・カパルス暢およびカウントアツプする回数を考慮し
た7リツカ用カウンタを1回実行するごとに1回カウン
トし、カウンタを+1してやり%量のカウンタがカウン
トアツプする場合にye−であれば7リツカレジスタを
全ビットIO@は“11.全ビット111は101へと
反転させ今まで点灯していたものは消灯、消灯していた
ものは点灯とし、フリッカパルスを作成し、最後にカラ
シタクリアする。 又カラン)アップしないっまりカウ
ントアツプがn、であればそのまま、つまり点灯してい
たのは点灯のままJ消灯していたのは消灯のままとなる
又図((9)のデータ出力プログラムbでは、まずラン
プテストスイッチ6の状態を読込んで、これがオンのと
きはランプテスト制御でランプ用出力レジスタすべてに
111を書込み、データ出力プログラムの実行を終了し
、ランブチスジスイッチ6がオフのときは次の処理を行
なう。 すなわち出力データを更新するときは出力デー
タバッファ書換え処理を行ない出力データを更新しない
ときは出力データバッファ書換え処理を行なわない。
又7リツカ、連続点灯/消灯データ出力処理では次の処
理を行なう。
まず、7リツカ出力するときは、出力データバツ7ア領
域の内容と7リツカレジスタのアンドデータを出力レジ
スタに書き込む、 又連続点灯/消灯出力するときは出
力データバッファ領域の内容を出力レジスタに書込む、
 この時出力レジスタ1へも上記のいずれかの結果が書
込まれる。
これにより才2図の回路動作が行なわれるもので出力レ
ジスタ1に11@が書込まれると、ランプドライバー3
がオンしてランプ4に電流が流れ、ランプ4は点灯する
。 又出力レジスタ1に101が書込まれるとランプド
ライバー5がオフし、ランプ4には電流が流れずランプ
4は消灯する。
同図(0)は全体のプログラムに対するランプ制御プロ
グラムの位置づけを示し、上位プログラム内に入れられ
たプログラムデータが図(a)のフリッカ用プログラム
、vtJcb)のデータ出力プログラム或はその他の処
理を順次一定周期で起動終了を含めて実行するものであ
る。
かくて後者方式でランプ連続点灯/消灯、7リツカ表示
、ランプテスト制御をプログラムで行なう。
以上、従来性なわれている2つの制御方式の内容につい
て説明したが、これらはいずれも下記のような欠点があ
る。
まず、前者の制御回路では出力1点につき最少1′個の
リレーを必要とし、7リツカ用のリレーはその接点数の
範囲内の出力毎に1個必要とするため、出力点数がふえ
るごとに外部の制御回路の専有スペースが大きくなる。
 またオペレータコンソールごとに出力点数が異なるた
め、オペレータフンソールごとし・制御回路を製作する
必要があり汎用性がない。
又後者のプログラムによりランプを制御する方式ではプ
ログラム量が多くなり、マイコン等のソフトウェアに対
する負坦が大きい。
この発明ではこれらの点を考慮して、前者の外部回路を
外付けする方式に対しては専有スペースの縮少汎用性保
守性の向上をはかり、ll看のプログラムを使う方式に
対してはソ7)ウェアに対する負坦の軽減を行なうこと
ができるテンプ制御回路を与えるようにしたもので%要
はランプが消えていたのをつけ、ついていたのを消す時
期の透電を従来の後者方式のブーグラムでやっていたの
な7リツ力パルス信勺を用いて回路的にやるのである。
才4m!l“は、この発鳴の実施例をプロッタ図で示す
もので、先に説明した従来方式と同様計算機内の出力デ
ータバツ7ア領域の内容をデータバス5をへて出力レジ
スタに書込むもので、8はディジタル出カニニットであ
り1次の構成をもっている。
まず、ディジタル出カニニットの出力レジスタla、I
bのコン)n−ル入力端子には7リツ力パルス発生回路
11の出力が切換板12m、12b、イーンパータ15
m、15b  を弁して4見られる。
但し、図の場合は切換板121L  と後述の12<1
は切ったままで使わない、 又・出力レジスタla。
11の反転された出力は2人力の負論理ノア素子816
〜8 a、a 8 t)@ 〜B by (正論理ナン
ド素子)の一方に接続され、負論理ノア素子8a、〜8
a、88′b、〜sb、の出力はランプドライバー91
・〜?J#9t1.〜911曾に接続される。
更にランプドライバー9a、の出力と、ランプドライバ
ー91.の出力と、そしてランプドライバー9ayの出
力と、ランプドライバー9b嘗め出力はそれぞれディジ
タル出カニエツトの外部でワイヤードオア配線してラン
プ4a、とランプ4&1に接II(Jal 下t ン2
ドライバー9a、 〜9a@ 、 9b、〜9b、とラ
ンプ4m、〜41L、についても同機の関係があるが説
明は省略する)される、 負部lノア素子8a0〜Sa
y、8b@〜811.のもう一方の入力はランプテスF
スイッチ6より切換$ 12c、 12(1,入7J 
レシーバ10を介し・て接続される。 又出力レジスタ
1bのコントロール入力端子には切換板12b を短絡
して7リツ力パルス発生回路11の出力をインバータ1
51)  を介して供給する。 ランプテストスイッチ
6の入力信号は入力レシーバ10を介して電流を増幅整
形した後、切換$12c  を短絡して負論理ノア素子
8&、〜5layの一方端子に接続する。
ここで、出力レジスタla、1mには夫々計算機内のメ
モリ領域における出力データバツ7ア領域とフリッカ用
データバッファ領域よりのデータがマイコン等のプログ
ラムで与えられるほかに%轡にフリッカ用出力レジスタ
1bのコントロール入力端子の入力が@Hルベル(以下
1H1と略す)のときに、このレジスタ1bの保守内容
にかかわらず、このレジスタ1bの出力を111@にし
、フン)ロール入力端子の入力が@Lルベル′(以下1
L″と略す)のときに記憶保持内容を出力するようにす
る。
尚出力レジスタ1a、1bは便宜上才4図ではθビット
と7ビツトの2ビツト分のみを記し、他のビットについ
ては省略しである°゛が、実際は8ビツト構成であり、
同様の接続作用が行われる。 又以下の動作説明におい
ては各レジスタのピッ)0に相当する信号なり、ム+D
OBとしてこれについて説明する。(但し図では各レジ
スタのピット7に相当する信号をDwム、DlBとして
示している。)まず、連続点灯/消灯の場合で、この動
作を行なうときは、ランプテスFスイッチ6はオフとす
る。 このため入力レシーバ10の出力は@H@となっ
ており、負論理ノア素子8a、〜8ayのランブチスジ
入力側は”11’である。 又切換板12(L はこの
図では常に切れていて負論理ノア素子8b、〜8b、の
ランプテスト入力側は@Vのままである。
このような状態で出力レジスタla、1bのビットOC
@L”を書込むと出力り、ムeD@lはともに1H1と
なり、負論理ノア素子’ ”@ + 8 b@  の2
人力はともに@Vのため夫々出力は@ぴとなる。
従ってランプドライバー” e e 9 b@  は入
力が1HIでオンL入力が@L1でオフするようになっ
ているので、ランプドライバー9a、、9b@  はオ
フし。
9 ン24 a・には電流が流れず消灯している。
次に出力レジスタ1aのビット0に1H1を書込むと、
出力D@ムは1L1となり、貴簡lノア素子81゜の出
力は1H@となってランプドライバー9a、がオンして
ランプ41.に電流が流れてランプ4a、は点灯する。
次にフリッカ動作を行なう場合だが、°この場合もラン
プテストスイッチ6はオフにしておき、前述と同様に負
論理ノア素子61゛、〜8ayのランプテスト入力側は
1H″となっている。
ついで出力レジスタ1aのビット0に@L″な書込むと
出力D・ム は1H@となり、負論理ノア素子8a、の
2人力が1vとなるため、出力は9L1となりランプド
ライバー、9a、はオフする。 この状態で出力レジス
タ1bのビット0に1H1を書込むと出力D@Bは前述
したようにコントロール入力が“H″のときには% ′
H”、コントロール入力が1L@のときにはレジスタ1
bの記憶保持内容が@Vであるから1L1となる。 従
って出力DOBが1E″のときは負論理ノア素子8b0
の2人力が@ H@のため出力は1L″となりランプド
ライバー9b0はオフし、このときランプドライバー9
a、もオフしているため5 > 24 a・には電流が
流れず、ランプ4a@は消灯する。 又出力D@B  
がIL″のときは負論理ノア素子8b、の1人力が@L
1のため出力はH1となりランプドライバー9b、はオ
ンし、ワイヤードオア配線のためランプ4IL、には電
流が流れてランプ41・は点灯する。′従ってフリッカ
用レジスタ111のコン)W−ル入力に接続したフリッ
カパルス発生回路11の出力に従ってランプ4a0は点
灯/消灯をくり返し7リツ力表示を行なうことになる。
更にランブチスジではランプテストスイッチ6をオンに
すると、Ov電位に接続されて入力レシーバ10の出力
は@Vとなり、負論理ノア素子8a、〜8ayのランプ
テスト傭の入力が1L1となり1人力が@L1のため出
力はともに@Vとなり、ランプドライバー9&。〜91
.はオンし、ランプ4&、〜4ayに電流が流れてラン
プ4m1〜4ay  は点灯する。 ランブチスジスイ
ッチ6をオフにすると、前述したようにランプ4a、〜
a ay  ハ消灯する。 前述のフリッカ動作におい
て出力レジスタ1aのビット0に”H’が書込まれてい
る場合はMi11点灯動作により、ランプドライバー?
a、カオンしているため、ランプ4&、は連続点灯状態
となる。 尚普通は連続点灯動作が7リツ力点灯動作に
優先するが、7リツ力動作を連続点灯動作より優先させ
るためには、才5図に示すようにマイコン等のメモリ領
域M内のプログラムのアドレスム(連続点灯/消灯用デ
ータバッファ領域)には連続点灯/消灯用レジスタ1a
とビット毎に1;1に対応した内容をセットし保持して
おき、又アドレスB(フリッカ用データバッファ領域)
には7リツカ用出力レジスタ1bとビット毎に1!1に
対応した内容をセットし、保持しておき、マイコン等の
プログラムで、アドレスBの反転データとアドレスムの
゛データのアンドをとって連続点灯/消灯用出力レジス
タ1bにデータを書込む操作を行なえばフリッカ動作を
、連続点灯/消灯動作よりも優先させて行なうことがで
きる。
尚才5図(a)はメモリ領域内のプログラムの連続点灯
用アドレスムとフリッカ用アドレスBの各ビット構成を
示し1才5図0)には連続点灯/消灯出力用レジスタ1
a、7リツカ出力用レジスタ1bに同図(a)のアドレ
スとビット毎に1:1に対応した内容をセットする関係
を示している。
この発明によれば、デジタル出力ユニツFの出力レジス
タに記憶内容に関係なく全出力を@Vとすることができ
るコントリール入力付のものな用い、フリッカパルス信
号を切換板を経由して、このレジスタのコントロール入
力端子に接続し、7リツカ出力用のレジスタは切換板に
よりフリッカパルスを供給し、連続点灯/消灯用のレジ
スタには切**によりフン)a−ル入力@L@とし、連
続点灯/消灯用のレジスタのランプドライブ出力段、と
7リツカ用レジスタのランプドライブ出力段を装置の外
部でワイヤードオア配線してランプに接続する構成とし
たことにより外部に制御回路を設けてランプ制御を行な
う従来の前者の方式に対しては、外部の制御回路を不要
とし、専有スペースを縮小する効果がある。 又7リツ
カ、連続点灯/消灯、ランブチスジを同一のデジタル出
カニニットを使用するだけで行なえるので、汎用性、保
守性を向上する効果がある。
又ソ7)でランプ制御を行なう従来の後者の方式に対し
ては、7リツカパルス用ブνグラム、7リツカ処理プロ
グラムが不要となり、ソフトウェアに対する負担を鴨滅
する効果がある。
この発明はいままで説明したオペレータコンソールの他
にもマイコン等の装置により、フリッカ表示を行なう必
要のある表示機器1表示盤等のランプ制御用として応用
できる。
以上この発明の要旨とするところは、マイコン等を用い
たランプ制御方式において、矛1にデジタル出カニニッ
トの出力レジスタ入力@H1で全出力”Hlとし、入力
°L1で保持内容を出力するコントルール入力性きのレ
ジスタを使用し、このコンドロール入力にアリツカパル
ス信号を入/切できるように切換板を経由して接続した
ことであり。
才2に前項の同一回路構成で切換板を1人1とした出力
レジスタをフリッカ用、1切1とした出力レジスタを連
続点灯/消灯用とし、両者の出力備考を外部でワイヤー
ドオア配線してランプに1絖したことであり、才5に7
9ツ力動作優先のときはマイコン等のプログラムで連続
点灯/消灯用レジスタにデータを書込むときにインター
ロック処Ilt行なうようにしたものである。
【図面の簡単な説明】
?IWJは従来の制御回路を外付けした場合のランプ制
御方式のプ璽ツク図1才211は同従来のプログラムに
よるランプ制御方式のプリッタ図、矛S図(KL(#は
才2図における従来のランプ制御のために用いるプログ
ラムの異る7−−チヤート。 1−4図はこの発明に係る制御装置の実施例回路構成図
1才5図(−1(旬は才4図におけるメモリ領域の説−
用IIgIである。 図で11 !連続点灯/消灯用出力しジスタ、lbg7
リツカ用出力、レジスタ、4a、〜41L、!ランプ。 58内部データバス、61ランブテスFスイツチ。 、、  12に、12a  S切換板、131b+イン
バータ。 馬5図 α           b 手続補正書(方式 ) 昭和57年4月を日 特許庁長官島田春樹殿 1、事件の表示 昭和56年特願才200150号 2、発明の名称 オペレータコンソールランプの制御方式3、補正をする
者 事件との関係 特許出原人 住所(居所)川崎市川崎区田辺新m1豐14#名称(氏
名) (S2g )富士電機勇造株式会社代表看阿藝栄
夫 (外1社) 4、代理人 居所  東京都港区虎ノ門二丁目4番9号昭和57年器
月6日 6、補正の対象 明細書の図面の簡単な説明の― 補正の内容 本願明細書矛21頁6行末に次の文章【挿入する。

Claims (2)

    【特許請求の範囲】
  1. (1)マイコン等を内蔵する制御装置内の出力データバ
    ツ7ア領域の内容をデータバスを介して2個の出力レジ
    スタに書き込み、マイコン等のプログラムで連続点灯/
    消灯、フリッカ点灯、ランプテスト勢のランプ制御を行
    うランプ制御方式において連続点灯/消灯用レジスタと
    記憶内容に関係なく全出力な所定のレベルとすることが
    できるコントマール入力付であるフリッカ出力用レジス
    タと、アリツカパルス信号を@tallを介して前記7
    リツカ出力用レジスタのコントロール入力端子に与える
    7リツ力パルス発生回路と、前記両レジスタのビット毎
    の出力で夫々作用する多数のゲート並びに該ゲージ出力
    で働くランプドライブ出力段と。 前記各ランプドライブ出力段の出力を**するワイヤー
    ドオア配−−ζ、IIワイヤードオア出力で連続点灯/
    消灯、フリッカ点灯するランプとを備え。 前記フリッカパルス信号に従ってランプの点灯/消灯の
    くり返しフリッカ表示を行いうるようにしたことを特徴
    とするオペレータコンソールランプの制御方式。
  2. (2)  ランプテストスイッチを入れることにより、
    ゲート並びにランプドライブ出力段を介してランプの点
    灯/消灯を行うことができるようにしたことを特徴とす
    る特許請求のm囲、1′−1項記載のオペレータコンソ
    ールランプの制御方式。 (31797力動作を連続点灯動作より優先させる際に
    はマイコン等のプログラムで連続点灯/消灯用レジスタ
    にデータを書込むときにインタロック鵡理を行うように
    したことを特徴とする特許請求の範囲才1項記載のオペ
    レータコンソールランプの制御方式。
JP56200150A 1981-12-14 1981-12-14 オペレ−タコンソ−ルランプの制御方式 Granted JPS58101351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56200150A JPS58101351A (ja) 1981-12-14 1981-12-14 オペレ−タコンソ−ルランプの制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56200150A JPS58101351A (ja) 1981-12-14 1981-12-14 オペレ−タコンソ−ルランプの制御方式

Publications (2)

Publication Number Publication Date
JPS58101351A true JPS58101351A (ja) 1983-06-16
JPS6261972B2 JPS6261972B2 (ja) 1987-12-24

Family

ID=16419615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56200150A Granted JPS58101351A (ja) 1981-12-14 1981-12-14 オペレ−タコンソ−ルランプの制御方式

Country Status (1)

Country Link
JP (1) JPS58101351A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50134338A (ja) * 1974-04-10 1975-10-24
JPS54103721U (ja) * 1977-12-29 1979-07-21

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50134338A (ja) * 1974-04-10 1975-10-24
JPS54103721U (ja) * 1977-12-29 1979-07-21

Also Published As

Publication number Publication date
JPS6261972B2 (ja) 1987-12-24

Similar Documents

Publication Publication Date Title
JPS6479834A (en) Logical circuit having individually testable logic module
US4437169A (en) Stage lighting control system
EP0029855B1 (en) Microcomputer with mpu-programmable eprom
GB2076180A (en) Stage Lighting Control System
JPH0418002Y2 (ja)
JPS6261972B2 (ja)
JPS5882304A (ja) プログラマブル・コントロ−ラ
JPH0610402Y2 (ja) テストモジュール
RU2095846C1 (ru) Программируемое устройство для логического управления электроприводами и сигнализацией
GB2141838A (en) Stage lighting control system
SU1226519A2 (ru) Устройство дл отображени информации
JPS57196334A (en) Memory interface
RU1801223C (ru) Устройство дл дистанционного программного управлени сигнализацией и электропроводными механизмами
CN121354462A (zh) 一种显示驱动芯片实现输出任意源级信号顺序的方法与系统
RU2047918C1 (ru) Устройство для программирования микросхем постоянной памяти
JPS6355200B2 (ja)
JPS62211743A (ja) インテリジエンスi/oシユミレ−タ
JP3284813B2 (ja) 表示・キー入出力回路
SU646326A2 (ru) Система дл обмена данными управл ющей вычислительной машины с периферийным устройством
JPH0120779B2 (ja)
JPH0568713B2 (ja)
JPH02114392A (ja) マイクロコンピュータ
JPS5916288B2 (ja) 制御装置の演算方式
JPS6132709B2 (ja)
Brydon An inexpensive microprocessor development system