JPS58103017A - 計時装置 - Google Patents
計時装置Info
- Publication number
- JPS58103017A JPS58103017A JP56202806A JP20280681A JPS58103017A JP S58103017 A JPS58103017 A JP S58103017A JP 56202806 A JP56202806 A JP 56202806A JP 20280681 A JP20280681 A JP 20280681A JP S58103017 A JPS58103017 A JP S58103017A
- Authority
- JP
- Japan
- Prior art keywords
- time
- value
- correction
- correcting
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子計算機の時刻計時機能部に用いられる計時
装置に関する◎ 一般に電子計算機システムにおいて、時刻データを必要
とする場合、その時刻データの計時基準となる・ぐルス
信号（時計計時信号）を計時装置よシ得ている。この際
、計時装置よ多発生される時刻計時用のパルス信号は、
通常、水晶発振器の基本クロックをもとに作成されるた
め、高い精度を有しているが、誤差を皆無にすることは
できず、従ってシステムを長時間に亘シ作動させた際は
、時間の経過に伴って時刻誤差が累積し、時刻の補正が
必要となる。従来ではこの時刻の補正を行なう際、タイ
シライタ等の操作入力部よシ正確な時刻データを打ち込
み、計算機側の時刻を強制的に設定し直す手段をとって
いた。
装置に関する◎ 一般に電子計算機システムにおいて、時刻データを必要
とする場合、その時刻データの計時基準となる・ぐルス
信号（時計計時信号）を計時装置よシ得ている。この際
、計時装置よ多発生される時刻計時用のパルス信号は、
通常、水晶発振器の基本クロックをもとに作成されるた
め、高い精度を有しているが、誤差を皆無にすることは
できず、従ってシステムを長時間に亘シ作動させた際は
、時間の経過に伴って時刻誤差が累積し、時刻の補正が
必要となる。従来ではこの時刻の補正を行なう際、タイ
シライタ等の操作入力部よシ正確な時刻データを打ち込
み、計算機側の時刻を強制的に設定し直す手段をとって
いた。
しかしながら、このような時刻補正手段においては、計
算機内で取扱われる時癲が瞬時に変化することから、計
算機内の処理に時刻の重複、抜は等が発生するという問
題があった。即ち、例えば、計算機の時刻が１１：５５
となっておシ、これを１１：４５に訂正したとすると、
１１：４５〜１１５５の間における処理が重複すること
になり、又、計算機の時刻を１１：５５から１２：０５
に訂正したとすると、１１：５５〜１２：０５の間にお
ける処理が抜けることになる。
算機内で取扱われる時癲が瞬時に変化することから、計
算機内の処理に時刻の重複、抜は等が発生するという問
題があった。即ち、例えば、計算機の時刻が１１：５５
となっておシ、これを１１：４５に訂正したとすると、
１１：４５〜１１５５の間における処理が重複すること
になり、又、計算機の時刻を１１：５５から１２：０５
に訂正したとすると、１１：５５〜１２：０５の間にお
ける処理が抜けることになる。
このように従来の時刻補正手段にあってはシステム上の
処理の重複、抜は等を招き易いという欠点があった。
処理の重複、抜は等を招き易いという欠点があった。
本発明は上記実情に鑑みなされたもので、計算機内の時
刻の補正をシステム処理動作に影響を及ばずことなく円
滑に行なうことのできる計時装置を提供することを目的
とする。
刻の補正をシステム処理動作に影響を及ばずことなく円
滑に行なうことのできる計時装置を提供することを目的
とする。
以下図面を参照して本発明の詳細な説明する。第１図は
本発明の一実施例に係る計時装置の構成を示すブロック
図である。図中、１１は計時装置１０の計時用基本クロ
ック信号Ｂ−ＣＬＫ（ここでは１μｓとする）を発生す
る基本クロック発生部である。１２はこの基本クロック
発生部１１からのクロックＢ−ＣＬＫを計数し、その計
数内容が所定の値になることによって時刻計時用パルス
ＴＩ（ここでは１００ ｍｓを基準とする）を割込み信
号としてＣＰＵへ出力するカウンタ（ＣＴＲ）を主構成
要素とした計数部と、後述する補正値設定部で設定され
た補正値（ＲＡ ）及びこの補正値（ＲＡ ）に対する
上記各割込み信号（ＴＩ）毎の単位補正値（Ｒ８）をも
とに上記計数部のカウント値（初期値）を補正する補正
制御部（Ｓ）とでなるクロック計数・補正部である。１
３はＣＰＵ側の時計機能部の修正すべき時刻に対する補
正値（ＲＡ ）と、この補正値（ＲＡ）に対する上記各
割込み信号（ＴＩ）毎の単位補正値（Ｒ８）を設定する
設定部、及び補正の開始、中断等を指示する操作釦、更
には補正状態を表示する表示体等を有してなる補正値設
定表示部である。この補正値設定表示部１３の構成例を
第２図に示す。図中、２０は補正値設定部であシ、３０
は補正値表示部である。補正値設定部２ｏには、修正す
べき時間割に対する補正値（±００，０秒）を設定する
ための補正値設定操作部２１、この補正値に対する上記
割込み信号（ＴＩ ）毎の単位補正値を設定するための
単位補正値設定操作部２２、設定値を有効化し表示され
るための設定釦２３、補正の開始を指示する補正開始釦
２４、補正動作を中止させるための補正中止釦２５、補
正値設定表示部１３の機能を有効化するためのロックキ
ースイッチ２６等が設けられる。又、補正値表示部３０
には、補正値設定操作部２ノで設定された補正値を表示
し、以後、補正が開始されると、その補正状態を逐次表
示する補正値表示部３１、単位補正値設定操作部２２で
設定された単位補正値を表示する単位補正値表示部３２
、補正動作中であることを示す動作表示部３３等が設け
られる。
本発明の一実施例に係る計時装置の構成を示すブロック
図である。図中、１１は計時装置１０の計時用基本クロ
ック信号Ｂ−ＣＬＫ（ここでは１μｓとする）を発生す
る基本クロック発生部である。１２はこの基本クロック
発生部１１からのクロックＢ−ＣＬＫを計数し、その計
数内容が所定の値になることによって時刻計時用パルス
ＴＩ（ここでは１００ ｍｓを基準とする）を割込み信
号としてＣＰＵへ出力するカウンタ（ＣＴＲ）を主構成
要素とした計数部と、後述する補正値設定部で設定され
た補正値（ＲＡ ）及びこの補正値（ＲＡ ）に対する
上記各割込み信号（ＴＩ）毎の単位補正値（Ｒ８）をも
とに上記計数部のカウント値（初期値）を補正する補正
制御部（Ｓ）とでなるクロック計数・補正部である。１
３はＣＰＵ側の時計機能部の修正すべき時刻に対する補
正値（ＲＡ ）と、この補正値（ＲＡ）に対する上記各
割込み信号（ＴＩ）毎の単位補正値（Ｒ８）を設定する
設定部、及び補正の開始、中断等を指示する操作釦、更
には補正状態を表示する表示体等を有してなる補正値設
定表示部である。この補正値設定表示部１３の構成例を
第２図に示す。図中、２０は補正値設定部であシ、３０
は補正値表示部である。補正値設定部２ｏには、修正す
べき時間割に対する補正値（±００，０秒）を設定する
ための補正値設定操作部２１、この補正値に対する上記
割込み信号（ＴＩ ）毎の単位補正値を設定するための
単位補正値設定操作部２２、設定値を有効化し表示され
るための設定釦２３、補正の開始を指示する補正開始釦
２４、補正動作を中止させるための補正中止釦２５、補
正値設定表示部１３の機能を有効化するためのロックキ
ースイッチ２６等が設けられる。又、補正値表示部３０
には、補正値設定操作部２ノで設定された補正値を表示
し、以後、補正が開始されると、その補正状態を逐次表
示する補正値表示部３１、単位補正値設定操作部２２で
設定された単位補正値を表示する単位補正値表示部３２
、補正動作中であることを示す動作表示部３３等が設け
られる。
第３図は上記第１図に示すクロック計数・補正部１２の
動作フローを示すフローチャートである。
動作フローを示すフローチャートである。
ここで、第３図に示すフローチャートを参照しなから一
実施例の動作を説明する。尚、ここでは基本クロック発
生部１１よ多発生される基本クロックＢ−ＣＬＫを１μ
ｓ、又、クロック計数・補正部１２よ多出力される割込
み信号ＴＩをＬｏｏｍｓ５− （±Ｒ８）として、カウンタ（ＣＴＲ）の減算による計
数動作を例にとっていることから、カウンタ（ＣＴＲ）
の初期設定値を１０’ｌとし、そのカウンタ（ＣＴＲ）
の内容が負になったか否かによって割込み信号ＴＩの出
力、並びに初期化の制御を行なうようにしている。先ず
補正を行なわない際の通常動作について説明する。この
際は、基本クロック発生部１１よ多発生された１μｓ単
位の基本クロックＢ−ＣＬＫにてクロック計数・補正部
１２のカウンタ（ＣＴＲ）が順次計数動作（−１）を行
ない、その内容が所定の値、すなわち負の値になる度に
割込み信号ＴＩを出力するとともに、カウンタ（ＣＴＲ
）を初期化（１０５−１のセット）する。すなわち、第
３図におけるａ −＝ ｄの動作が繰返し行なわれる。
実施例の動作を説明する。尚、ここでは基本クロック発
生部１１よ多発生される基本クロックＢ−ＣＬＫを１μ
ｓ、又、クロック計数・補正部１２よ多出力される割込
み信号ＴＩをＬｏｏｍｓ５− （±Ｒ８）として、カウンタ（ＣＴＲ）の減算による計
数動作を例にとっていることから、カウンタ（ＣＴＲ）
の初期設定値を１０’ｌとし、そのカウンタ（ＣＴＲ）
の内容が負になったか否かによって割込み信号ＴＩの出
力、並びに初期化の制御を行なうようにしている。先ず
補正を行なわない際の通常動作について説明する。この
際は、基本クロック発生部１１よ多発生された１μｓ単
位の基本クロックＢ−ＣＬＫにてクロック計数・補正部
１２のカウンタ（ＣＴＲ）が順次計数動作（−１）を行
ない、その内容が所定の値、すなわち負の値になる度に
割込み信号ＴＩを出力するとともに、カウンタ（ＣＴＲ
）を初期化（１０５−１のセット）する。すなわち、第
３図におけるａ −＝ ｄの動作が繰返し行なわれる。
この動作によって得られた割込み信号ＴＩはＣＰＵ内に
取込まれ、時刻の計時に供される。次にＣＰＵ内の時刻
を補正する場合について説明する。この際は、補正値設
定表示部１３の補正値設定操作部２１、単位補正値設定
操作部２２、及び設定釦２３等を操作して、６一 時刻修正のための補正値ＲＡ及びその補正値ＲＡに対応
する割込み信号ＴＩ毎の単位補正値Ｒ８を設定する。例
えばＣＰＵ内の時刻を２０秒進ませる場合は、補正値設
定操作部２１にて「−＋２０．０秒」を、又、２０秒遅
らせる場合は同じ＜ ｌ’−２０，０秒」を設定し、更
にその補正を割込み信号ＴＩ毎に１００μｓずつ行なわ
せる場合は単位補正値設定操作部２２にて単位補正値と
して［ｌ ＯＯＪを、又、１０μＳずつ行なわせる場合
であれば単位補正値として「１０」を設定する。この設
定された補正値ＲＡ、及び単位補正値Ｒ８は、補正値表
示部３１、単位補正値表示部３２にそれぞれ表示される
とともに、クロック計数・補正部１２に送られる。而し
てその後、補正開始釦２３が操作されることにより、ク
ロック計数・補正部１２がこの操作信号を受けて、設定
された補正値ＲＡ、及びその単位補正値をもとに割込み
信号ＴＩ年単位補正を行なう。例えば、補正値ＲＡの符
号が十で、時刻を進めるための補正であることを示して
いれば、カウンタ（ＣＴＲ）の初期値を（（１０ｓ−１
） −Ｒ８）として、以後、この補正された初期値をも
とにカウンタ（ＣＴＲ）がカウント動作を行なう。而し
てそのカウント動作が負となる度に割込み信号ＴＩが出
力されるとともに、補正値設定表示部１３における補正
値表示部３１の内容がその補正部だけ差し引かれ、再び
上記したカウント動作が繰返し行なわれる。すなわち、
第３図におけるａ−＋ｂＺ、ｂ２→ａ→ｅ−＋ｆ→ｄの
動作が繰返し行なわれる。このような単位補正値Ｒ８に
従う割込み信号ＴＩ毎の補正動作が、設定された補正値
ＲＡの時間分だけ、すなわち補正値表示部３１の内容が
００，０秒となるまで行なわれる。例えば補正値ＲＡが
ｒ＋２０．ＯＩＩｍ単位補正値Ｒ８が「１００」であっ
たとすると、１００ｍ５毎に１００μＢ進む補正動作の
繰返しによシ約５時間で時刻の修正が終了する。又、補
正値ＲＡの符号が−で、時刻を遅らせるための補正であ
るととを示していれば、カウンタ（ＣＴＲ）の初期値を
（（１０”−１）＋Ｒ８）として、カウント動作が行な
われる。この際の動作は第３図におけるａ −＋ ｂ
１ 、 ｂ ２ →ｃ −＋ ｅ→ｇ −＋ ｄの繰返
しとなる。
取込まれ、時刻の計時に供される。次にＣＰＵ内の時刻
を補正する場合について説明する。この際は、補正値設
定表示部１３の補正値設定操作部２１、単位補正値設定
操作部２２、及び設定釦２３等を操作して、６一 時刻修正のための補正値ＲＡ及びその補正値ＲＡに対応
する割込み信号ＴＩ毎の単位補正値Ｒ８を設定する。例
えばＣＰＵ内の時刻を２０秒進ませる場合は、補正値設
定操作部２１にて「−＋２０．０秒」を、又、２０秒遅
らせる場合は同じ＜ ｌ’−２０，０秒」を設定し、更
にその補正を割込み信号ＴＩ毎に１００μｓずつ行なわ
せる場合は単位補正値設定操作部２２にて単位補正値と
して［ｌ ＯＯＪを、又、１０μＳずつ行なわせる場合
であれば単位補正値として「１０」を設定する。この設
定された補正値ＲＡ、及び単位補正値Ｒ８は、補正値表
示部３１、単位補正値表示部３２にそれぞれ表示される
とともに、クロック計数・補正部１２に送られる。而し
てその後、補正開始釦２３が操作されることにより、ク
ロック計数・補正部１２がこの操作信号を受けて、設定
された補正値ＲＡ、及びその単位補正値をもとに割込み
信号ＴＩ年単位補正を行なう。例えば、補正値ＲＡの符
号が十で、時刻を進めるための補正であることを示して
いれば、カウンタ（ＣＴＲ）の初期値を（（１０ｓ−１
） −Ｒ８）として、以後、この補正された初期値をも
とにカウンタ（ＣＴＲ）がカウント動作を行なう。而し
てそのカウント動作が負となる度に割込み信号ＴＩが出
力されるとともに、補正値設定表示部１３における補正
値表示部３１の内容がその補正部だけ差し引かれ、再び
上記したカウント動作が繰返し行なわれる。すなわち、
第３図におけるａ−＋ｂＺ、ｂ２→ａ→ｅ−＋ｆ→ｄの
動作が繰返し行なわれる。このような単位補正値Ｒ８に
従う割込み信号ＴＩ毎の補正動作が、設定された補正値
ＲＡの時間分だけ、すなわち補正値表示部３１の内容が
００，０秒となるまで行なわれる。例えば補正値ＲＡが
ｒ＋２０．ＯＩＩｍ単位補正値Ｒ８が「１００」であっ
たとすると、１００ｍ５毎に１００μＢ進む補正動作の
繰返しによシ約５時間で時刻の修正が終了する。又、補
正値ＲＡの符号が−で、時刻を遅らせるための補正であ
るととを示していれば、カウンタ（ＣＴＲ）の初期値を
（（１０”−１）＋Ｒ８）として、カウント動作が行な
われる。この際の動作は第３図におけるａ −＋ ｂ
１ 、 ｂ ２ →ｃ −＋ ｅ→ｇ −＋ ｄの繰返
しとなる。
上述したような計時装置１０を用いてＣＰＵ内の時刻計
時、及び時刻の修正を行なうことによシ、ＣＰＵに時刻
の誤差が生じた際にシステムに影響を与えることなくす
なわちシステム内で時刻の重複、抜は等が生じることな
く時刻を容易に修正することができる。
時、及び時刻の修正を行なうことによシ、ＣＰＵに時刻
の誤差が生じた際にシステムに影響を与えることなくす
なわちシステム内で時刻の重複、抜は等が生じることな
く時刻を容易に修正することができる。
第４図は本発明の他の実施例を示すブロック図である。
この第４図の構成が上記第１図の構成と特に異なるとこ
ろは、計時装置１０３に、日付及び時刻（例えば年１月
２日９時２分９秒）の計時、表示機能をもち、クロック
計数・補正部１２からの割込み信号ＴＩによシ計時動作
を実行する時計モジー−ル１４を設け、ＣＰＵ側がこの
時計モジュール１４よシ任意に日付及び時刻を読取るこ
とができるようにした点である。
ろは、計時装置１０３に、日付及び時刻（例えば年１月
２日９時２分９秒）の計時、表示機能をもち、クロック
計数・補正部１２からの割込み信号ＴＩによシ計時動作
を実行する時計モジー−ル１４を設け、ＣＰＵ側がこの
時計モジュール１４よシ任意に日付及び時刻を読取るこ
とができるようにした点である。
このような構成とすることによシ、システム立上げ時等
において、日付及び時刻情報をＣＰＵ内に容易にセット
することができ、又、システム立上 ム立上げ後においても必要に応じて任意の時点で時刻情
報を読込むことができる。
において、日付及び時刻情報をＣＰＵ内に容易にセット
することができ、又、システム立上 ム立上げ後においても必要に応じて任意の時点で時刻情
報を読込むことができる。
以上詳記したように本発明によれば、計算機内の時刻の
補正をシステム処理動作に影響を及ぼすことなく円滑に
行なうことのできる計時装置が提供できる。
補正をシステム処理動作に影響を及ぼすことなく円滑に
行なうことのできる計時装置が提供できる。
第１図は本発明の一実施例を示すブロック図、第２図は
上記第１図における補正値設定表示部の構成例を示す正
面図、第３図は上記実施例の動作を説明するためのタイ
ムチャート、第４図は本発明の他の実施例を示すブロッ
ク図である。 １１・・・基本クロック発生部、１２・・・クロック計
数・補正部、１３・・・補正値設定表示部、１４・・・
時計モ・ジュール、２０・・補正値設定部、３０・・・
補正値表示部、ＣＴＲ・カウンタ、Ｓ ・補正制御部、
ＲＡ ・補正値、Ｒ８・・単位補正値、ＴＩ・・時刻
計時用パルス（割込み信号）。 出願人代理人 弁理士 鈴 江 武 彦１０− 第３図 第４図 １
上記第１図における補正値設定表示部の構成例を示す正
面図、第３図は上記実施例の動作を説明するためのタイ
ムチャート、第４図は本発明の他の実施例を示すブロッ
ク図である。 １１・・・基本クロック発生部、１２・・・クロック計
数・補正部、１３・・・補正値設定表示部、１４・・・
時計モ・ジュール、２０・・補正値設定部、３０・・・
補正値表示部、ＣＴＲ・カウンタ、Ｓ ・補正制御部、
ＲＡ ・補正値、Ｒ８・・単位補正値、ＴＩ・・時刻
計時用パルス（割込み信号）。 出願人代理人 弁理士 鈴 江 武 彦１０− 第３図 第４図 １
Claims (1)
- 計時用の基本りａツク信号を発生する基本クロック発生
部と、この基本クロック発生部よ多発生された基本クロ
ック信号を計数し、所定の計数値となる度に時刻計時信
号を出力する計数手段と、この計数手段によシ得られる
時刻計時信号を受けて時刻の計時を行なう時計機能部の
修正すべき時刻に対する補正値、及びこの補正値に対す
る前記時刻計時信号毎の単位補正値を設定する設定手段
と、この設定手段で設定された補正値に対する前記時計
機能部の時刻の修正を前記単位補正値に従い前記時刻計
時信号単位で行なう補正手段とを具備してなることを特
徴とした計時装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202806A JPS58103017A (ja) | 1981-12-16 | 1981-12-16 | 計時装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202806A JPS58103017A (ja) | 1981-12-16 | 1981-12-16 | 計時装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103017A true JPS58103017A (ja) | 1983-06-18 |
Family
ID=16463501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202806A Pending JPS58103017A (ja) | 1981-12-16 | 1981-12-16 | 計時装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119217U (ja) * | 1990-03-16 | 1991-12-09 |
-
1981
- 1981-12-16 JP JP56202806A patent/JPS58103017A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119217U (ja) * | 1990-03-16 | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58103017A (ja) | 計時装置 | |
| EP0409568B1 (en) | Electronic timepiece | |
| GB1560840A (en) | Electronic timepiece | |
| JP3041351B2 (ja) | クロノグラフ機能付アナログ電子時計 | |
| JPS6237354B2 (ja) | ||
| JPH07244540A (ja) | 高精度時計装置 | |
| JP2984770B2 (ja) | 電子時計 | |
| JPS60192202A (ja) | 修正機能付測長装置 | |
| JPS5816319A (ja) | 計算機システムの時刻制御装置 | |
| JP3167307B2 (ja) | 指針式電子時計 | |
| JP3124593B2 (ja) | 補正装置 | |
| JPH0134149Y2 (ja) | ||
| JPH05302940A (ja) | 周波数測定装置 | |
| JPS62150445A (ja) | ウオツチドツグタイマ付電子計算機技術応用機器 | |
| JP2002181968A (ja) | 時刻タイマ | |
| JPS649393A (en) | Electronic timepiece | |
| JPH0557696U (ja) | 帰零スイッチ機構 | |
| GB2036387A (en) | Electronic Timepiece | |
| JPH1138959A (ja) | 表示装置 | |
| JPS59202537A (ja) | プリンタ付き電子機器の割込み制御方法 | |
| JPH03218492A (ja) | カレンダ表示付指針式電子時計 | |
| JPS6345917A (ja) | 稼働記録装置のデ−タカウントシステム | |
| JPS59135390A (ja) | 電子式ストツプウオツチ | |
| JPS6031085A (ja) | 電子時計 | |
| JPS6131481B2 (ja) |