JPS58103236A - 周波数安定化発振回路 - Google Patents
周波数安定化発振回路Info
- Publication number
- JPS58103236A JPS58103236A JP56202916A JP20291681A JPS58103236A JP S58103236 A JPS58103236 A JP S58103236A JP 56202916 A JP56202916 A JP 56202916A JP 20291681 A JP20291681 A JP 20291681A JP S58103236 A JPS58103236 A JP S58103236A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、出力発振周波数の安定化を行なうと共に、
所望の周波数にステップ同調するようにした周波数安定
化発振回路に関するものである。 従来この種の回路としてはｇＪ１図に示すものがあった
。第１図において、（１）は周波数同調制御信号入力端
子、（２）は周波数同調制御信号柩と後述する周波数安
定化のための周波数弁別信号ａｌｌとを加算し、可変周
波数発振器（３）の周波数同調制御信号とする加算回路
、（４ａＸ４ｂ）は分配回路、（５）は出力端子、（６
）は分配回路（４ｂ）、遅延時間；τを有する遅延回路
（７）、及び非遅延信号（８）と遅延信号（９）との位
相差を検出する位相検出回路ααで構成した周波数弁別
回路で、周波数制御信号Ｑｌｌを上記加算回路（２）へ
帰還している。 次に動作について説明する。 周波数同調制御信号α２に比例した可変周波散発ｍ器［
３１（７）発振周波数： ｆｃＨｚ）ハ分配回路（４１
Ｘ４ｂ）を経て周波数弁別回路（６）の非遅延信号（８
）となり、これは Ｖｌ（ｔ） ＝ Ｋｌ ・ｇｉｎ ２ｙｒｆｔで表わさ
れる。−１方、遅延時間（τ）を有する遅延回路（７）
を通った遅延信号（９）は Ｖｚ（ｔ） ＝ Ｋ２− ｓｉｎ ２πｆ（ｔ−ｒ）で
表わされ、Ｖｔ（ｔ）に対し２πｆτだけ位相差を持つ
ことになる。この両信号が位相検波回路ααに入力し、
その出力に位相差；２πｆτに比例した周波数弁別信号
（社）を得る。これは次式で表わされる。 Ｖｏ（ｔ ） ＝ Ｋ−ｃｏｓ ２πｆｔ第２図にこの
周波数弁別信号ｕ１１を示す。Ｖｏ（ｔ）は発振周波数
；ｆに対し遅延回路（７）の遅延時間の逆１ 数；１／τに相当する周期を持ち、（ｎ＋１−）〒（ｎ
は整数）の点に零点を持つ信号である。従って周波数弁
別信号α１）を加算回路（２）を通して負帰還すること
により、発振周波数を１の周期で任意に安定化τ することかできる。 今、安定点ＰＳを第２図に示すように設定して負帰還ル
ープを構成した場合、可変周波数発振器（３）の発振周
波数；ｆが（（ｎ−１）＋−Ｌ）Ａ−＜ｉ＜＜。 ４ τ ｎ＋１）・１になる様に周波数同調制御信号■を設４
τ 定すれば負帰還ループの作用により発振周波数；ｆは安
定点： （ｍＡ−）・” ［Ｈｚ：ｌに引込まれる。 ４ τ 第２図の矢印は、引込方向を示す。すなわち各安定点に
対する周波数引込範囲は士π（Ｈ２Ｉである。 従来の回路は以上のように構成されているので、所望の
絶対周波数で安定発振させるためには可変周波数発振器
（３）の周波数同調確度より周波数同調制御信号の直線
性等に帰因するものである。従って遅延時間；τは余り
大きくできないので遅延時間の逆数：１／τの間隔で得
られる発振周波数の同調ステップがあらくなる。又、発
振周波数を変更する場合は±１／τの精度で周波数同調
制御信号０ｚを再設定する必要かあるなどの欠点がある
。 この発明は上記のような従来のものの欠点を除去するた
めになされたもので従来のものと同じ遅組時間；τを有
する周波数弁別回路にｌ／Ｑ位相検出回路及びｌ／Ｑビ
デオ合成回路を付加することにより、任意の位相を持つ
周波数弁別信号を選定できるようにし、且つ帰還ループ
を構成した場合の周波数補正エラー（周波数弁別信号）
が常に零となるよう最初に設定した周波数同調制御信号
を自動補正する回路を付加することによって、上記周波
数弁別信号を順次選定するだけで容易に所望の周波数を
発振できるようにした周波数安定化発振回路を提供する
ことを目的としている。 以下、この発明の一実施例を図について説明す力端子、
（ハ）は帰還ループ開閉制御信号入力端子で、上記入力
端子（２）よりディジタル制御データを入力する時に発
振器の癩還ループを開閉スイッチ＠により開閉するもの
である。因は上記入力端子（２Ｄのディジタル制御デー
タをプリセットすると共に後述するウィンドコンパレー
タ（ハ）により制御されるクロック信号により上記プリ
セットデータを中心にアップダウンカウントするｎビッ
トアップダウンカウンタ、罰は該カウンタ（５）の出力
をＤ／Ａ ｉ摸するＤ／Ａコンバータ、＋２１は該Ｄ／
Ａコンバータ（ハ）のアナログ信号出力と帰還信号であ
る周波数弁別信号Ｉとを加算する加算回路、（３）は可
変周波数発振器、（４ａ ＋（４ｂ）（４ｃ）は分配回
路、（５）は出力端子、（財）は分配回路（４ａ）（４
ｂ）、遅延時間：τを有する遅延回路（７）、Ｉ／Ｑ位
相検出のための０°／９０°ハイブリッド回路■、位相
検波回路（１０ａ）（１０ｂ）から構成される位相検出
回路、（３５）は位相検波回路（１０＠）（１０ｂ）の
出力信号（ｌビデオ、Ｑビデオ）を加減算する加減算回
路（社）、及び加減算回路（２）の出力の周波数弁別信
号を切替信号入力（財）によって選択する切替回路（支
）から構成されているＩ／Ｑビデオ合成回路、（至）は
上記Ｉ／Ｑ位相検出回路（財）とＩ／Ｑビデオ合成回路
（ト）とからなり、周波数弁別信号０を出力する周波数
弁別回路、■は周波数弁別信号αＶの正負極性及びウィ
ンド領域（零点領域）を判別するウィンドコンパレータ
で、判別信号としてアップダウン命令を上記アップダウ
ンカウンタ（至）に与えると共にクロック入力端子のか
らのクロック信号かカウンタ６に入力するのを開閉する
ゲート回路（イ）を制御する。 次に本実施例の動作について説明する。 帰還ループ開閉制御信号入力端子器のループ開閉信号に
より帰還ループ開閉用スイッチ■を開にして所望の周波
数同調ディジタルデータを入力端子Ｑυより入力し、ア
ップダウンカウンタ器にプリセットする。プリセットし
たデータはＤ／Ａコンバータ鰭によりアナログ信号に変
換され、加算回路（２）を経て可変周波数発振器（３）
を周波数同調する。 これにより発振した発振周波数：ｆ［Ｈ−Ｚ］は分配回
路（４ａ）を経て周波数弁別回路（至）に入力する。 周波数弁別回路（至）は遅延時間；τを有する遅延回路
（７）と２つの位相検波回路（１０ｍ）（１０ｂ）を持
つてずれたＱビデオｖＱと！ビデオｖＩが出力される。 ＶＱ ＝ Ｋ、ＣＱＳ２ＫＥ−ｒ に示す計８種類の周波数弁別信号を作成する。第４図に
おいてＮは加減算回路（２）の出力端子番号を示す。こ
こで θ番目の端子には１ １ −（１＋Ｑ） ｑ ａ −（−Ｉ＋Ｑ） ４ −Ｉ ｓ −（−Ｉ−Ｑ） ６ −Ｑ ７ ”（Ｉ−Ｑ） ρ の合成信号を得る。すなわちＮ番目（Ｎ＝Ｑ、１．２・
・・７）の端子には（ＣＩ３ｓ・２πｆτ十τπ）なる
合成信号を作成し、切替回路優に入力する。切替回路−
は切替信号（財）により所望の合成信号を周波数弁別信
号αＶとして選択する回路である。 今、所望の発振周波数： ｆ（Ｈｚ）が（ｎ−７）−Ｌ
［Ｈｚ］（ｎは整数〕の場合、切替回路（２）によりτ Ｎ＝０を選択し、周波数同調テイジタルデータを所望の
周波数の±π（Ｈ２）の範囲内に設定し帰還ループ開閉
スイッチ（支）を閉にすれば前述した第１図の従来のも
のと同様に負帰還ループの動作により発振周波数： ｆ
［Ｈ２］は上記安定点：＜ｎ−！−）・’（Ｈｚ）に
引込まれる。第４図に安定点に引込τ む方向を矢印で示す。 一方、周波数引込みと同時に周波数弁別信号αＢには最
初、周波数同調ディジタルデータによって所望の周波数
に対し惣哀の精度で設定したための補正エラーが生じる
。ウィンドコンパレータ（支）はこの補正エラーをほぼ
零点
所望の周波数にステップ同調するようにした周波数安定
化発振回路に関するものである。 従来この種の回路としてはｇＪ１図に示すものがあった
。第１図において、（１）は周波数同調制御信号入力端
子、（２）は周波数同調制御信号柩と後述する周波数安
定化のための周波数弁別信号ａｌｌとを加算し、可変周
波数発振器（３）の周波数同調制御信号とする加算回路
、（４ａＸ４ｂ）は分配回路、（５）は出力端子、（６
）は分配回路（４ｂ）、遅延時間；τを有する遅延回路
（７）、及び非遅延信号（８）と遅延信号（９）との位
相差を検出する位相検出回路ααで構成した周波数弁別
回路で、周波数制御信号Ｑｌｌを上記加算回路（２）へ
帰還している。 次に動作について説明する。 周波数同調制御信号α２に比例した可変周波散発ｍ器［
３１（７）発振周波数： ｆｃＨｚ）ハ分配回路（４１
Ｘ４ｂ）を経て周波数弁別回路（６）の非遅延信号（８
）となり、これは Ｖｌ（ｔ） ＝ Ｋｌ ・ｇｉｎ ２ｙｒｆｔで表わさ
れる。−１方、遅延時間（τ）を有する遅延回路（７）
を通った遅延信号（９）は Ｖｚ（ｔ） ＝ Ｋ２− ｓｉｎ ２πｆ（ｔ−ｒ）で
表わされ、Ｖｔ（ｔ）に対し２πｆτだけ位相差を持つ
ことになる。この両信号が位相検波回路ααに入力し、
その出力に位相差；２πｆτに比例した周波数弁別信号
（社）を得る。これは次式で表わされる。 Ｖｏ（ｔ ） ＝ Ｋ−ｃｏｓ ２πｆｔ第２図にこの
周波数弁別信号ｕ１１を示す。Ｖｏ（ｔ）は発振周波数
；ｆに対し遅延回路（７）の遅延時間の逆１ 数；１／τに相当する周期を持ち、（ｎ＋１−）〒（ｎ
は整数）の点に零点を持つ信号である。従って周波数弁
別信号α１）を加算回路（２）を通して負帰還すること
により、発振周波数を１の周期で任意に安定化τ することかできる。 今、安定点ＰＳを第２図に示すように設定して負帰還ル
ープを構成した場合、可変周波数発振器（３）の発振周
波数；ｆが（（ｎ−１）＋−Ｌ）Ａ−＜ｉ＜＜。 ４ τ ｎ＋１）・１になる様に周波数同調制御信号■を設４
τ 定すれば負帰還ループの作用により発振周波数；ｆは安
定点： （ｍＡ−）・” ［Ｈｚ：ｌに引込まれる。 ４ τ 第２図の矢印は、引込方向を示す。すなわち各安定点に
対する周波数引込範囲は士π（Ｈ２Ｉである。 従来の回路は以上のように構成されているので、所望の
絶対周波数で安定発振させるためには可変周波数発振器
（３）の周波数同調確度より周波数同調制御信号の直線
性等に帰因するものである。従って遅延時間；τは余り
大きくできないので遅延時間の逆数：１／τの間隔で得
られる発振周波数の同調ステップがあらくなる。又、発
振周波数を変更する場合は±１／τの精度で周波数同調
制御信号０ｚを再設定する必要かあるなどの欠点がある
。 この発明は上記のような従来のものの欠点を除去するた
めになされたもので従来のものと同じ遅組時間；τを有
する周波数弁別回路にｌ／Ｑ位相検出回路及びｌ／Ｑビ
デオ合成回路を付加することにより、任意の位相を持つ
周波数弁別信号を選定できるようにし、且つ帰還ループ
を構成した場合の周波数補正エラー（周波数弁別信号）
が常に零となるよう最初に設定した周波数同調制御信号
を自動補正する回路を付加することによって、上記周波
数弁別信号を順次選定するだけで容易に所望の周波数を
発振できるようにした周波数安定化発振回路を提供する
ことを目的としている。 以下、この発明の一実施例を図について説明す力端子、
（ハ）は帰還ループ開閉制御信号入力端子で、上記入力
端子（２）よりディジタル制御データを入力する時に発
振器の癩還ループを開閉スイッチ＠により開閉するもの
である。因は上記入力端子（２Ｄのディジタル制御デー
タをプリセットすると共に後述するウィンドコンパレー
タ（ハ）により制御されるクロック信号により上記プリ
セットデータを中心にアップダウンカウントするｎビッ
トアップダウンカウンタ、罰は該カウンタ（５）の出力
をＤ／Ａ ｉ摸するＤ／Ａコンバータ、＋２１は該Ｄ／
Ａコンバータ（ハ）のアナログ信号出力と帰還信号であ
る周波数弁別信号Ｉとを加算する加算回路、（３）は可
変周波数発振器、（４ａ ＋（４ｂ）（４ｃ）は分配回
路、（５）は出力端子、（財）は分配回路（４ａ）（４
ｂ）、遅延時間：τを有する遅延回路（７）、Ｉ／Ｑ位
相検出のための０°／９０°ハイブリッド回路■、位相
検波回路（１０ａ）（１０ｂ）から構成される位相検出
回路、（３５）は位相検波回路（１０＠）（１０ｂ）の
出力信号（ｌビデオ、Ｑビデオ）を加減算する加減算回
路（社）、及び加減算回路（２）の出力の周波数弁別信
号を切替信号入力（財）によって選択する切替回路（支
）から構成されているＩ／Ｑビデオ合成回路、（至）は
上記Ｉ／Ｑ位相検出回路（財）とＩ／Ｑビデオ合成回路
（ト）とからなり、周波数弁別信号０を出力する周波数
弁別回路、■は周波数弁別信号αＶの正負極性及びウィ
ンド領域（零点領域）を判別するウィンドコンパレータ
で、判別信号としてアップダウン命令を上記アップダウ
ンカウンタ（至）に与えると共にクロック入力端子のか
らのクロック信号かカウンタ６に入力するのを開閉する
ゲート回路（イ）を制御する。 次に本実施例の動作について説明する。 帰還ループ開閉制御信号入力端子器のループ開閉信号に
より帰還ループ開閉用スイッチ■を開にして所望の周波
数同調ディジタルデータを入力端子Ｑυより入力し、ア
ップダウンカウンタ器にプリセットする。プリセットし
たデータはＤ／Ａコンバータ鰭によりアナログ信号に変
換され、加算回路（２）を経て可変周波数発振器（３）
を周波数同調する。 これにより発振した発振周波数：ｆ［Ｈ−Ｚ］は分配回
路（４ａ）を経て周波数弁別回路（至）に入力する。 周波数弁別回路（至）は遅延時間；τを有する遅延回路
（７）と２つの位相検波回路（１０ｍ）（１０ｂ）を持
つてずれたＱビデオｖＱと！ビデオｖＩが出力される。 ＶＱ ＝ Ｋ、ＣＱＳ２ＫＥ−ｒ に示す計８種類の周波数弁別信号を作成する。第４図に
おいてＮは加減算回路（２）の出力端子番号を示す。こ
こで θ番目の端子には１ １ −（１＋Ｑ） ｑ ａ −（−Ｉ＋Ｑ） ４ −Ｉ ｓ −（−Ｉ−Ｑ） ６ −Ｑ ７ ”（Ｉ−Ｑ） ρ の合成信号を得る。すなわちＮ番目（Ｎ＝Ｑ、１．２・
・・７）の端子には（ＣＩ３ｓ・２πｆτ十τπ）なる
合成信号を作成し、切替回路優に入力する。切替回路−
は切替信号（財）により所望の合成信号を周波数弁別信
号αＶとして選択する回路である。 今、所望の発振周波数： ｆ（Ｈｚ）が（ｎ−７）−Ｌ
［Ｈｚ］（ｎは整数〕の場合、切替回路（２）によりτ Ｎ＝０を選択し、周波数同調テイジタルデータを所望の
周波数の±π（Ｈ２）の範囲内に設定し帰還ループ開閉
スイッチ（支）を閉にすれば前述した第１図の従来のも
のと同様に負帰還ループの動作により発振周波数： ｆ
［Ｈ２］は上記安定点：＜ｎ−！−）・’（Ｈｚ）に
引込まれる。第４図に安定点に引込τ む方向を矢印で示す。 一方、周波数引込みと同時に周波数弁別信号αＢには最
初、周波数同調ディジタルデータによって所望の周波数
に対し惣哀の精度で設定したための補正エラーが生じる
。ウィンドコンパレータ（支）はこの補正エラーをほぼ
零点
【ウィンド領域】にす矢印で示す如く周波数弁別信
号が負であれはカウントアツプ命令を、又正であればカ
ウントダウン命令をアップダウンカウンタ器に与え、最
初にカウンタにプリセットした周波数同調ディジタルデ
ータを基準にアップダウンカウントする。この結果、ウ
ィンドコンパレータ弼がウィンド領域を判別すれは、ア
ップダウンカウンタ器へのクロック入力（２）はゲート
回路（イ）によって禁止され、アップダウンカウンター
はカウントを止める。この状態がＮ＝Ｑにおける安定状
態であり、最初に設定したディジタルコードによる周波
数設定誤差をほぼ１零′にするよう補正するので周波数
弁別信号ＩはＩＮ １ はぼ１零′になる。発振周波数： （（ｎ−７）±１）
・７［Ｈｚ］についても上記と同様の手順で所望の安定
化発振周波数を得ることができる。なお第４図のＩＰが
最初の設定点である。 父上記のディジタルコードの自動補正により発振周波数
を広帯域に渡って１７８τステツプ毎にＮを変えるだけ
で増加又は減少させることかできる。 すなわちウィンドコンパレータ（支）の判別を見ながら
順次Ｎ＝：Ｑ、ｌ、２・・・７，０，１，２・・・・・
・ と変えて行けば周波数は１／８τステツプで増加し
、逆にＮ＝０，７，６・・・０，７，６・・−・・と変
えて行けば減少する。ここでもしディジタルコードの補
正がなけれはＮの変化だけで１周期（すなわち周波τ 数引込範囲；±π〕の範囲しか周波数をステップ同調で
きない。従って周波数を１７τ以上に渡って変える場合
は周波数同調信号（粗調信号）の再設定が必要である。 なお、上記実施例では周波数弁別回路内の１／Ｑ位相検
出回路にミキサを使用したが、第５図に示すＰＦＤ回路
でも良い。図において、（４ｄ）（４ｅ）は分配回路、
（３０Ｃ）（３０ｄ）（３０ｅ）はθ°／９０°ハイブ
リット回路、（４１＆）〜（４１ｄ）はマツチドペア検
波回路、（４２ａ）（４２ｂ）は差動増幅回路であり、
Ｉ、Ｑ出力は入力信号周波数ｆに対し、Ｑ＝Ｋｃｏｓ
２ｇｆｔ 、 Ｉ ＝Ｋ ｓｉｎ ２πｆτとなる。 又、可変周波数発振器は電圧制御型、電流制御型及び粗
同調制御端子と帰還回路によって補正する微調端子が別
々になったもの等測れでも良い。 さらにＩ／Ｑ合成信号の数を増やせばさらに任意のより
細かなステップで周波数を設定できる。又、上記実施例
では周波数安定化発振回路の場合について説明したが、
Ｎを連続に高速で切替えできるようにすれば周波数確度
の高い拘引信号発生装置としても利用できる。 以上のようにこの発明によれば可変周波数発振器の帰還
ループに入れた周波数安定化のための周波数弁別回路に
ｌ／Ｑ位相検出回路及びｌ／Ｑビデオ合成回路を用いて
いるので、発振器の所要同調確度（又は引込範囲）が士
、７（ｒは遅延線の遅延時間）であるにもかかわらず、
周波数の設定は（Ｎは１／Ｑ合成信号の数）とより細か
く周波数を安定に設定できる。又、帰還ループのエラー
（周波数弁別信号）を各安定点ではぼ１零′にする様、
周波数同調制御信号を常に補正しているので、広帯域に
渡つて周波数の増減が容易に行えるという効果がある。
号が負であれはカウントアツプ命令を、又正であればカ
ウントダウン命令をアップダウンカウンタ器に与え、最
初にカウンタにプリセットした周波数同調ディジタルデ
ータを基準にアップダウンカウントする。この結果、ウ
ィンドコンパレータ弼がウィンド領域を判別すれは、ア
ップダウンカウンタ器へのクロック入力（２）はゲート
回路（イ）によって禁止され、アップダウンカウンター
はカウントを止める。この状態がＮ＝Ｑにおける安定状
態であり、最初に設定したディジタルコードによる周波
数設定誤差をほぼ１零′にするよう補正するので周波数
弁別信号ＩはＩＮ １ はぼ１零′になる。発振周波数： （（ｎ−７）±１）
・７［Ｈｚ］についても上記と同様の手順で所望の安定
化発振周波数を得ることができる。なお第４図のＩＰが
最初の設定点である。 父上記のディジタルコードの自動補正により発振周波数
を広帯域に渡って１７８τステツプ毎にＮを変えるだけ
で増加又は減少させることかできる。 すなわちウィンドコンパレータ（支）の判別を見ながら
順次Ｎ＝：Ｑ、ｌ、２・・・７，０，１，２・・・・・
・ と変えて行けば周波数は１／８τステツプで増加し
、逆にＮ＝０，７，６・・・０，７，６・・−・・と変
えて行けば減少する。ここでもしディジタルコードの補
正がなけれはＮの変化だけで１周期（すなわち周波τ 数引込範囲；±π〕の範囲しか周波数をステップ同調で
きない。従って周波数を１７τ以上に渡って変える場合
は周波数同調信号（粗調信号）の再設定が必要である。 なお、上記実施例では周波数弁別回路内の１／Ｑ位相検
出回路にミキサを使用したが、第５図に示すＰＦＤ回路
でも良い。図において、（４ｄ）（４ｅ）は分配回路、
（３０Ｃ）（３０ｄ）（３０ｅ）はθ°／９０°ハイブ
リット回路、（４１＆）〜（４１ｄ）はマツチドペア検
波回路、（４２ａ）（４２ｂ）は差動増幅回路であり、
Ｉ、Ｑ出力は入力信号周波数ｆに対し、Ｑ＝Ｋｃｏｓ
２ｇｆｔ 、 Ｉ ＝Ｋ ｓｉｎ ２πｆτとなる。 又、可変周波数発振器は電圧制御型、電流制御型及び粗
同調制御端子と帰還回路によって補正する微調端子が別
々になったもの等測れでも良い。 さらにＩ／Ｑ合成信号の数を増やせばさらに任意のより
細かなステップで周波数を設定できる。又、上記実施例
では周波数安定化発振回路の場合について説明したが、
Ｎを連続に高速で切替えできるようにすれば周波数確度
の高い拘引信号発生装置としても利用できる。 以上のようにこの発明によれば可変周波数発振器の帰還
ループに入れた周波数安定化のための周波数弁別回路に
ｌ／Ｑ位相検出回路及びｌ／Ｑビデオ合成回路を用いて
いるので、発振器の所要同調確度（又は引込範囲）が士
、７（ｒは遅延線の遅延時間）であるにもかかわらず、
周波数の設定は（Ｎは１／Ｑ合成信号の数）とより細か
く周波数を安定に設定できる。又、帰還ループのエラー
（周波数弁別信号）を各安定点ではぼ１零′にする様、
周波数同調制御信号を常に補正しているので、広帯域に
渡つて周波数の増減が容易に行えるという効果がある。
第１図は従来の周波数安定化発振回路のブロック図、第
２図は周波数弁別信号の特性図、第３図はこの発明の一
実施例による周波数安定化発振回路のブロック図、第４
図は周波数弁別信号の切替えによるステップ同調の状態
を示す図、第５図はＩ／Ｑ位相検出回路の他の一例を示
すブロック図である。 （３）・・・可変周波数発振器、（至）・・・Ｉ／Ｑ位
相検出回路、１３５）・・・Ｉ／Ｑピテオ合成回路、（
・・・周波数弁別回路、凶・・・ループ開閉用スイッチ
（開閉回路）、■・・・ウィンドコンパレータ、（５）
・・・アップダウンカウンタ、＠・・・Ｄ／Ａコンバー
タ、（２）・・・加算回路。 なお、図中同一符号は同−又は相轟部分を示す。 代理人 葛野信− 第１図 第２図 鈍臘周坂救− 第４図 第５図
２図は周波数弁別信号の特性図、第３図はこの発明の一
実施例による周波数安定化発振回路のブロック図、第４
図は周波数弁別信号の切替えによるステップ同調の状態
を示す図、第５図はＩ／Ｑ位相検出回路の他の一例を示
すブロック図である。 （３）・・・可変周波数発振器、（至）・・・Ｉ／Ｑ位
相検出回路、１３５）・・・Ｉ／Ｑピテオ合成回路、（
・・・周波数弁別回路、凶・・・ループ開閉用スイッチ
（開閉回路）、■・・・ウィンドコンパレータ、（５）
・・・アップダウンカウンタ、＠・・・Ｄ／Ａコンバー
タ、（２）・・・加算回路。 なお、図中同一符号は同−又は相轟部分を示す。 代理人 葛野信− 第１図 第２図 鈍臘周坂救− 第４図 第５図
Claims (1)
- （１）周波数同調制御信号によって出力周波数が可変で
きる可変周波数発振器と、この発振器の出力信号とこの
出力信号を所定の遅蝙時間を有する遅延回路に通して得
られた遅延信号との位相差を検出し両信号の位相差に比
例したビデオ振幅を有し互いに９０°の位相差を持つＩ
、Ｑビデオ出力を得るＩ／Ｑ位相検出回路と、上記１．
Ｑビデオ出力から任意の位相を持った周波数弁別信号を
作成する１／Ｑビデオ合成回路と、上記周波数弁別信号
を開閉するため帰還ループに挿入された開閉回路と、上
記周波数弁別信号の正負極性及び零点領域を判別するウ
ィンドコンパレータと、その判別信号によりプリセット
した粗同調用周波数ディジタルコードを基準としてカウ
ントアツプ、カウントダウン及びカウントストップする
アップダウンカウンタと、このアップダウンカウンタの
ディジタル出力をＤ／ＡＲ換するＤ／Ａ ｉ挽回路と、
Ｄ／Ａ変換されたアナログ信号と前記周波数弁別信号と
を加算し前記可変周波数発振器の周波数同調制御信号と
する加算回路〆とを備え、上記可変周波数発振器の発振
周波数をディジタル制御に対応した周波数でステップ同
調できるようにしたことを特徴とする周波数安定化発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202916A JPS58103236A (ja) | 1981-12-15 | 1981-12-15 | 周波数安定化発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202916A JPS58103236A (ja) | 1981-12-15 | 1981-12-15 | 周波数安定化発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103236A true JPS58103236A (ja) | 1983-06-20 |
| JPS6321365B2 JPS6321365B2 (ja) | 1988-05-06 |
Family
ID=16465285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202916A Granted JPS58103236A (ja) | 1981-12-15 | 1981-12-15 | 周波数安定化発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103236A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283678A (ja) * | 2009-06-05 | 2010-12-16 | Nihon Koshuha Co Ltd | マグネトロン発振装置およびプラズマ処理装置 |
| JP2015133751A (ja) * | 2015-03-19 | 2015-07-23 | アンリツ株式会社 | マイクロ波信号発生器およびその周波数制御方法 |
-
1981
- 1981-12-15 JP JP56202916A patent/JPS58103236A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283678A (ja) * | 2009-06-05 | 2010-12-16 | Nihon Koshuha Co Ltd | マグネトロン発振装置およびプラズマ処理装置 |
| JP2015133751A (ja) * | 2015-03-19 | 2015-07-23 | アンリツ株式会社 | マイクロ波信号発生器およびその周波数制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321365B2 (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360403B1 (ko) | 듀티 싸이클 보정회로 및 방법 | |
| JP3532861B2 (ja) | Ｐｌｌ回路 | |
| US7304510B2 (en) | Digital phase detector improving phase detection resolution thereof | |
| JP3764785B2 (ja) | Ｐｌｌ回路及びその自動調整回路並びに半導体装置 | |
| JPH0556691B2 (ja) | ||
| JPH05129946A (ja) | Ｐｌｌ回路 | |
| JPH06244717A (ja) | 発振器クロック信号生成回路 | |
| JPH04262618A (ja) | 位相検波器 | |
| US4668917A (en) | Phase comparator for use with a digital phase locked loop or other phase sensitive device | |
| JPS58103236A (ja) | 周波数安定化発振回路 | |
| KR950013046A (ko) | 위상록 루프회로 | |
| JPS5843187A (ja) | 可変周波発振方式 | |
| US7760839B2 (en) | Offset controllable spread spectrum clock generator apparatus | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| US7039148B1 (en) | Phase detector and signal locking system controller | |
| JPS62126712A (ja) | Ｐｌｌ回路 | |
| JP2979043B2 (ja) | マルチル―プゲイン弱結合発振器 | |
| JPH05227017A (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| WO2006120746A1 (ja) | Ｐｌｌ回路およびその設計方法 | |
| JPH04165819A (ja) | 位相同期発振器 | |
| JP2001044829A (ja) | 位相同期回路 | |
| JPH04189029A (ja) | Ｐｌｌ回路 | |
| JP2748584B2 (ja) | 制御ループ切換形ディジタルｐｌｌ回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH0496424A (ja) | 信号発生器 |