JPS58107962A - スケジユ−リング方式 - Google Patents
スケジユ−リング方式Info
- Publication number
- JPS58107962A JPS58107962A JP20784481A JP20784481A JPS58107962A JP S58107962 A JPS58107962 A JP S58107962A JP 20784481 A JP20784481 A JP 20784481A JP 20784481 A JP20784481 A JP 20784481A JP S58107962 A JPS58107962 A JP S58107962A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- priority
- processing
- value
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は１個の処理装置に対して処理要求が多レベルの
優先順位を持ち、該優先順位別に複数の待ち行列を生成
する系に係り処理要求の優先順位のみでなく待ち行列長
をも合せて評価し処理順序を決めるスケジューリング方
式に関する。
優先順位を持ち、該優先順位別に複数の待ち行列を生成
する系に係り処理要求の優先順位のみでなく待ち行列長
をも合せて評価し処理順序を決めるスケジューリング方
式に関する。
（２） 従来技術と問題点
従来の複数の待ち行列に対するスケジェーリング方式は
、待ち行列の並んでいる個々の処理要求の優先順位のみ
に着目しているために、高優先順位の待ち行列が生成し
ている場合は、その待ち行列をすべて処理し終る迄、よ
り低優先順位の処理要求のものは待たされてしすい、待
ち行列長を増大させ待ち時間を伸ばしてしまう。従っ”
ｃＨち行列処理バッファが増大する欠点がある。又待ち
行列に於ける待ち時間に制限をもつ処理要求を有する場
合には適しない欠点を持つ。
、待ち行列の並んでいる個々の処理要求の優先順位のみ
に着目しているために、高優先順位の待ち行列が生成し
ている場合は、その待ち行列をすべて処理し終る迄、よ
り低優先順位の処理要求のものは待たされてしすい、待
ち行列長を増大させ待ち時間を伸ばしてしまう。従っ”
ｃＨち行列処理バッファが増大する欠点がある。又待ち
行列に於ける待ち時間に制限をもつ処理要求を有する場
合には適しない欠点を持つ。
（３）発明の目的
不発明の目的は上記の欠点を７ｊ くするために複数の
処理要求の待ち行列に対して、各待ち行列に並んだ個々
の優先順位で行列の優先順位を固定せず、行列長によっ
て、各待ち行列の優先側位を動的に変化させることによ
り待ち行列処理バッファを増大せす又各処理安求の待ち
行列の待ち時間を限定しかつ平均化の実現出来るスケジ
ューリング方式の提供にある。
処理要求の待ち行列に対して、各待ち行列に並んだ個々
の優先順位で行列の優先順位を固定せず、行列長によっ
て、各待ち行列の優先側位を動的に変化させることによ
り待ち行列処理バッファを増大せす又各処理安求の待ち
行列の待ち時間を限定しかつ平均化の実現出来るスケジ
ューリング方式の提供にある。
（４）発明の構成
本発明は上記の目的を達成するために１個の処理装置に
対して処理要求が多レベルの優先順位を狩ち、該優先順
位別に複数の待ち行列を生成する系において、該各優先
順位別待ち行列の長さを求める待ち行列長カウンタ、及
び該待ち行列長カウンタの値と待ち行列（こ並ぶ処理要
求の優先順位を決定する優先順位決定回路とを具備し、
その評価値の最大待ち行列より順次該処理装置に割当て
ることを％徴とするスケジューリング方式である。
対して処理要求が多レベルの優先順位を狩ち、該優先順
位別に複数の待ち行列を生成する系において、該各優先
順位別待ち行列の長さを求める待ち行列長カウンタ、及
び該待ち行列長カウンタの値と待ち行列（こ並ぶ処理要
求の優先順位を決定する優先順位決定回路とを具備し、
その評価値の最大待ち行列より順次該処理装置に割当て
ることを％徴とするスケジューリング方式である。
（５）発明の実施例
以下本発明の１実施例につき図に従って説明する。
第１図は本発明の実施例の評価関数として（優先順位）
Ｘ（待ち行列長）とした場合の原理図で（５）に処理順
序を示す。第２図は本発明の実施例の回路のブロック凶
である。
Ｘ（待ち行列長）とした場合の原理図で（５）に処理順
序を示す。第２図は本発明の実施例の回路のブロック凶
である。
図中１．２は待ち行列、３．１０は処理装置、４−１〜
４− ｎは待ち行列バッファ、５−１〜５価関数回路、
７−１〜７− ｎはアンド回路、８は優先順位決定部、
９はオア回路、１１は優先順位決定回路である。
４− ｎは待ち行列バッファ、５−１〜５価関数回路、
７−１〜７− ｎはアンド回路、８は優先順位決定部、
９はオア回路、１１は優先順位決定回路である。
第１図にて待ち行列１．２の優先順位レベルを１．０，
０．７とし評価関数としては（優先順位）×（待ち行列
長）とする。又待ち行列１は順番に１〜４の待ち行列と
し待ち行列２は順番ｌこａ−ｆの６つの待ち行列とする
。最初は待ち行列１の評価値は４Ｘ１−４、待ち行列２
の評価値は５ Ｘ Ｏ，７−４，２となるので待ち行列
２の最初の待ち行列ａを処理装置３に割当てる。次は待
ち行列１の評価値は変化せず待ち行列２の評価値は５
Ｘ Ｏ，７−３，５となるので待ち行列１の最初の待ち
行列１を処理装置３に割当てる。次は待ち行列１は３Ｘ
１−３、待ち行列２は５Ｘ０．７−３．５であるので待
ち行列２の待ち行列すを処理袋［３４こ割当てる。この
ように次々と評価関数により評価して処理装置３に割当
てると処理順序は（イ）に示す如くになる。故に待ち行
列２は低優先１１位であっても待ち行列の数３− によっては高優先順位の待ち行列１のものより先に処理
されることになり待ち時間は限定され又平均化される。
０．７とし評価関数としては（優先順位）×（待ち行列
長）とする。又待ち行列１は順番に１〜４の待ち行列と
し待ち行列２は順番ｌこａ−ｆの６つの待ち行列とする
。最初は待ち行列１の評価値は４Ｘ１−４、待ち行列２
の評価値は５ Ｘ Ｏ，７−４，２となるので待ち行列
２の最初の待ち行列ａを処理装置３に割当てる。次は待
ち行列１の評価値は変化せず待ち行列２の評価値は５
Ｘ Ｏ，７−３，５となるので待ち行列１の最初の待ち
行列１を処理装置３に割当てる。次は待ち行列１は３Ｘ
１−３、待ち行列２は５Ｘ０．７−３．５であるので待
ち行列２の待ち行列すを処理袋［３４こ割当てる。この
ように次々と評価関数により評価して処理装置３に割当
てると処理順序は（イ）に示す如くになる。故に待ち行
列２は低優先１１位であっても待ち行列の数３− によっては高優先順位の待ち行列１のものより先に処理
されることになり待ち時間は限定され又平均化される。
以上を実行するのには第２図にて優′ 先順位別に待
ち行列バッファ４−１〜４− ｎに処理要求のデータが
入力する度に待ち行列長カウンタ５−１〜５− ｎでカ
ウントし、其の値と、予め定めである優先順位値（先の
説明では１，０．７）を評価関数回路６−１〜５− ｎ
に入力し、それ等によるｔＦ価結果（第１図の場合は優
先１１位値×待ち行列長）を優先順位決定部８に人力す
る。これ番こより優先順位決定部８は判定して最優先の
待ち行列バッファに対応するアンド回路に１を出力しオ
ア回路９を介して処理袋［１０に割付ける。この場合待
ち行列バッファ４−１〜４− ｎの内削付けられた待ち
行列バッファに対応する待ち行列カウンタのカウント値
より１減じて父上記説明の動作を繰返えす。このことに
より第１図の説明の如く囚に示す処理順序に従って処理
されることになる。これにより待ち行列バッファ４−１
〜４− ｎノイ木掃イレ Ｈ（ユリ；ζ Ｊ−ｉ七ｂｒ
ａｔ−クチＪ１１（７）徘を電…学Ｍ２１ｂ艮定４− 出来又平均化出来る。同優先順位決定方式としては待ち
行列長に、あるスレッショルド値を設けその値を越えた
待ち行列を最優先とする方式とか、全体の処理待の待ち
行列数がある値を越えた時（優先１１位値）×（待ち行
列長）により評価して処理袋［１０に割付ける方式とし
てもよい。
ち行列バッファ４−１〜４− ｎに処理要求のデータが
入力する度に待ち行列長カウンタ５−１〜５− ｎでカ
ウントし、其の値と、予め定めである優先順位値（先の
説明では１，０．７）を評価関数回路６−１〜５− ｎ
に入力し、それ等によるｔＦ価結果（第１図の場合は優
先１１位値×待ち行列長）を優先順位決定部８に人力す
る。これ番こより優先順位決定部８は判定して最優先の
待ち行列バッファに対応するアンド回路に１を出力しオ
ア回路９を介して処理袋［１０に割付ける。この場合待
ち行列バッファ４−１〜４− ｎの内削付けられた待ち
行列バッファに対応する待ち行列カウンタのカウント値
より１減じて父上記説明の動作を繰返えす。このことに
より第１図の説明の如く囚に示す処理順序に従って処理
されることになる。これにより待ち行列バッファ４−１
〜４− ｎノイ木掃イレ Ｈ（ユリ；ζ Ｊ−ｉ七ｂｒ
ａｔ−クチＪ１１（７）徘を電…学Ｍ２１ｂ艮定４− 出来又平均化出来る。同優先順位決定方式としては待ち
行列長に、あるスレッショルド値を設けその値を越えた
待ち行列を最優先とする方式とか、全体の処理待の待ち
行列数がある値を越えた時（優先１１位値）×（待ち行
列長）により評価して処理袋［１０に割付ける方式とし
てもよい。
（６）発明の効果
以上詳細に説明した如く本発明によれば処理要求は低１
順位であってもその要求数（待ち行列の数）によっては
高優先順位のものより先に処理されるため処理待ち時間
が限定され、処理待ち時間が平均化されると共に待ち行
列バッファが小形化出来る効果がある。
順位であってもその要求数（待ち行列の数）によっては
高優先順位のものより先に処理されるため処理待ち時間
が限定され、処理待ち時間が平均化されると共に待ち行
列バッファが小形化出来る効果がある。
【図面の簡単な説明】
第１図は本発明の実施例の評価関数として（優先順位）
×（待ち行列長）とした場合の原理図、第２図は本発明
の実施例の回路のブロック図を示すＯ 図中１．２は待ち行列、３．１０は処理装置、４−１〜
４− ｎは待ち行列バッファ、５−１〜５− ｎは待ち
行列カウンタ、６−１〜５− ｎは評価関数回路、７−
１〜７− ｎはアンド回路、８は優先順位決定部、９は
オア回路、１１は優先順位決定回路である。
×（待ち行列長）とした場合の原理図、第２図は本発明
の実施例の回路のブロック図を示すＯ 図中１．２は待ち行列、３．１０は処理装置、４−１〜
４− ｎは待ち行列バッファ、５−１〜５− ｎは待ち
行列カウンタ、６−１〜５− ｎは評価関数回路、７−
１〜７− ｎはアンド回路、８は優先順位決定部、９は
オア回路、１１は優先順位決定回路である。
Claims (1)
- １個の処理装置に対して処理要求が多レベルの優先順位
を持ち、該優先順位別に複数の待ち行列を生成する系に
おいて、該各優先順位別待ち行列の長さを求める待ち行
列長カウンタ、及び該待ち行列長カウンタの値と待ち行
列に並ぶ処理要求の優先順位とを予め定めた評価関数に
よって評価し優先順位を決定する優先順位決定回路とを
具備し、その計価値の最大の待ち行列より順次該処理装
置に割当てることを特徴とするスケシー−リング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784481A JPS58107962A (ja) | 1981-12-22 | 1981-12-22 | スケジユ−リング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784481A JPS58107962A (ja) | 1981-12-22 | 1981-12-22 | スケジユ−リング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107962A true JPS58107962A (ja) | 1983-06-27 |
Family
ID=16546459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20784481A Pending JPS58107962A (ja) | 1981-12-22 | 1981-12-22 | スケジユ−リング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107962A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057441A (ja) * | 1983-09-08 | 1985-04-03 | Fujitsu Ltd | 情報処理装置 |
| JPS63177225A (ja) * | 1987-01-19 | 1988-07-21 | Nec Corp | 工程作業着手順決定方式 |
| JPS63214046A (ja) * | 1987-03-02 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPH01166202A (ja) * | 1987-12-01 | 1989-06-30 | Internatl Business Mach Corp <Ibm> | 自動生産リリース・システム |
| JPH05120031A (ja) * | 1991-10-30 | 1993-05-18 | Nec Ic Microcomput Syst Ltd | マイクロコンピユータ |
| JPH05210513A (ja) * | 1992-01-31 | 1993-08-20 | Nec Corp | 状態監視型割り込み制御システム |
| EP0788280A3 (en) * | 1996-02-01 | 1998-04-15 | International Business Machines Corporation | Maximum factor selection policy for batching VOD requests |
-
1981
- 1981-12-22 JP JP20784481A patent/JPS58107962A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057441A (ja) * | 1983-09-08 | 1985-04-03 | Fujitsu Ltd | 情報処理装置 |
| JPS63177225A (ja) * | 1987-01-19 | 1988-07-21 | Nec Corp | 工程作業着手順決定方式 |
| JPS63214046A (ja) * | 1987-03-02 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPH01166202A (ja) * | 1987-12-01 | 1989-06-30 | Internatl Business Mach Corp <Ibm> | 自動生産リリース・システム |
| JPH05120031A (ja) * | 1991-10-30 | 1993-05-18 | Nec Ic Microcomput Syst Ltd | マイクロコンピユータ |
| JPH05210513A (ja) * | 1992-01-31 | 1993-08-20 | Nec Corp | 状態監視型割り込み制御システム |
| EP0788280A3 (en) * | 1996-02-01 | 1998-04-15 | International Business Machines Corporation | Maximum factor selection policy for batching VOD requests |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149227B2 (en) | Round-robin arbiter with low jitter | |
| JP4095032B2 (ja) | ダイナミックランダムアクセスメモリデバイスへの要求をスケジュールする方法及び装置 | |
| JP5041805B2 (ja) | データストレージシステムのサービス品質コントローラ及びサービス品質方法 | |
| CN106095545B (zh) | 任务调度方法及装置 | |
| CN108681484B (zh) | 一种任务的分配方法、装置及设备 | |
| US9032127B2 (en) | Method of balancing I/O device interrupt service loading in a computer system | |
| US6473780B1 (en) | Scheduling of direct memory access | |
| CN105159782A (zh) | 基于云主机为订单分配资源的方法和装置 | |
| CN109086135B (zh) | 资源伸缩方法、装置、计算机设备及存储介质 | |
| US20180081722A1 (en) | Multi-platform scheduler for permanent and transient applications | |
| JP2005505854A (ja) | 構成可能なしきい値を使用して１つの資源への要求をスケジュールする方法及び装置 | |
| JP2014220780A (ja) | クオリティ・オブ・サービスのためのネットワーク帯域の階層割り当て | |
| WO2025108309A1 (zh) | 一种数据传输调度方法、装置、电子设备及存储介质 | |
| CN106201665A (zh) | 一种动态队列布置方法及设备 | |
| CN114661415A (zh) | 调度方法及计算机系统 | |
| US8863134B2 (en) | Real time scheduling system for operating system | |
| EP0537509A2 (en) | An adaptive scheduling scheme for dynamic service time allocation on a shared resource | |
| JP7688260B2 (ja) | 情報処理装置およびジョブスケジューリング方法 | |
| US10924416B2 (en) | Method for traffic shaping using a serial packet processing algorithm and a parallel packet processing algorithm | |
| JP2022088762A (ja) | 情報処理装置およびジョブスケジューリング方法 | |
| Seemakuthi et al. | A Review on Various Scheduling Algorithms | |
| Liu et al. | Cooperative job scheduling and data allocation for busy data-intensive parallel computing clusters | |
| JPH07234847A (ja) | ジョブのスケジューリング方法 | |
| Wang et al. | Proportional service allocation in distributed storage systems | |
| JP2000132411A (ja) | ディスパッチ装置及びｃｐｕの割り当て方法ならびにディスパッチ・プログラムを格納した記憶媒体 |