JPS58107969A - 擬似障害発生方式 - Google Patents

擬似障害発生方式

Info

Publication number
JPS58107969A
JPS58107969A JP56207873A JP20787381A JPS58107969A JP S58107969 A JPS58107969 A JP S58107969A JP 56207873 A JP56207873 A JP 56207873A JP 20787381 A JP20787381 A JP 20787381A JP S58107969 A JPS58107969 A JP S58107969A
Authority
JP
Japan
Prior art keywords
circuit
state
hardware
ctr
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56207873A
Other languages
English (en)
Inventor
Osamu Shimizu
清水 収
Toshio Shimada
嶋田 俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56207873A priority Critical patent/JPS58107969A/ja
Publication of JPS58107969A publication Critical patent/JPS58107969A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (υ 発明の分釘 V仁より斌似暉否C兜三δぜる方式、又は当データ的に
発生させることが出来ない。
(3)発明の目的 本発明の目的は、データ処理装置の陣沓検出回路が正常
に動作するか否かを試験する場合のハードウェアの状態
設定を自動的に行なえる方式を提供するにある。父、同
時に本方式の機能によりデータ処理装置に係るオペレイ
テインク・システム・プログラムの障害検出とりカバリ
−に関する性能評価及び、データ処理装置に係る保守、
試験用のプログラム・ツールの性能評価を行う場合の手
段を提供することにもある。
(4)発明の樋底 データ処理装置のハードウェアーの故障により発生する
ハードウェアーの状態を、当データ処理指示内容により
、状態設定するノ・−ドウエアーの個所、設定開始する
時刻、設定された状態を保持する時間、設定する状態の
内容等が指定される。
アのどの個所かを示すアドレス、設定する状態が論理信
号で“1′かθ″′か、設定開始する時刻、設定された
状態を保持する時間等の内容荀指定することが出来る。
命令形式の一例を第1図に示す。図ドで下位1ビツトで
状態設定する論理″1”、″ぽを示す。
R1−状態設定を開始する時刻を・指定する汎用レジス
タの番号を示す。
R3−設定された状態管保持する時間を指定する汎用レ
ジスタの番号を示すO B11)−B2で指定されたペースレジスタの内容2 とD2バートの内容が加算され、この円(g)関連ハー
ドウェア回路の説明 署を発生させるための制御回路で、制御回路を動作させ
るタイミングを作る回路下と、設定する論理状態を決め
る回路りと、状態設定を開始する時刻rカウントする回
路H−CTRと、設定された状態を保持する時間をカウ
ントする回路T −CTRと、ハードウェアの個所を指
定する回路LSAか似障害を発生させるために選択され
た、ノー−ドウエアのラッチLtを示す。
またiRは命令レジスタ、BR(す、はベースレジスタ
の一部、G望り、Gl)は汎用レジスタの一部であり、
EAGは実効アドレス加算器でおる。
スタ1RKaみ出すと、通常の処理と同様にB2パ3− 一部で指定されるペース・レジスタの内容とり。
パートの内容が加算器EAGで加算され、状態設定する
ハードウェアーの個所を示すアドレス情報として、回路
LSAに格納される。又、R1、R3バートで指定する
汎用レジスターの内容が、回路状態設定を行うまでの時
刻を決める。又、回路T−CTRはハードウェアーの状
態設定する時間をを示すFパートの下位1ビツトのコピ
ーでるる回路りにより指定される。回路Fによシ処理開
始タイミングが作成され、これによ多回路H−CTRが
ハードウェアの状態設定を開始する時刻を決める。
設定開始状態になると、回路LSAで選択されたハード
ウェアのラッチに対して、回路りの論理″1”、0”を
設定する。同時に囲路T−CTRにより状態設定する時
間をカウントする。状態設定の終了を普…ナスシ 話1
i14請中七り奔ノ為−V内工Tのう、リ4− チを元の状態にリセットする。
−ドウエアの慮薔検出回路の動作確認及び障害検出後の
ハードウェアのリカバリ処理の動作確認が出来る。また
既存のオペレイティングシステムや、保守試験用のプロ
グラムツールに本発明を組み合せることによりソフトウ
ェアの性匪評価が行なえ発生させることが出来る。
【図面の簡単な説明】
第1図は擬似障害発生命令形式の一実施例を示す図、第
2図は本発明の一実施例ブロック図でめる。 図中、iRは命令レジスタ、Fはタイミング回路、Dは
設定論理決定回路、H−CTRは擬似障害発生時刻をカ
ウントするカウンタ、T−CTRは擬似障害の持続時間
管カウントするカウンタ、LSAは障害を生じさせるラ
ッチを選択する回路である。 第 f 目

Claims (1)

    【特許請求の範囲】
  1. 擬似障害を発生させるべき時刻を制御する手段(H−C
    TR)、擬似障害の持続時間を制御する手段(T−CT
    R)、擬似障害を発生させるべき対象ラッチを選択する
    手段(LSA)、及び擬似障害の値を設定する手段(D
    )を設け、擬似障害発生命令を実行することにより、自
    装置の所望の部分に擬似障害を生じさせることを特徴と
    する擬似障害発生方式。
JP56207873A 1981-12-22 1981-12-22 擬似障害発生方式 Pending JPS58107969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56207873A JPS58107969A (ja) 1981-12-22 1981-12-22 擬似障害発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56207873A JPS58107969A (ja) 1981-12-22 1981-12-22 擬似障害発生方式

Publications (1)

Publication Number Publication Date
JPS58107969A true JPS58107969A (ja) 1983-06-27

Family

ID=16546957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56207873A Pending JPS58107969A (ja) 1981-12-22 1981-12-22 擬似障害発生方式

Country Status (1)

Country Link
JP (1) JPS58107969A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010350A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 計算機のエラ−処理機能試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010350A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 計算機のエラ−処理機能試験装置

Similar Documents

Publication Publication Date Title
JP2749528B2 (ja) エラー解析用のトレーサシステム
JPS58107969A (ja) 擬似障害発生方式
JPH0229833A (ja) 保守診断方式
JP2653412B2 (ja) ブレークポイント設定方法
JP2998299B2 (ja) プロセッサ制御装置
JPH02220145A (ja) プログラムトレース方式
JPS6260035A (ja) 擬似障害発生方式
JPS59200356A (ja) プログラムトレ−ス方式
JPH0566958A (ja) 情報処理装置の擬似障害試験装置
JPS59142609A (ja) シミユレ−シヨン機能付空調制御装置
JPH06237295A (ja) 装置実装データ自動作成システム
JPS6031659A (ja) マイクロプログラム制御式デ−タ処理装置
JPS60209851A (ja) プログラム・シ−ケンス・ストツプ方式
JPH0659931A (ja) デバッグ装置
JPH06161986A (ja) マイクロコンピュータのシミュレータ
JPS6277656A (ja) プログラムデバッグ方式
JPH01276249A (ja) ログアウト制御方式
JPH05108406A (ja) マイコンプログラムデバツク装置
JPS61235955A (ja) プログラムのデバツグ方式
JPH06103115A (ja) デバッグ方式
JPS60233744A (ja) 履歴記録方式
JPH04257934A (ja) プログラム網羅率測定方式
JPH06168152A (ja) タスク縮退管理装置
JPS62229334A (ja) 情報処理システムの試験プログラムによる試験方式
JPH03139703A (ja) プログラマブルコントローラのタイマ命令処理方式