JPS58111418A - 制御電圧により変化可能な伝送量を有する電子増幅器 - Google Patents
制御電圧により変化可能な伝送量を有する電子増幅器Info
- Publication number
- JPS58111418A JPS58111418A JP57220419A JP22041982A JPS58111418A JP S58111418 A JPS58111418 A JP S58111418A JP 57220419 A JP57220419 A JP 57220419A JP 22041982 A JP22041982 A JP 22041982A JP S58111418 A JPS58111418 A JP S58111418A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- control voltage
- switch
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 6
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、制御電圧により変化可能な伝送量を有する電
子増幅器、例えば伸長器に関する。
子増幅器、例えば伸長器に関する。
このような増幅器を投入接続または遮断できるようにす
ることは公知である。この目的のために増幅器はある作
動状態では可変制御電圧により、また他の作動状態では
固定制御電圧により作動できる。
ることは公知である。この目的のために増幅器はある作
動状態では可変制御電圧により、また他の作動状態では
固定制御電圧により作動できる。
発明の目的 ′1′′1
本発明の課題は2つの作動状態の間の切換を例えば過電
圧に敏感な回路部分の損傷を回避する方法で実現するこ
とである。この課題は特許請求の範囲第り項に示された
特徴により解決される。本発明の実施形態は実施態様項
に示されている。
圧に敏感な回路部分の損傷を回避する方法で実現するこ
とである。この課題は特許請求の範囲第り項に示された
特徴により解決される。本発明の実施形態は実施態様項
に示されている。
次に本発明を図を用いて説明する。
第1図に増幅器りが示されており、この増幅器の入力側
2に信号電圧が供給され、増幅器はその出力側3におい
て増幅された、または変化された、例えば伸長された
信号電圧を送出する。増幅器1の増幅度は制御回路牛を
介して変化させることができる。制御回路Φは増・−幅
器lの前または後で取出される信号電圧に依存して増幅
器Iに対して制御電圧を発生する。ここに示されている
増幅器lでは信号は増幅器の前で取出される。というの
はこのようにして典型的′な伸長器回路ができるからで
ある( Proc、IEK 。
2に信号電圧が供給され、増幅器はその出力側3におい
て増幅された、または変化された、例えば伸長された
信号電圧を送出する。増幅器1の増幅度は制御回路牛を
介して変化させることができる。制御回路Φは増・−幅
器lの前または後で取出される信号電圧に依存して増幅
器Iに対して制御電圧を発生する。ここに示されている
増幅器lでは信号は増幅器の前で取出される。というの
はこのようにして典型的′な伸長器回路ができるからで
ある( Proc、IEK 。
Vol−111+第3号、1964年3月、501ト
5ページ以降参照)。制御電圧はスイッチ5を介して増
幅器りに供給され、このスイッチの他方の切換位置では
増幅器1が電圧U:□ の固定電圧源に接続される。制
御電圧の変化範囲は0.5・・・toyと仮定する。固
定電圧U工が5vとする。これはモノリシック集積で実
現することは難しい。というのはその珈合欅械スイッチ
の特性(非常に高い逆方向抵抗と非常に小さい順方向抵
抗)が実現できないからである。
幅器りに供給され、このスイッチの他方の切換位置では
増幅器1が電圧U:□ の固定電圧源に接続される。制
御電圧の変化範囲は0.5・・・toyと仮定する。固
定電圧U工が5vとする。これはモノリシック集積で実
現することは難しい。というのはその珈合欅械スイッチ
の特性(非常に高い逆方向抵抗と非常に小さい順方向抵
抗)が実現できないからである。
実施例の説明
第2図゛はトランジスタ8を有する、第1図による回路
の集積可能な本発明の実施例を示し、このトランジスタ
のコレクターエミッター区間は第1図における増幅器1
0制御入力側からの固定電圧U=へのスイッチ5のスイ
ッチ区間を形成する。トランジスタ80ペースはペース
分圧器9.10とスイッチLLを介して正の作動電圧に
接続されている。スイッチ11の位置OFFにおいてト
ランジスタ8のコレクターエミッター区間は低抵抗であ
り、増幅器lの制御入力側には本質的に電圧U−が加わ
っている。制御回路冬は固有の整流器6の隣にエミッタ
ホロアとして接続されているトランジスタ7を出力段と
して含み、このトランジスタの出力電極は同様に増幅器
りの制御入力側に接続されている。増幅器りの入力信号
に依存して整流器6はスイッチ11の位置に関係Q<0
.5〜10vの制御電圧を供給する。この電圧がスイッ
チllのオン、ひいては低抵抗のトランジスタ8の場合
、ト5 ン) Xり7のペース−エミッター区間の順方
向電圧を加算したトランジスタ8における電圧よりも低
い限りトランジスタ7のベースーヱミツター区間は遮断
方向に極性づけられている。
の集積可能な本発明の実施例を示し、このトランジスタ
のコレクターエミッター区間は第1図における増幅器1
0制御入力側からの固定電圧U=へのスイッチ5のスイ
ッチ区間を形成する。トランジスタ80ペースはペース
分圧器9.10とスイッチLLを介して正の作動電圧に
接続されている。スイッチ11の位置OFFにおいてト
ランジスタ8のコレクターエミッター区間は低抵抗であ
り、増幅器lの制御入力側には本質的に電圧U−が加わ
っている。制御回路冬は固有の整流器6の隣にエミッタ
ホロアとして接続されているトランジスタ7を出力段と
して含み、このトランジスタの出力電極は同様に増幅器
りの制御入力側に接続されている。増幅器りの入力信号
に依存して整流器6はスイッチ11の位置に関係Q<0
.5〜10vの制御電圧を供給する。この電圧がスイッ
チllのオン、ひいては低抵抗のトランジスタ8の場合
、ト5 ン) Xり7のペース−エミッター区間の順方
向電圧を加算したトランジスタ8における電圧よりも低
い限りトランジスタ7のベースーヱミツター区間は遮断
方向に極性づけられている。
それ以上電圧が上昇すると、トランジスタ7のペース−
エミッター区間は危険になる。トランジスタ8の電圧U
−が第1図のように約5vであればトラ゛ン、ジスタフ
のペース−エミッター区間は5.6V NloVO間の
制御電圧により損われるだろう(5,6y:5v+シリ
コン−ダイオ−Pの平均順方向電圧)。
エミッター区間は危険になる。トランジスタ8の電圧U
−が第1図のように約5vであればトラ゛ン、ジスタフ
のペース−エミッター区間は5.6V NloVO間の
制御電圧により損われるだろう(5,6y:5v+シリ
コン−ダイオ−Pの平均順方向電圧)。
第3図には第2図による集積可能な回路で、切換えによ
り起こることのあるトランジスタ7の損傷が回避さiる
回路が示されてし・る。′この目的のために整流器6の
出力側にトランジスタl2は次のように接続されている
。即ち、トランジスタ12のコレクターエミッター区間
は整流器6と固定直流電圧U=2 との間に接続され
ており、ペースはペース分圧器13.14を介してスイ
ッチ11に接続されているので、固定電圧源U、l
に接続されたトランジスタ8と固定電圧源に接続された
トランジスタL2は同時に切換えられる。スイッチ11
が正の作動電圧に切換わる度にそれによってトランジス
タ8は固定直流電圧U=1 に接続され、制御電圧は
固定電圧U、2 に接続される。電圧U−2がU、1
よりも小さく設定されている場合、トランジスタ7のペ
ース−エミッター区間は常に遮断方向に極性づけられて
おり損なわれていない。第3図においてスイッチ11は
同時にトランジスタ12のスイッチとして利用されてい
る。しかし2つの別々の、連動されたス7.イッチを使
用することもできる。
り起こることのあるトランジスタ7の損傷が回避さiる
回路が示されてし・る。′この目的のために整流器6の
出力側にトランジスタl2は次のように接続されている
。即ち、トランジスタ12のコレクターエミッター区間
は整流器6と固定直流電圧U=2 との間に接続され
ており、ペースはペース分圧器13.14を介してスイ
ッチ11に接続されているので、固定電圧源U、l
に接続されたトランジスタ8と固定電圧源に接続された
トランジスタL2は同時に切換えられる。スイッチ11
が正の作動電圧に切換わる度にそれによってトランジス
タ8は固定直流電圧U=1 に接続され、制御電圧は
固定電圧U、2 に接続される。電圧U−2がU、1
よりも小さく設定されている場合、トランジスタ7のペ
ース−エミッター区間は常に遮断方向に極性づけられて
おり損なわれていない。第3図においてスイッチ11は
同時にトランジスタ12のスイッチとして利用されてい
る。しかし2つの別々の、連動されたス7.イッチを使
用することもできる。
第4図に他の集積可能な回路の、第2図の実施例が示さ
れており、この回路により第2図の欠点が回避できる。
れており、この回路により第2図の欠点が回避できる。
第2図のように増幅器りの入力信号が制御回路牛に供給
される。固有の整流器6の前に演算増幅器15が接続さ
れ、この演算増幅器の出力端子は、抵抗L9を介してア
ースに接続されている第2入力端子に抵抗L6を介して
接続されている。抵抗L6に並列に抵抗17とスイッチ
18の直列接続が接続されている。抵抗L6のみが演算
増幅器に設けられている場合、制御電圧が伸長器として
の増幅器1の作動のために所望されるように整流器牛が
制御電圧を供給する。18を介して抵抗17が抵抗16
に並列接続される場合、全体の合成抵抗16.17は周
知の通り2つの抵抗の小さい方の抵抗よりも小さい。2
つの抵抗は、増幅回路(または減衰回路)15,16.
L7.19の出力電圧が例えば10分の1に低減される
ように、回路定数を定めると好都合である。それによっ
て回路6の出力電圧も同様に低減される。
される。固有の整流器6の前に演算増幅器15が接続さ
れ、この演算増幅器の出力端子は、抵抗L9を介してア
ースに接続されている第2入力端子に抵抗L6を介して
接続されている。抵抗L6に並列に抵抗17とスイッチ
18の直列接続が接続されている。抵抗L6のみが演算
増幅器に設けられている場合、制御電圧が伸長器として
の増幅器1の作動のために所望されるように整流器牛が
制御電圧を供給する。18を介して抵抗17が抵抗16
に並列接続される場合、全体の合成抵抗16.17は周
知の通り2つの抵抗の小さい方の抵抗よりも小さい。2
つの抵抗は、増幅回路(または減衰回路)15,16.
L7.19の出力電圧が例えば10分の1に低減される
ように、回路定数を定めると好都合である。それによっ
て回路6の出力電圧も同様に低減される。
ひいてはトランジスタ7の損傷も回避される。
スイッチ11と18は連動されまたは組合わされている
。第4図には所謂非反転増幅器15゜16.17.19
が示されている。この場合所謂反転増幅器を使用してそ
の増幅度をスイッチを介して低減することも可能である
。
。第4図には所謂非反転増幅器15゜16.17.19
が示されている。この場合所謂反転増幅器を使用してそ
の増幅度をスイッチを介して低減することも可能である
。
第1図は固定制御電圧に切換える機械的切換スイッチを
有する増幅器の原理回路図、第2図はトランジスタスイ
ッチを有する、第り図に示された回路の、2実施例の回
路図、第3図は制御電圧の低減を連動して行なう、本発
明の実施例の回路図、第冬図は制御回路の入力電圧の低
減を連動して行なう本発明の別の実施例の回路図を示す
。 l・・・増幅器、冬・・・制御回路、6・・・整流器、
15・・・演算増幅器。 U= Fig、1
有する増幅器の原理回路図、第2図はトランジスタスイ
ッチを有する、第り図に示された回路の、2実施例の回
路図、第3図は制御電圧の低減を連動して行なう、本発
明の実施例の回路図、第冬図は制御回路の入力電圧の低
減を連動して行なう本発明の別の実施例の回路図を示す
。 l・・・増幅器、冬・・・制御回路、6・・・整流器、
15・・・演算増幅器。 U= Fig、1
Claims (1)
- 【特許請求の範囲】 1、制御電圧により変化可能な伝送量を有する電子増幅
器(1)において、増幅器(L)の選択的動作のための
スイッチが固定制御電圧及び可変制御電圧に対して設け
られており、固定制御電圧U−0で増幅器(1)を作動
する際可変制御電圧を発生する制御回路(4゜6)の出
力電圧を減少させる装置(12,15,18)とスイッ
チ(Ll)が連動されていることを特徴とする電子増幅
器。 2、装置(12,15,18)が伝送路と制御回路(4
,6)の間に挿入された増幅回路(15,16,17,
19)を含み、この増幅回路の増幅度が増幅器(1)の
作動の際固定制御電圧に低減される特許請求の範囲第1
項記載の電子増幅器。 3、装置(12,15,18)が伝送路と制御回路(4
,6)との間に挿入された減衰回路を含み、この減衰回
路の減衰度が増幅器(1)の作動の際固定制御電圧に高
められる特許請求の範囲第り項記載の電子増幅器。 4、増幅回路(15,16,17,LGI)が演算増幅
器(L5)を含み、この演算増幅器の一方の入力端子に
信号が供給され、他方の入力端子が抵抗(L9)を介し
て基準点に接続され、抵抗(L6)と抵抗(L7)及び
スイッチ(18)の直列接続との並列接続を介して出力
端子に接続されており、その際スイッチ(L8)が増幅
器(1)の動作の切換えのだめのスイッチ(LL)と連
動されている特許請求の範囲第り項記載の電子増幅器。 5、制御回路(4,6)と増幅器(1)に対する切換位
置(5,8)との間にトランジスタ(12)のコレクタ
ーエミッター区間が挿入されており、このトランジスタ
のベースはスイッチトランジスタ(8)のベースと共に
、固定制御電圧で作動している際制御回路(4,6)の
出力側が所定の固定直流電圧trL2に接続されるよう
に切換えられる特許請求の範囲第1項記載の電子増幅器
。 6、所定の電圧U−2が直流電圧U=1 よりも低い
特許請求の範囲第1項記載の電子増幅器
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE31505368 | 1981-12-21 | ||
| DE19813150536 DE3150536A1 (de) | 1981-12-21 | 1981-12-21 | Elektronischer verstaerker mit einem durch eine steuerspannung veraenderbaren uebertragungsmass, insbesondere expander |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111418A true JPS58111418A (ja) | 1983-07-02 |
Family
ID=6149273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220419A Pending JPS58111418A (ja) | 1981-12-21 | 1982-12-17 | 制御電圧により変化可能な伝送量を有する電子増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4513253A (ja) |
| EP (1) | EP0082380B1 (ja) |
| JP (1) | JPS58111418A (ja) |
| AT (1) | ATE16666T1 (ja) |
| DE (2) | DE3150536A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244911A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | コンパンダ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432389A (en) * | 1993-01-04 | 1995-07-11 | Motorola, Inc. | Gain stage circuit with automatic level control |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085259A (ja) * | 1973-11-28 | 1975-07-09 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172261A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
| US3974400A (en) * | 1975-09-05 | 1976-08-10 | Sony Corporation | Limiter circuit |
| DE2924373A1 (de) * | 1979-06-16 | 1980-12-18 | Licentia Gmbh | Schaltung zur dynamik-expansion von komprimierten und durch impulsstoerungen beeinflussten signalen |
-
1981
- 1981-12-21 DE DE19813150536 patent/DE3150536A1/de not_active Withdrawn
-
1982
- 1982-12-04 AT AT82111228T patent/ATE16666T1/de not_active IP Right Cessation
- 1982-12-04 EP EP82111228A patent/EP0082380B1/de not_active Expired
- 1982-12-04 DE DE8282111228T patent/DE3267625D1/de not_active Expired
- 1982-12-17 JP JP57220419A patent/JPS58111418A/ja active Pending
- 1982-12-17 US US06/450,631 patent/US4513253A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085259A (ja) * | 1973-11-28 | 1975-07-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244911A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | コンパンダ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0082380B1 (de) | 1985-11-21 |
| US4513253A (en) | 1985-04-23 |
| DE3267625D1 (en) | 1986-01-02 |
| EP0082380A1 (de) | 1983-06-29 |
| ATE16666T1 (de) | 1985-12-15 |
| DE3150536A1 (de) | 1983-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028449B2 (ja) | 可変減衰器 | |
| JPS59171B2 (ja) | 電子切替回路 | |
| GB1535310A (en) | Hysteresis circuit | |
| JPH0226883B2 (ja) | ||
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JP3225527B2 (ja) | 遅延回路 | |
| US3447095A (en) | Single-switch gain changer | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JPS6122345Y2 (ja) | ||
| JPH0247641Y2 (ja) | ||
| JPH0610409Y2 (ja) | 電源回路 | |
| JPH0349464Y2 (ja) | ||
| JPS5834809Y2 (ja) | Agc回路 | |
| JP2656589B2 (ja) | ミユート機能付増幅回路 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0224260Y2 (ja) | ||
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JPH0250519A (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JPH029729B2 (ja) | ||
| JPS5913410A (ja) | 電力増幅器 | |
| JPH0257616U (ja) | ||
| JPH01171117U (ja) | ||
| JPH01248811A (ja) | 利得切換え回路 | |
| JPH0357616U (ja) |