JPS58112415A

JPS58112415A - 試験装置

Info

Publication number: JPS58112415A
Application number: JP56211287A
Authority: JP
Inventors: 順一稲垣; 近藤　良太郎
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-12-25
Filing date: 1981-12-25
Publication date: 1983-07-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は、試験装置、特に電力系統の電気量を模擬して
出力する保膿制御装置用の試験装置に関するものである
。

発明の技術的背景とその問題点電力系統に使用される採種制御装置に対しては性能試験
をする必要かあるが、従来は定常的な出力及び大切等の
急峻な出力等、いわば人間系による調整可能な出力のみ
で装置機能を光分確認することができた。

しかしながら、今日の電力系統の発達に伴ない、なかん
ずく系統の安定運用が大きな問題となりつつある現在に
おいては、系統安定化の保護ｆｔｔｌｌｓｕ機能をＭす
る装置の要求が高まっている。この種の機能をＭする装
置においては、その性能試験に除して従来の如きだ常的
な系統醒気量の単なる大小検出機能のみでは不光分であ
って、例えば系軌動揺時に発生する雷、気量の漸次増減
、その他衿雑な電気ｔに二対する性能試験が必要（二な
ってくる。そしてこのような系統電気量の漸次増減検出
機能を試験しようとするとき、上記従来装置機能の試験
方法を用いたのでは、長時間を必要とするばかりか、高
精度に機能試験を行なうことは極めて困難であった。

発明の目的本発明は上記問題点を解決することを目的としてなされ
たものであり、系統動帳峙における系統電気量の順次増
減等に必要とする電気量の変動を容易に模擬でき、変動
の大きさ、変動周期、変動の増減率等を高精度に設定し
て出力することのできる試験装置を提供することを目的
としている。

発明のｇ賛本発明は、模擬しようとする出力波形に応じて演算部か
らデジタル信号を導出し、この出力をデジタル・アナロ
グ変換回路を介してアナログ信号こ変換し、発振器から
の基本信号を前記アナログ信号によって変調し、かつ増
幅することによって模擬しようとする電気量をプログラ
ムにしたがって導出しようとするものである。

発明の実施例以下図面を参照して実施例を説明する。第１図は本発り
ｉによる試験装置の一実施例構成図である０１なお第１
図は１相分の出力の場合の試験装置の構成図である。

第１図において、１は発振器であり一定周期で、且つ一
定振幅の正弦波波形の基本信号Ｓ＋’ｚ出力する。そし
て前記基本信号Ｓ１の同勘は模擬しようとする系統電気
量の周期に等しい０２はスタートスイッチであって演算
部３に接続され、これをオンすることによってスタート
信号８２を前記演算部３へ出力する。ここで演算部３は
前記スタート信号Ｓ２ｅ入力するまでは一定値を出力し
、入力陵は内蔵プログラムに応じて時系列的に変化する
デジタル信号Ｓ５全出力する（後述する）。なお、演算
部３はマイクロコンピュータ等のデジタル演算処理装置
（−よって構成される。４はデジタル・アナログ変換部
であって演算部３からのデジタル信号Ｓ３を入力し、ア
ナログ量の変調信号Ｓ４を出力する。

５は変調部であって基本信号Ｓ、と変調信号Ｓ４とを入
力し、前記基本信号を前記変調信号にしたがって変調し
た被変調信号Ｓ５を出力する。即ち、変調部５において
は基本信号ＳＩと変調信号Ｓ４との乗算を行ない、その
結果を被変調信号Ｓ、として出力する。６は増幅部であ
ってｗｉ変調信号Ｓ５を増幅した出力Ｓ６を出力する。

そして前記増幅した出力Ｓ６は被試験装置の入力となる
。なお、出力Ｓ６は一般には定格が１人ないし５直程度
の電流信号とするため前記増幅部６を必要としたが、試
験時（二おいて出力Ｓ６を可変する必要があれば出力可
変構成とすればよい。

第２図は応動説明のだめのフローチャートであって、出
力Ｓ６の漸次増加の場合を示す。第２図番＝おいて、５
ｔｅｐ　ｆ、はスタート信号８２の有無を判定する。ス
タート信号Ｓ２がオフであれば５ｔｅｐ　ｆ２に移って
初期出力である一定値へ出力を導出し元に戻る。ここで
一定値６はプログラムによって決定され、この値は内蔵
のレジスタに格納される。そしてスタートスイッチ２が
オンとなるまで前記一定Ｉ’　Ｋ。を出力し続ける。ス
タートスイッチ２がオンすると５ｔｅｐ　ｆ５へ移り、
レジスタの値を１だけ大きくする処理を行なう。したが
って、この５ｔｅｐｆ５による処理を１度だけ実行する
ことにより、レジスタの値はＫ。＋１となる。次に５ｔ
ｅｐ　ｆ４においてレジスタの１直をデジタル信号＄３
として出力する。

更に３ｔｅｐ　ｆ５においてレジスタの値が一定値まで
増加したか否かの判定を行なう。Ｋ、でなかった場合に
は５ｔｅｐ　ｆ６に移り一定時間４の出力保持の処理が
なされる。Ｋ、になったときは一連の処理が終了する。

なお前記５ｔｅｐ　ｆ６において一定時間４が継続する
と５ｔｏｐ　ｆ５＋−戻り、更にレジスタの値を１だけ
増加させ、この１１１１が一定値に、になるまで反復動
作する。そして５ｔｅｐ　ｆ６における出力保持の時間
ぺｒは試験装置出力Ｓ６の変化率を左右する。又、前記
経過時間の判定方法は、一般にデジタル演算処理装置に
内蔵されたタイマ用カウンタを用いる方法及び命令実行
時間を考慮した命令の実行回数のカウント法等、周仰の
方法を用いて実現できる。

なお、デジタル１言号Ｓ３の値が初期出力Ｋ。から一定
値に、まで変化する時間〔ΔＴＸ　（Ｋ、　−Ｋｏ）　
）は基本信号Ｓ、の周期に比べて光分長い時間である・
牙３図は応動波形を示す図である。牙１図の構成を有す
る演算部３が第２図のフローチャートこしたがって動作
したノ誉説明する。

第３図において基本信号Ｓ、は他の応動に関係なく一定
周期′ｒｏ及び一定振幅■。の正すダ波波形である。

時刻ｔ。においてスタートスイッチ２がオンとなると、
スタート信号Ｓ２は時刻ｔ。以後「１」となる。デジタ
ル信号Ｓ３の値は、時刻ｔ。までは一定値Ｋ。であり、
時刻ｔにおいてスタート信号Ｓ２が「１」となると、「
Ｋｏ＋１」の値となる。しかしこの値は時間ΔＴの間保
持される。そして時刻ｆｔｏ＋△Ｔ」になるとデジタル
信号Ｓ３の値は「Ｋｏ＋２−１となる。以後、同様にし
てデジタル信号Ｓ、の値は変化し、この値が一定値に、
となる時刻ｔ、まで前記デジタル信号Ｓ３は増加を続け
る。そして時刻ｔ、以後はデジタル信号Ｓ３の値一定値
に、のままとなる。デジタル信号Ｓ６の応動波形は応動
の判酒乙を容易にするため、階段波形で示しているが、
実際には、デジタル信号Ｓ、が期間４毎増加する「１」
の大きさは、初期値Ｋｏからに、への変化の大きさに比
べて光分小さく設定され、又、時間苛も（１，−１８）
の時間Ｃ＝比べて光分小さく設定される。したがってデ
ジタル信号Ｓ３の変化は実質的には直線状に増加すると
見ることができる。そして変化率はＫＩ　−Ｋｙｔ、　
−ｔ。となる・以下の応動貯、明ではデジタル信号Ｓ５
の変化を直線として扱う。

そして変調信号Ｓ４はデジタル信号Ｓ、をデジタル・ア
ナログ変換したものであるため、変−場信号Ｓ４の波形
はデジタル信号Ｓ５と相似である。したがって変調信号
Ｓ４の大きさを、時刻ｔ。まではＭ。、時刻ｔ、以陵は
Ｍ、とすると、部５により、基本信号Ｓ、と変調信号Ｓ４とを乗算した
値となる。したがって被変調信号Ｓ５の波形は機幅の大
きさが時刻ｔ。までは■。ＸＭｏとなり、時刻ｔ、以後
は■。Ｘ　Ｍ、で周期Ｔ。の正りｔ波とカる。一方、時
刻ｔ。−ｔ、の間の被変調信号Ｓ５の波形は変調信号Ｓ
４が時間と共に変化するため完全な正弦波ではない。し
かし、電力系統の動揺時における系統電気量の変動は、
系統電気量の周期に比べ充分長い周期であり、又、変動
の大きさもさほど大きくない。

峰のため［ｔ、−ｔｏＪの時間は、周期Ｔ。に比べ充分
長くて良いので、時刻ｔ。−ｔ３間の被変調信号Ｓ、の
波形を正弦波波形と比べるとき、歪は装置の試験に対し
て問題ない大きさとすることが可能である。

以上述べたことから、時刻ｔ。−ｔ４間の被変調信号Ｓ
５は部幅がことができる。したがって初期値Ｋ。、終端値に５、時
間幅４を設定することにより、漸次増加する出力Ｓ６を
自由に設定することができる。

第４図は系統電気量が脈動する系統動揺を直線近似した
場合の実施例であり、同図（ａｌは演算部３におけるプ
ログラムのフローチャートを示し、同時（ｂｌはデジタ
ル信号Ｓ３と被変調信号Ｓ５の波形を示す。第４図（ａ
）において、出力の漸次増加のための５ｔｅｐ　Ｆ、は
前記第２図１＝おいて説明した通りである。しかし５ｔ
ｅｐ　Ｆｌのうちの５ｔｅｐ　ｆ、において、レジスタ
の値が一定値に、と等しくなった場合に、漸次減少のだ
めの３ｔｅｐ　Ｆ２に移る点が異なっている。５ｔｅｐ
Ｆ２内の処理は次の通りである。

先ず５ｔｅｐ　Ｆ６において、一定時間ΔＴの出力保持
のための処理が実行される。一定時間ΔＴが経過すると
、５ｔｅｐｆ、に移る。５ｔｅｐ　ｆ、においてはレジ
スタの値を「１」たけ減少する演算処理を行々い、次の
５ｔｅｐｆ８１＝おいて前記演胸処理結果を出力する。

５ｔｅｐ　Ｆ９においてはレジスタの値の判定を実行す
る。

その結果、Ｋｏに等しくなければ、５ｔｅｐＦ２内にお
ける５ｔｅｐ　Ｆ６に戻り、Ｋｏに等しくなったときは
処理が終了し、デジタル信号Ｓ５はへのままとなる。

第４図（ｂ）において、デジタル信号Ｓ５の応動波形は
時刻ｔ、までは第３図と同じであり説明は省略する。時
刻ｔ１において前記デジタル信号Ｓ、が一定値に、にな
ると、一定時間ΔＴの出力保持後、漸次減少のモードと
なる。したがって、時刻ｔ１から時間ΔＴ経逼後、デジ
タル信号Ｓの値は［１］だけ減少し［Ｋ、−Ｉ　Ｊとな
る。この値も前記同様、時間△Ｔの間保持される９以下
同様にデジタル信号Ｓ３の値は減少し、その値が１９″
−なる時刻ｔ２まで続＜１．そして時刻ｔ２以陵はデジ
タル信号Ｓ５の値は一定値Ｋ。のままとなる。なお、（
１２−１，）と（１，−１ｏ）との時間関係は１２−１
．−１．−１８＋△゛ｒとなるが、第３図において述べ
たように、１２−１．＞＞△Ｔの関係となるので、ｔ２
−　ｔ、−１−ｔ、−ｔｏと見ることができる。したが
って増加及び減少の割合は等しくなる。そこで被変調信
号Ｓ５の波形は、実質的に直線変化として扱うことがで
き、振幅値は、時刻ｔ。−ｔｌでは以上第４（ン１（ａ
ｔ、ｆｂｌを用いてその応！Ｉ！ＩＩを簡明したように
糸ｇ電気量が脈動する糸絖動晶を面一近似することも容
易に可能である１、なお第４図（ａｔ　、ｆｂｌにおい
ては増加及び減少の変化前を宿しく設定しているが　ｊ
ｌ；加時の出力保持時間と減少時の出力保持時間とを異
なるように設定すれば、増加時と減少時の変化率を異な
るものとすることができる。

そしてこのような出力を有する試験装置は、例えば電力
系統の脈動に応動する脱調検出用保護Ｖ置の試験に適用
でき、特に電気量の変化率を高精度に設定できるため試
験装置として極めて有効である。

第５図は演算処理の他の実施例フローチャートである。

即ち、上記説明においてはデジタル・ア・ナログ俊換部
を介した変換出力を正の１ａ性として扱っているが、本
実施例においては負極性出力を変調信号Ｓ４として出力
しようとするものである。

そして第５図（ａｌはプログラム処理を、第５図（ｂｌ
は前記処理時のデジタル信号Ｓ３、変調信号Ｓ４及び被
変調１８号Ｓ５のみの波形を示す。

第５図（ａｌにおいては５ｔｅｐ　ｆ、でスフ−１ｇ号
Ｓ２の刊無を判定し、信号無のときは５ｔｅｐ　ｆ２に
移って一定値Ｋ。′　を初回値として出力する処理を行
なう。スタートスイッチ２がオンとなり、スタート信号
Ｓ２がＭとなると５ｔｅｐ　ｆ、に移ってレジスタの値
を１１」だけ減少する処理を実行し、５ｔｅｐ　ｆ８１
ニおいてレジスタの値を出力する、そのＹＩ　Ｓ　ｔｅ
　ｐ　ｆ　、。

において前群：レジスタの値が−に′ｏに等しいか否か
の判定処理を行なう。等しくなければ５ｔｅｐ　ｆ６へ
移り、この値を一定時間ごだけ保持する処理全行ない、
前記保持時間後に５ｔｅｐ’ｆ、に戻る。、一方、５ｔ
ｅｐｆ、。においてレジスタの値が−に′ｏに等しくな
ると前記した一連の処理は終了する。したがって第５図
（ａ）の処理によればデジタル信号Ｓ５の個は、Ｋ′ｏ
４０→−に′ｏ　　と変化する。今、スタート信号Ｓ２
の発生時刻をｔｏ、デジタル信号Ｓ５の値が「（月とな
る時刻をｔ５、そして−ｒ＜ｌとなる時刻をｔ４とする
とき、デジタル信号Ｓ３の変化の様子を第５図（ｂｌに
示す。

一方、デジタル・アナログ変換部４の％性が正のデジタ
ル信号Ｓ３に対しては正の信号を、又、負のデジタル信
号Ｓ、に対しては負の信号を出力するものとすれば、デ
ジタル信号に５の入力に対してＭ′ｏの変調信号Ｓ４を
、又、−Ｋ’ｏに対しては−Ｍ’ｏｋ出力するとき、第
５図（ｂｌＳ４に示す応動波形となる。このとき、変調
部５における乗α−演′緯は通常、極性をもった演算を
行なう。したがって被変調信号Ｓ、は時刻ｔ。−ｔ５の
間は、その振幅値が漸時減少し、時刻ｔ、において「０
」となり、時刻ｔ、以後は極性が反転、即ち位相が１８
０゜異なるものとなる。

以上の叩り、系統電気量の大きさのみならずその位相を
１８０°変化されるような変動も容易に可能である。こ
の種の出力を有する試験装置は、例えば潮流の方向を検
出するような保護装置の試験に有効である。

第６図（ａｔは演算処理の他の実施例フローチャート、
同図（ｂｌは応動出力波形図である。

即ち、前記説明によるものは出力Ｓ６における動揺模擬
が、スタートスイッチ２のオン後、ただ１厩のみの場合
を説明した。しかし性能試験によっては繰す返し発生さ
せる必要のある場合がある。

本実施例はこの場合の処理を示す。したがって前半まで
の処理は第２図と同一である。

第６図（ａｌにおいて、５ｔｅｐ　ｆ、でレジスタの値
かに、に等しくなったときは５ｔｅｐ　ｆ６に移ってデ
ジタル信号Ｓ５の値をに、のまま時間△Ｔだけ保持する
処理を行なう。前記時Ｔ’ＪＩｘ’ｌ’が経過すると、
５ｔｅｐｆ２に移ってデジタル信号を初期値Ｋ。にセッ
トする処理を行ない、更に５ｔｅｐ　ｆ、、において、
この初期値を一定時間△Ｔ′保持する処理を行なう。こ
のＳｔｅ’ｐｆ、。

における処理は前記５ｔｅｐ　ｆ６の処理と同様である
。

一定時間△Ｔ′が経過すると５ｔｅｐ　ｆ３に戻る。こ
の応動波形が第６図（ｂｌである。第６図（ｂｌにおい
て、時刻ｔ、から６１時間経過後、初期佃Ｋ。となり、
この値が時間△Ｔ′保持された時刻ｔ５以後、時刻ｔ。

以後の応動を繰り返す。

以上の演算処理においてはレジスタの値を「１」だけ増
減する例を示したが、「１」である必要はない。この変
化の大きさはデジタル・アナログ変換部４の分解能に左
右され、高分解能のときは、より大きな値を用いること
も可能である。なお上記演算処理においては、初期値と
してＫ。を用いているが、初期値がｒＯＪを必要とする
試験時には、Ｋ。

−０として処理することＣ二より、変調部５での乗算結
果は「０」とすることも可能である。

オフ図は試験装置の他の実施例構成図である。

（１９即ち、本実施例においては、デジタル・アナログ号Ｓ３
の階段状の変化時の影＃を極力抑えようとするものであ
る。

図中の符号１ないし６及びこれに付随する符号　　゛は
第１図に対応する。７はフィルタ回路であって変調信号
Ｓ４を入力し、この中から高調波成分を除去する回路で
ある。そして前記変調信号Ｓ４（二含まれる高調波成分
、即ち、階段状に変化するときの成分を除去したフィル
タ出力Ｓ′４を変調部５に出力する。前記変調部５は基
本信号Ｓ１と前記フィルタ出力Ｓ′４　　とを入力する
。以上の構成によればデジタル信号Ｓ３の階段的な変化
が大きい場合にも、被変調信号Ｓ５として得られる波形
が正弦波波形に比べ大きく歪むことを防止できる。

第８図（ａ）はオフ図構成の演算処理の実施例フローチ
ャート、同図（ｂｌは応動出力波形図である。本実施例
は直線的模擬出力だけでなく、実際の系統動体における
系統電気量の変動（二合致した出力を６１実現しようとするものである。

第８図（ａｔにおいて、５ｔｅｐ　ｆ、でスタート信号
ｓ２の有無を判定し、信号無のときは５ｔｅｐ　ｆ２に
移り一定値Ｋ。を初期値として出力する処理を行なう。

ここでスタートスイッチ２がオンとなり、スタート信号
Ｓ２が有となると、５ｔｅｐｆ、２に移って内蔵メモリ
からデータを読み出すだめのスタートアドレスのセット
を行なう。このメモリにはスタートアドレスから、順次
、Ｄｏ１Ｄ７、Ｄ２・・・ＤＮなるデータが予じめセッ
トされている。これらのデータＤいり４、Ｄ２・・・Ｄ
Ｎがデジタル信号ｓ３として出力されるので、夫々の大
きさが変動の大きさを決定する。

この棟のデータ・テーブル作成の手法は一般的に公知で
ある。５ｔｅｐｆ、２の後に５ｔｅｐｆ、５へ移り前記
アドレスに対応したメモリのデータ読み出し処理を実行
する。この読み出しデータはスタートアドレスのときり
。である。そして５ｔｅｐ　ｆ　、４においてこの読み
出しデータはデジタル信号ｓ３として出方する。次に５
ｔｅｐ　ｆ、５において前記メモリの砂、み出しアドレ
スが最終データに対応した最終アドレスが否かの判定処
理を実行する。セして最終アドレスでないときは、次に
５ｔｅｐ　ｆ６において出力を一定時間ΔＴ保持するた
めの処理を実行する。−Ｗ時間△Ｔが経過すると５ｔｅ
ｐｆ、６においてアドレスを１１」だけ更新する処理を
実行し５ｔｅｐ　ｆ□に戻る。

一方、５ｔｅｐ　ｆ、５において最終アドレスと判定し
たときは処理を終了する。したがってデジタル信号Ｓ５
は最終データＤＮを保持し続ける。

応動波形図第８図（ｂｌにおいて、デジタル信号Ｓ。

の値は、スタートスイッチ２がオンとなる時刻ｔ。

までＫ。であり、時刻ｔ。になるとり。となる。このり
。

は４時間保持され、４時間経過するとデジタル信号Ｓ、
はり、となり、以後同様にＤ２・・・ＤＮ、と変化し、
時刻ｔ６において最終データＤＮとなるとこの値を保持
する。変調信号ｓ４の仙は時刻ｔ。以前はＭ。であり、
時刻ｔ。以後デジタル信号ｓ３の変化に伴ない、Ｈｏ１
Ｈ４、Ｈ２・・・九と変化する。フィルタ出方ｓ′４は
、デジタル信号Ｓ駈デジタル・アナログ変換し、高調波
成分を除去したものであるため、時刻ｔ〜ｔ６の間は滑
らかな波形となり、各瞬時の大きさは変調信号Ｓ４の大
きさと等しくはならない。一方、時刻ｔ。以前及びｔ６
以後はデジタル信号Ｓ５の大きさの変動がないのでフィ
ルタ出力Ｓ′４はフィルタ回路７の影響を受けず、変調
信号Ｓ４と同じ大きさである。なお当然ながら時刻ｔ６
から短時間の間はフィルタ回路７（二よる影響を受ける
。破変調信号Ｓ、は時刻ｔ。まで■。Ｘ　Ｍｏ、時刻ｔ
６以後Ｉ。ｘＨＮ　１時刻ｔ。

〜ｔ６の間はその振幅値の大きさの変化がフィルタ出力
Ｓ′４の形状となる。

第９図（（転）はオフ図構成の演算処理の他の実施例フ
ローチャート、同図（ｂｌは応動出力波形図である。

本実施例はデジタル信号Ｓ、の増加する大きさｉ　一定
とし、デジタル信号ＳＳの変化する時間間隔を各デジタ
ル信号Ｓ５の変化毎に変えようとするものである。第９
図＋ａｌにおいて、５ｔｅｐ　ｆ、においてスタート信
号Ｓ２の有無を判定し、信号無のときは一定値Ｋ。を初
期値として出力する処理を行なう。スタートスイッチ２
がオンとなりスタート信号Ｓ２がＭとなると、５ｔｅｐ
ｆ、２において内蔵メモリからデータを読み出すだめの
スタートアドレス処理を行なう。このメモリにはスター
トアドレスから順次、ＡｏＸＡｌ、Ａ２・・・ＡＭなる
データが予じめセットされている。これらのデータＡ。

ＸＡ４、Ａ２・・・ＡＭはデジタル信号Ｓ３を「１」だ
け太きくしたとき、所定の波形の形状となるよう予じめ
求められた時間間隔である。ところで牙８図（Ｌ＋）と
同じ変調を行なうだめの変調信号Ｓ４又はフィルタ出力
Ｓ　ｒ、の波形は、時間ｔｏ−ｔ６の間については、増
加率が時間ととも（二小さくなり、時刻ｔ６においてＯ
となる。したがってデジタル信号Ｓ３の増加数を常（ニ
ー足にする場合には、その一定値を保持する時間全デジ
タル信号Ｓ３の増加と共に長くすればよい。したがって
、上記データＡ。、Ａ１、Ａ２・・・ＡＮの大きさは、
Ａｏ＜　Ａ、＜　Ａ２・・・＜Ａ、　　なる関係を刊す
ることになる。したがって前記５ｔｅｐ　ｆ、２の処理
に続いて出力値に対するレジスタの値を「１」だけ増加
するようｂｔｅｐ　ｆ５において実行し、更に５ｔｅｐ
　ｆ４においてレジスタの値を出力する処理を行なう。

このレジスタの値は時刻ｔ。の直後はｒＫｏ＋ＩＪとな
り、人後［１，１ずっ増加する。前記５ｔｅｐ　ｆ４の
後、Ｓ　ｔ　ｅ　ｐ　ｆ　＋　ｙにおいてレジスタの値
が一定値ＤＮに等しいか否かの判定をし、等しくない時
は５ｔｅｐ　ｆ　、、へ移り、アドレス値に対応した時
間用データの読み出し処理を行なう。そして５ｔｅｐｆ
、８において、アドレスにより指定されたメモリ内のデ
ータの示す時間だけ出力を保持する処理を行なう。なお
５ｔｅｐ　ｆ、８による方法は、今まで述べた経過判定
時間の判定方法と同じである。

そしてＳｔ　ｅ　ｐ　ｆ　１Ｂにおける時間が経過する
と、５ｔｅｐｆ、６へ移り、メモリを読み出すアドレス
を１１」だけ増加して５ｔｅｐ　ｆ、へ戻る。

一方、５ｔｅｐｆ、７においてレジスタの値がＤＮに等
しくガると処理は終了する。以上の処理を繰り返すこと
により、デジタル信号Ｓ、がＫ。＋１のとき保持時間Ａ
。ＸＫｏ＋２のときＡ４、Ｋｏ＋３のときＡ２−・・Ｄ
Ｎ−１のときＡＭｌ　そして時刻ｔ６においてＤＮとな
り、この値へは連続保持となる。この様子は第９図（ｂ
ｌに示される。以上第９図において説明したように、正
呟波状に増加する系統電気量の変動はデジタル信号Ｓ５
の大きさの変化を一定とし、−足値を保持する時間を可
変とすることによっても実現できる。

第１０図は試験装置の更に他の実施例である。本実施例
においては基本信号Ｓ、の変調のａＪ変を容易に行なう
ようにしたものである。即ち、第２図々示の演算処理に
よれば、ＫｏｌにいΔＴ　及びレジスタの値を増加する
値「１」によって変調の大きさが決定されるが、試験の
内容によっては、このような方法では試験が困難な場合
があるからである。

第１０図において、図中の符号１ないし６及び付随する
信号は第１図に対応する。８は可変回路であって変調信
号Ｓ４を入力し、その大きさ金変えて可変信号Ｓ′１　
として出力する。この大きさの変更は装置外部から操作
可能である。そして前記可変信号Ｓ′４　は変調部５（
二人力される。以上第１０図の構成によれば演算部３内
のプログラムを変更することなく、外部操作のみで基本
信号Ｓ、の変調の大きさを容易に変更することができ、
したがって出力Ｓ６の変調度合を容易に変更でき、試験
装置の操作をより容易にすることができる。

第１１図は試験装置の更に他の実施例であり３相用の試
験装置を示す。

第１１図において、図中の符号１ないし４及び６は第１
図（二対応している。５１．５２．５３は各相毎の変調
部、９１．９２は移相回路、１０は切換回路である。図
において発振器１の出力である基本信号Ｓ、は３相出力
を夫々生じるため、Ａ相出力については直接変調部５１
に、Ｂ相出力については１２０°の遅れ位相を肩する第
１の移相回路９１ｆ：介して変調部５２に、Ｃ相出力に
ついては１２０°の進み位相ヲ有する第２の移相回路９
２を介して変調部５３に夫々導入される。変調信号Ｓ４
は３相の各出力回路毎にもうけられた切換回路１０に入
力される。前記切換回路１０は変調信号Ｓ４を入力とし
、外部切換操作によって、変調を行なうときは前記変調
信号Ｓ４ヲ出力Ｓ、。として出力し、又、変調を行なわ
ないときは、各変調部５１．５２．５３　　から前記基
本信号Ｓ７、出力Ｓ９＋、Ｓ９２が夫々変調されないま
ま出力される１、変調部５１は前記基本信号Ｓ、と出力
Ｓ、。を、変調部５２は前記出力Ｓ９１と出力Ｓ、。を
、ヌ、変調部５３は前記出力Ｓ９２と出力Ｓ、。を夫々
入力とし、夫々被変調信号Ｓ５１．８５２、ＳＳ５　　
を出力する。そして前記各信号は夫々増幅部６によって
増幅され、ＡｌＢＸＣの３相出力８６１、Ｓ６２、Ｓ６
５　として出力される。

以上の構成によれば、一つの発振部１と一つの変調信号
Ｓ４とから３相分の出力が得られるばかり□でなく、変
調が不要な相（二ついては変調されない出力を得ること
ができる。

なお上記各説明においては電流出力の場合として説明さ
れているが、増幅部６を電圧増幅用に変えるのみで容易
に電圧出力を得ることができる。

発明の詳細な説明した如く、本発明によれば演算部からのデジタル
信号を模擬しようとする出力波形に応じて導出し、デジ
タル・アナログ変換回路を介してアナログ信号に変換し
、この信号によって発振器からの基本信号を変調する如
き構成としているために、系統電気１の変動の大きさ、
変動周期、変動の増減率、変動の形状などを高精度、か
つ容易に設定できるばかりでなく系統動揺時Ｃ：おける
電気歇をも容易に得るととができる。

【図面の簡単な説明】

第１図は本発明による試験装置の一実施例構成図、牙２
図は応＠説明のためのフローチャート、第３図は応動波
形図、第４図１ａｌは系統電気着が脈動する系統動侮を
直線近似した実施例のフローチャート、同図ｆｂｌはデ
ジタル信号Ｓ３と被変調イぎ号Ｓ５の波形図、第５図（
ａｔは演算処理の他の実施例フローチャート、同図（ｂ
ｌは応動波形図、第６図（ａｔは演算処理の更に他の実
施例フローチャート、同図（ｂｌは応動波形図、オフ図
は試験装置の他の実施例構成図、第８図（ａｌはオフ図
構成における演算処理の実施例フローチャート、同図（
ｂ）は応動波形図、第９図（ａ）はオフ図構成による他
の実施例フローチャート、同図（ｂ）は応動波形図、第
１０図は試験装置の更に他の実施例構成図、第１１図は
史に他の実施例構成図である。１・・・発徹器、　　　　　　２・・・スイッチ回路、
３・・・演算部、　　　　　　　４・・・デジタル・ア
ナログ変換部、５・・・変調部、　　　　　６・・・増
幅部、７・・・フィルタ回路、　　８・・・相変回路、
９１．９２・・・移相回路、噸ｌｏ・・・切換回路、５
１．５２．５３・・・変調部特許出願人　東京芝浦電気株式会社代理人　弁理士　石　井　紀　男馬２図Ｓ、　　　　　　　　　　　　　　　　　］−ｒ。馬５図（山）馬８図（（１）馬８図（ｂ）１悩昭５８−１１２４１５　［１１）

Claims

【特許請求の範囲】

（１）電力系統の電気量を任意に模擬して出力する試験
装置において、基本信号を発生する発振器と、電気量に
応じてデジタル信号を発生する演算部と、前記演算部か
らの出力をアナログ量に変換するデジタル・アナログ変
換部と、前記発振器からの基本信号とデジタル・アナロ
グ変換部からのアナログ量を変調信号として入力する変
調部と、前記変調部からの被変調出力を増幅して出力す
る増幅部とからなることを％徴とする試験装置。
（２）デジタル・アナログ変換部からの変調信号をフィ
ルタ回路を介して変調部に尋人することを特徴とする特
許請求の範囲第１項記載の試験装置。
（３）デジタル・アナログ変換部からのｆ調信号をｏＴ
＆回路を介して変調部に導入することを特徴とする特許
請求の範囲第１項記載の試験装置。