JPS58116829A - クロツクパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パケット伝送によシ送られて来る情報の各情
報ビットを取シ出すために用いられるクロックパルスの
発生回路に関し、特にパケット伝送情報の各情報ビット
に自動的に位相合パルス発生回路に関するものである。

ノクケット伝送仏各種の情報をブロック伝送することに
より伝送精度および伝送効率を高めたものであり１例え
ば文字情報伝送テレ−ジョン方式に於いては文字信号の
伝送に利用されている。

この場合１文字情報伝送テレビジョン方式は文字信号（
図形も含む）をテレビジョン信号の垂直帰線期間に於け
る複数ラインに多重化して／Ｊｌ’ケット伝送を行なう
ものであり、受信１１１に於いてはノ９ケット伝送によ
り送られて来る文字信号を順次メモリに簀き込み、テレ
ビジョンの水平および垂直走査周期に同期した周期でメ
モリ情Ｗｔ読み出してテレビジョンのｌ１ｊｌＴｉｌｉ
に懺示するものである。従って、文字情報が多重化され
たカラーテレビ信号は、例えば第１図に１水平走査期間
を示すように、水平同期信号Ｈ８，カラーバースト信号
ＯＢに続いて例えば２９６ビツトの文字信号が送られて
来るように構成されている。そして、この文字信号Ｏ８
は走り込み基準信号ＲＩと情報データＩＤとからなＬ走
〕込み基準信号ＲＩは第２図にその拡大図を示すように
２．８６ＭＨｚの１６ビツトパルスによって構成されて
おり、情報データＩＤは走り込み基準信号ＲＩに於ける
パルス周期に同期した５、７３ＭＨＬのピクトレートを
有する非ゼロもど夛法（ＮＲＺ）によシ表わされる信号
となっている。

従って、このように構成された文字信号０８の受信処理
に際しては１文字情報受信機の内部に受信文字信号ａＳ
の各ピットに位相およびレートが一致するクロックパル
スを発生するクロックパルス発生回路を設け、このクロ
ックパルスを用いて文字受信信号Ｏ８をサンプリングす
ることによプ情報データＩＤの各情報ビットを取り出し
ている。この場合、クロックパルス発生回路は、受信文
字信号Ｏ８から分離して取〕出した２−８６ＭＨｚの走
〕込み基準信号ＲＩを入力として引き込み発振を行なう
ととくよシ、ハぼ１水平走査期間にわたって発振を持続
する発振回路が用いられており、これによって発生され
るクロックツぐルスの位相およびレートを受信文字信号
Ｏ８の各ピットに一致させている。

しかしながら、上記構成によるクロックツぞルス発生回
路に於いては、文字信号０８の冒頭部分に於いてのみ送
られて来る走シ込み基準信号ａＩに引き込まれて発振を
持続する発振回路を利用したものであるために、発生さ
れるクロックパルスの周期および位相は一時的な走シ込
み基準信号ＲＩＫよって一義的に決定されることになる
。この結果、何かの原因によって文字信号Ｃ８の位相が
変化すると１文字信号０８の各ピットに対するサンプリ
ング用りロックツ臂ルスの位相がずれて正確な信号処理
が行なえなくなる問題を有している。

従って１本発明による目的は、パケット伝送により送ら
れて来る情報信号の情報ビットが何かの原因によって位
相変動したとしても、常に位相同期したクロックパルス
が得られるクロックパルス発生回路を提供することであ
る。

このような目的を達成するために本発明によるクロック
パルス発生回路は、ノ々ケット伝送によシ送られて来る
情報信号の各情報ビットの位相に対応して発生されるク
ロックパルスの位相を自動調整するように構成したもの
である。以下１図面を用いて本発ＩＲＫよるクロックパ
ルス発生回路を詳細に説明する。

第３図は本発明によるクロックパルス発生回路の一実施
例を示す回路図であって、特に文字情報伝送テレビジョ
ン受信機に用いられるクロックパルス発生回路に適用し
た場合を示す、同図に於いて１はパケット伝送によシ送
られて来る情報信号としての文字信号ａＳを入力とし。

この文字信号Ｏ８の各ビット信号のエツジ、つｔｂ前縁
および後縁を検出して一定パルス幅のサンプリングパル
ス８Ｐを発生するエツジ検出回路であって、文字信号Ｏ
８を微分するコンデンサと抵抗３とからなる第１１１分
回路４と、インバータ５によって反転された文字信号０
８を微分するコンデ／す６と抵抗７とからなる第２微分
回路８と、　ｇｉ　、第２微分回路４．８の出力をそれ
ぞれ入力とするオアゲート９とによつて構成されている
。１０は位相判別回路を構成するＤタイプのフリップフ
ロップ回路であって、前記エツジ検出回路１から発生さ
れるサンプリングパルスＳＰをクロック入力ＯＫとする
とともに、後述するシフトレジスタ１６から出力される
クロックパルスＯＰを入力りとしてお９、サンプリング
パルスＳＰの前縁に対するクロックパルスＣＰの遅れに
対しては出力Ｑｔ％Ｈｌとし、逆に進みに対しては出力
Ｑとする出力を発生する。１１は前記エツジ検出回ｗ＆
１から発生されるサンプリングパルスＳＰｔクロック入
力ＯＫとする５ビツトのアップダウンカウンタであって
、フリップフロップ回路１０の出力Ｑをアンゾモードの
制御入力ＵＰとするとともに、出力Ｑをダウンモードの
制御人力ＤＵとしている。ｔ＋％このアップダウンカウ
ンタ１１はそのプリセット入力ＰＲにテレビ信号から分
離して取り出し九パケット伝送に於ける信号送出開始信
号としての水平同期信号Ｈ８を入力としてお９、この水
平同期信号Ｈ８が供給される毎に所定値にプリセットさ
れるものであり、ここではフルカウント値「３２」のほ
ぼ体である「１５」にセットされる。１２はアップダウ
ンカウンタ１１のカウント出方Ｑａ−ＱｅＫ対応したシ
フトクロックＳＣを発生するシフトクロック発生回路で
あって、アップダウンカウンタ１１の出力Ｑ。

〜Ｑｅを対応するアナログ値に変換するディジタル・ア
ナログ変換回路と、ディジタル・アナログ変換回路１３
の出力に対応した周波数のシフトノセルスＳＯを発生す
る電圧制御型可変周波数発掘器１４とによって構成され
ている。１５はパケット伝送により送られて来る情報信
号としての文字信号Ｏ８の基本ビットレートと一致する
５−７３ＭＨｇの原クロツクパルスＯＦ’を発生するク
ロック発振器、１６は原りｐツク／臂ルスＯＰ／を入力
とし、シフトクロック発生回路１２から供給されるシフ
トクロックｓｏをクロック入力として原クロツクパルス
ＯＰ’を順次シフトした後に出力端ＯＵＴからクロック
パルスＣＰを発生するシフトレジスタであって、シフト
クロック発生回路１２から供給されるシフトクロック８
０に対応して送出されるクロックパルスＯＰの位相が可
変される。

このように構成されたクロックパルス発生回路に於いて
、クロック発振器１５はパケット伝送により送られて来
る情報としての文字信号０８０基本ビット周期に一致す
る５−７３ＭＨｚの原クロツクパルスＯＰ／を発生し続
けており、この原クロツクパルスＯＦ’はシフトレジス
タ１６０入力端ＩＮＫ：供給される。

一方、アップダウンカウンタ１１は、テレビ信号を分離
して４９出した水平同期信号Ｈ８が供給される毎に、予
め定められたフルカウント値に対する中央のプリセット
値ｒ１５ＪＫセットされており、文字信号０８が供給さ
れない状態に於いては、このアップダウンカウンタ１１
からプリセット出力「１５」が出力される。ディジタル
アナログ変換回路１３はアップダウンカウンタ１１から
出力されるプリセット値「１５」を対応するアナログ値
に変換した後に電圧制御型可変周波数発振器１４に供給
する。電圧制御型可変周波数発振器１４はディジタルア
ナログ変換回路１３から供給される電圧値に対応した周
波数のシフトクロックＳＯ′ｆｔ発生する。従って、シ
フトレジスタ１６は、原り四ツクパルスＯＰ’をシフト
ノゼルスＳＯの周波数に対応して順次シフトすることに
より、原クロックツぞルスＯＰ／の位相をほぼ半周期遅
延した稜にり四ツクＪルスＯＰとして出力されるように
設定されている。

次に、エツジ検出回路１に第４図（ａ）Ｋ示す文字信号
Ｏ８が供給されると、エツジ検出回路ｌは第１微分回路
４を構成するコンデンサ２と抵抗３が文字信号Ｏ８を微
分し、ま九第２微分回ｗ６８を構成するコンデンサ６と
抵抗７がインバータ５を介して供給される文字信号０８
０反転反転管微分する。このようにして領分された第１
．第２微分回路４．８の出力信号は、オアゲート９を介
して取り出すことＫより、その正極性出力のみが第４図
（ｂ）に示すように文字信号Ｏ８の各ビットに於けるエ
ツジ部分に同期した一定パルス幅のサンプリング信号Ｓ
Ｐとして送出されることになる。

このようにして発生されたサンプリングパルスｓｐは、
位相判別回路を構成する７リップフロップ回路１０に於
いてシフトレジスタ１６から発生されるクロックパルス
ＣＰとの位相関係が判別される。つまり、文字信号Ｏ８
の各ビット信号をサンプリングするに最も適したり四ツ
クパルスＯＦの位相は、第４図（ｃ）Ｋ示すようにその
前縁が文字信号０８ｔ−構成する各ビットの中央部分に
位置する場合である。この場合、クロックパルスＣＰは
文字信号Ｏ８の基本ビット周期に対して怪に設定されて
いるために、クロックツ９ルスＣＰの前縁が文字信号Ｏ
８の各ビットの中央に位置する場合には、サンプリング
ツ９ルスＳＰの前縁がクロックパルスＯＦの後縁に一致
した状態で位相同期される。従って、サンプリングパル
ス８Ｐをクロック入力ＯＫとし、クロックパルスＣＰを
入力りとするＤタイプのフリップフロツゾ回路１０は、
りｐツクパルス０Ｐの後縁がサンプリングパルスｓｐｏ
前縁ｉ一致した状態に位相同期されると、不安定な状態
となって出力Ｑ、Ｑのいずれかが％ＨＩとなる。

例えば出力Ｑが％Ｈｌとなった場合には、アップダウン
カウンタ１１がダウンモードにセットされ、サンプリン
グパルス８Ｆをカウントしてカウント値がプリセット値
「１５」から「１４」に下降する。この結果、ディジタ
ルアナログ変換回路１３から送出される信号は、アップ
ダウンカウンタ１１の１カウント下降圧対応して低下さ
れた信号が送出されることになる。

このようにして、ディジタルアナログ変換回路１３の出
力値が低下すると、これに伴なって電圧制御型可変周波
数発振器１４から出方されるシフトクロックｓｏの周波
数が下げられることＫなる。シフトクロックｓｏの周波
数が下げられると、シフトレジスタ１６の入方端ＩＮＫ
供給された原クロックツ臂ルスＯＰ／の最終段までのシ
フト時間が長くなシ、これ忙伴なって発生されるり四ツ
クパルスＯＦの位相が前回のクロックパルスＯＰに対し
てアップダウンカウンタ１１０１カウントダウン分だけ
遅らされることＫなる。そして、次のサンプリングパル
スＳＰが供給されると％７リツプフロツプ回路１０に於
いてクロックツ七ルスＯＰとの位相関係が判別される。

この場合、クロックツ臂ルスＯＰは多少遅らされてｈる
ために１今度はクロックツ臂ルスＯＰの１Ｈ１期間にサ
ンプリングパルス８Ｐが発生されることになり、これに
伴なって出力Ｑが％ＨＩとなってアップダウンカウンタ
１１がアップモードにセットされる。従って、アップダ
ウンカウンタ１１はサンプリングパルス８Ｆによってア
ップカウントされて再び「１５」となる。

このように、サンプリングツ９ルスＳＰの前縁とクロッ
クパルス８Ｆの後縁の位相が一致する場合に於いては、
アップダウンカウンタ１１が１カウントのアップ・ダウ
ン動作を交互に行なうことにな９、これに伴なってクロ
ックパルスＯＦの位相がわずかに変動することになる。

しかし。

この場合に於ける変動分は極めて少ないものであるため
に何ら問題とはならず、サンプリングパルス８Ｐつま〕
外部入力信号としての文字信号Ｏ８に位相合せされたク
ロックパルスＣＰとなる。

次に何かの原因によって文字信号ＯＳの位相が進んでク
ロックツ９ルスＯＰの位相が第４図（ｄ）Ｋ示すように
大きく遅れると、Ｄタイプの７リツプフロツプ回路１ｏ
の出力Ｑが％Ｈｌとなって。

アップダウンカウンタ１１がアップモードにセットされ
る。この結果、サンプリングパルスＣＰの発生毎にアッ
プダウンカウンタ１１が順次アンゾカウトされることに
なＬカウント値が１カウント上がる毎にシフトクロック
発生回路１２から発生されるシフトクロックｓｏの周期
が１力ウントアツプ分だけ゛短かくなシ、これに伴なっ
てシフトレジスタ１６の最上位出方端までのシフト時間
が短縮されて発生されるクロックパルスＣＰの位相が進
められる。このような動作をサンプリングツ９ルスＳＰ
の発生毎に行なうことによＬクロックツルスＯＦの位相
が順次進められて第４図（Ｃ）に示すようにサンプ・リ
ングツξルスＳＰに一致される。そして、このサンプリ
ングパルスＳＰの前縁とクロックパルスＣＰの後縁が一
致した後に於いては、上述したようにアップダウンカウ
ンタ１１がサンプリングパルスＳＰが入力される毎にア
ップダウン動作を繰り返すことになシ、これによってク
ロックパルスＯＰがサンプリングツぐルス８Ｐに自動的
に位相調整される。

次に、何かの原因によって文字信号ａＳの位相が遅れて
クロックパルスＣＰの位相が第４図（、ｅ）に示すよう
に大きく進むと、サンプリングツにルスＳＰの発生時に
フリップフロップ１０の′　　出力Ｑが気Ｈ〃となって
アップダウンカウンタ１１がダウンモードにセツ゛トさ
れる。この結果、サンプリングパルスＣＰの発生毎にア
ップダウン男つンタ１１が順次ダウンカウントされるこ
とになり、カウント値が１カウント下がる毎にシフトク
ロック発生回路１２から発生されるシフトクロックＳＣ
の周期が伸ばされてシフトレジスタ１６から発生される
り四ツクノ臂ルスＯＰの位相が遅らされて自動的に位相
合せされる。

このような動作を水平同期信号Ｈ８が発生される毎に１
アツプダウンカウンタ１１が再びプリセットされながら
順次繰シ返されること忙なシ、これに伴なってサンプリ
ングツぐルス、つまシ外部入力信号としての文字信号０
８に自動的に位相合せされたクロックパルスＯＰが得ら
れる仁とＫなる。

なお、シフトクロック発生回路１２は、アップダウンカ
ウンタ１１の最大カウント値によってシフトレジスタ１
６から出力されるクロックパルスＣＰの位相をほぼ１周
期にわたって可変出来るように構成されている。

以上説明したように、本発明によるクロックパルス発生
回路は、り四ツク発振器から出力さレル原クロックツぐ
ルスをシフトレジスタを介してクロックツ臂ルスとして
取９出すとともに、パケット伝送によシ送られて来る情
報の各情報ビットに対する上記クロックパルスの位相差
に対応して前記シフトレジスタに対するシフトパルスの
周期を可変してクロックパルスの位相を可変するもので
あプ、これに伴なってクロックパルスの位相を常にパケ
ット伝送によプ送られて来る情報の各情報ピットに一致
させることが出来る優れた効果を有する。

【図面の簡単な説明】

第１図はパケット伝送される文字信号が多重化され九テ
レビ信号を示す波形図、第２図は第１図に示す文字信号
の拡大波形図、第３図は本発明によるクロックパルス発
生回路の回路図、第４図（ａ）〜（ｅ）は第３図の各部
動作波形図である。 ｌ・・・エツジ検出回路、１Ｇ・・・フリッゾフ四ツブ
回路、１１・・・アップダウンカウンタ、１２・・・シ
フトクロック発生回路％　１３・・・ディジタルアナロ
グ変換回路、１４・・・電圧制御可変周波数発振回路、
１５−・・クロック発振器、１６・・・シフト図面の浄
書（内容に変更なし） 第１図 手続補正書（方式） 昭和５７年５月１４日 特許庁　　　　　　　　殿 １、事件の表示 昭和６６年特許　願第１！１０８９８号２、発明の名称
　　クロツクパμス発生回絡３、　補正をする者 事件との関係　　特許出願人 住　　所 氏　名銘称）新日本電気株式会社 ４、代理人 ５、補正命令の日付　　　昭和６７年４月２７日８、補
正の内容 蟲書逸した図面を提出する。

Claims (1)

【特許請求の範囲】
1. （１）　　パケット伝送の開始を示す伝送開始信号をと
   もなって送られて来る情報信号の各情報♂ットの取シ出
   し処理に用いられるクロックパルスを発生するクロック
   パルス発生回路に於いて、前記情報ピットの基本ピット
   レートに一致する周期の原クロツクパルスを発生するク
   ロック発振器と、このクロック発振器から供給される原
   クロックツぞルスをデータ入力として与えられ、これを
   順次シフトすることＫよって遅延クロックパルスを発生
   するシフトレジスタと、前記情報信号の各情報ビットの
   　　３エツジを検出してサンプリングツ七ルスをｉ生ず
   るエツジ検出回路と、前記サンプリングツ臂ルスに対す
   る前記遅延クロ、ツクパルスの遅れおよび進みを検出し
   てアップおよびダウン制開始信号によって予め定められ
   た値がプリセットされ、かつ前記伝相判別回路から出力
   されるアップおよびダウン制御信号に応じてアップおよ
   びダウンモードにセットされ、前記サンプリングパルス
   のカウントを行なうアップダウンカウンタと、このアッ
   プダウンカウンタのカウント値に応じた周波数のシアト
   ノ臂ルスを発生し、これをデータシフト用の駆動ノセル
   スとして前記シフトレジスタに供給するシフトノセルス
   発生回路とを備え、前記シフトレジスタから発生される
   遅延クロックツ臂ルスを常に前記パケット伝送によシ送
   られて来る情報の各情報ビットに位相合せすることを特
   徴とするクロックパルス発生回路。