JPS5812036A - デ−タ転送システム - Google Patents
デ−タ転送システムInfo
- Publication number
- JPS5812036A JPS5812036A JP56109437A JP10943781A JPS5812036A JP S5812036 A JPS5812036 A JP S5812036A JP 56109437 A JP56109437 A JP 56109437A JP 10943781 A JP10943781 A JP 10943781A JP S5812036 A JPS5812036 A JP S5812036A
- Authority
- JP
- Japan
- Prior art keywords
- ready signal
- master device
- data
- time
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、パスにエッヂカード、コネクタ等で接続され
る端末機器（スレーブ）とマスター装置間のデータ転送
システムの改良に関する。
る端末機器（スレーブ）とマスター装置間のデータ転送
システムの改良に関する。
計算制御装置を構成する機器に於いては、システムとし
ての稼動率を向上させる為の一つの手法として、スレー
フ責特に入出力機器）の活線挿抜の要請が生じ、既にい
くつかの方式が発明され、実用化もされている。
ての稼動率を向上させる為の一つの手法として、スレー
フ責特に入出力機器）の活線挿抜の要請が生じ、既にい
くつかの方式が発明され、実用化もされている。
しかし乍ら、従来のマスター装置とスレーブ間のデータ
転送では、転送開始に必要なタイミング信号を直接やり
とりしている。その為、その活線挿抜方式は、各々特徴
はあるものの、基本的に次のような操作を必要とする。
転送では、転送開始に必要なタイミング信号を直接やり
とりしている。その為、その活線挿抜方式は、各々特徴
はあるものの、基本的に次のような操作を必要とする。
０抜去時
コンソール等の操作により、ソフト的に該当Ｉ１０機器
を切離すｉための処置全した後、抜去する。
を切離すｉための処置全した後、抜去する。
０挿入時
Ｉ１０機器を挿入後、再びコンソー化等の操作により、
ソフト的に接続のための処置をし、その後システムに復
帰する。
ソフト的に接続のための処置をし、その後システムに復
帰する。
即ち、こういった方式では、端末機器の挿抜時に特殊な
操作を要するという欠点があった。
操作を要するという欠点があった。
本発明は、この活線挿抜時に何等特殊な操作を必要とせ
ず随時挿抜可能なマスター装置とスレーブ間のデータ転
送システムを提供することを目的としている。
ず随時挿抜可能なマスター装置とスレーブ間のデータ転
送システムを提供することを目的としている。
本発明は、マスター装置と端末機器（スレーブ）の間に
レディ信号仲介装置を設け、スレーブからのレディ信号
が発行されたか、およびそのレディ信号が一定時間以上
発行されたかをチェックし、その結果に応じてデータ転
送を行なう。
レディ信号仲介装置を設け、スレーブからのレディ信号
が発行されたか、およびそのレディ信号が一定時間以上
発行されたかをチェックし、その結果に応じてデータ転
送を行なう。
さらに、本発明の好ましい一形態によれば、スレーブか
らのレディ信号（ＲＤＹ）が不確定であれば、マスター
装置からリード／ライ、よ可能なノーアンサ−フラグを
レディ信号仲介装置内にセノトシ、マスター装置がノー
アンサ−フラグのセットされたスレーブに対するデータ
転送を行なわないようにして、システム全体への影響を
防止する。
らのレディ信号（ＲＤＹ）が不確定であれば、マスター
装置からリード／ライ、よ可能なノーアンサ−フラグを
レディ信号仲介装置内にセノトシ、マスター装置がノー
アンサ−フラグのセットされたスレーブに対するデータ
転送を行なわないようにして、システム全体への影響を
防止する。
即ち、スレーブをシステムへの重要度、或いは制御対象
によってグルーピングし、活線挿抜の実行によって非実
装となったスレーブの所属するグループは、そのスレー
ブが再実装されるまで、システム処理から切離しておく
といった構成制御ヲ、自動的に行う。
によってグルーピングし、活線挿抜の実行によって非実
装となったスレーブの所属するグループは、そのスレー
ブが再実装されるまで、システム処理から切離しておく
といった構成制御ヲ、自動的に行う。
通常、マスター装置とスレーブ間のデータ転送では、マ
スター装置がスレーブに対しアドレス等の信号およびそ
れらが確定したことを示すストローブ信号（ＳＴＢ）’
ｅ出力する。そして、そのアドレスによって選ばれたス
レーブが確認信号であるレディ信号（Ｒ，ＤＹ ） ｋ
出力し、これをマスター装置が受信して一回のデータ転
送が終了する。
スター装置がスレーブに対しアドレス等の信号およびそ
れらが確定したことを示すストローブ信号（ＳＴＢ）’
ｅ出力する。そして、そのアドレスによって選ばれたス
レーブが確認信号であるレディ信号（Ｒ，ＤＹ ） ｋ
出力し、これをマスター装置が受信して一回のデータ転
送が終了する。
本発明では、このＲ，ＤＹがマスター装置に取込まれる
前段に、ＲＤＹの仲介装置を設ける。この仲介装置によ
り、スレーブの活線挿抜操作とマスク−からスレーブへ
のアクセスの非同期性に起因する、データの誤読み込み
、ＲＤＹ信号のチャタリング等の悪影響を除去可能とし
ている。
前段に、ＲＤＹの仲介装置を設ける。この仲介装置によ
り、スレーブの活線挿抜操作とマスク−からスレーブへ
のアクセスの非同期性に起因する、データの誤読み込み
、ＲＤＹ信号のチャタリング等の悪影響を除去可能とし
ている。
このＲＤＹ仲介装置は、まずマスター装置から８ＴＢが
発行されると、データ転送対象のスレーブからのＲＤＹ
ｆニ一定時間内に受信し、さらに一定時間内このＲＤＹ
が確定し続けるか否かを検出する。もし、この場合、ス
レーブからマスター装置へのデータ転送であれば、この
ＲＤＹ検出期間内に、スレーブからのデータがラッチさ
れる。その後さらにＲＤＹが一定時間以上確定した時、
この回のデータ転送は正常と見做し、ここで検出したＲ
ＤＹ及びデータは信頼し得るものとして、始めてマスタ
ー装置に対してラッチしたデータを出力する。
発行されると、データ転送対象のスレーブからのＲＤＹ
ｆニ一定時間内に受信し、さらに一定時間内このＲＤＹ
が確定し続けるか否かを検出する。もし、この場合、ス
レーブからマスター装置へのデータ転送であれば、この
ＲＤＹ検出期間内に、スレーブからのデータがラッチさ
れる。その後さらにＲＤＹが一定時間以上確定した時、
この回のデータ転送は正常と見做し、ここで検出したＲ
ＤＹ及びデータは信頼し得るものとして、始めてマスタ
ー装置に対してラッチしたデータを出力する。
もし、マスター装置からの８ＴＢ信号に対して、ＲＤＹ
が全く返ってこないか、又はこの仲介装置でＲＤＹ’ｅ
検出した後一定期間内にチャタリング等が起こり、不確
定になれば、この回のデータ転送は異常と見做す。そし
て、ＳＴＢ出力時から一定時間経過するのを待って、こ
の仲介装置内の「ノーアンサ−、フラグ」ヲセットし、
且つ、この仲介回路がスレーブに代ってマスター装置に
対し、仮のＲＤＹ’を出力する。この仮のＲ，ＤＹによ
り、システム全体がダウンすることが防止できる。また
、この時、スレーブからマスター装置へのデータ転送時
であれば、予め設定されたデータも併せて出力し、これ
をマスター装置に読込ませる。
が全く返ってこないか、又はこの仲介装置でＲＤＹ’ｅ
検出した後一定期間内にチャタリング等が起こり、不確
定になれば、この回のデータ転送は異常と見做す。そし
て、ＳＴＢ出力時から一定時間経過するのを待って、こ
の仲介装置内の「ノーアンサ−、フラグ」ヲセットし、
且つ、この仲介回路がスレーブに代ってマスター装置に
対し、仮のＲＤＹ’を出力する。この仮のＲ，ＤＹによ
り、システム全体がダウンすることが防止できる。また
、この時、スレーブからマスター装置へのデータ転送時
であれば、予め設定されたデータも併せて出力し、これ
をマスター装置に読込ませる。
このノーアンサ−フラグのセットによって、割込又はポ
ーリングにより、ステータスとしてマスター装置からそ
れヲリードすることにより、自動的に縮退運転に切替え
るということが可能となる。
ーリングにより、ステータスとしてマスター装置からそ
れヲリードすることにより、自動的に縮退運転に切替え
るということが可能となる。
以下、本発、明の実施例を、図面に依り説明する。
第１図は、本発明が適用されるシステムの一構成図であ
る。この構成自体は、普通一般に用いられるＩ１０機器
用パスを拡張したものである。この例で本発明を実施し
たのは、マスター装置（計算機）１０と、スレーブ（丁
１０機器）１．２のデータ中継を行うバスエキスパンダ
ー（ＢＸＰ）１１の部分である。
る。この構成自体は、普通一般に用いられるＩ１０機器
用パスを拡張したものである。この例で本発明を実施し
たのは、マスター装置（計算機）１０と、スレーブ（丁
１０機器）１．２のデータ中継を行うバスエキスパンダ
ー（ＢＸＰ）１１の部分である。
計算機１０はシステムパス１０１に接続すれ、Ｉ１０機
器１，２もＥＸＰＩＩを介してバス１０１に接続されて
いる。すなわちＩ１０機器１．２Ｆｉ、ＥＸＰＩＩ、イ
ンターフェースパス１０３、ユニットドライバー（ＵＤ
）１２により拡張されたＩ１０バス１０２に、エッヂカ
ードにより接続されている。本実施例に於いて、活線挿
抜の対象となるのはＵＤＩ２、及びＩ１０機器１．２で
あり、それらの挿抜時の信号（特にＲＤＹ）の処理をＥ
ＸＰｌｌ内で行なう。なお、１３は共通メモリ、１４は
他の機器（例えば他のＥＸＰ、他のＩ１０機器）を示す
。
器１，２もＥＸＰＩＩを介してバス１０１に接続されて
いる。すなわちＩ１０機器１．２Ｆｉ、ＥＸＰＩＩ、イ
ンターフェースパス１０３、ユニットドライバー（ＵＤ
）１２により拡張されたＩ１０バス１０２に、エッヂカ
ードにより接続されている。本実施例に於いて、活線挿
抜の対象となるのはＵＤＩ２、及びＩ１０機器１．２で
あり、それらの挿抜時の信号（特にＲＤＹ）の処理をＥ
ＸＰｌｌ内で行なう。なお、１３は共通メモリ、１４は
他の機器（例えば他のＥＸＰ、他のＩ１０機器）を示す
。
次に、ＥＸＰｌｌ内の信号処理を説明する。
第２図は、ＥＸＰｌｌのブロック図である。この例では
、システムパス１０１に含まれるアドレスバスのうち、
°上位数ピットが、ＥＸＰｌｌの選択用に用いられる。
、システムパス１０１に含まれるアドレスバスのうち、
°上位数ピットが、ＥＸＰｌｌの選択用に用いられる。
そして、下位の残りのピットがそのＥＸＰに接がってい
るＩ１０用拡張バス１０２に出力される。“リード／ラ
イト″信号は、データの転送方向を指定してＣＰＵＩ
Ｏが出力する信号である。すなわち、“リードならばＴ
１０１．２から、ＣＰＵ１０ヘシステムバス１０１を経
由してのデータ転送であり、“ライトｉならばＣＰＵ１
０からｌ１０１．２へのバス１０３゜ＵＤＩ ２ｔ−経
由してのデータ転送である。ライト時にお−て、データ
バスバッファ２３は、ＥＸＰｌｌが選択されて、開く。
るＩ１０用拡張バス１０２に出力される。“リード／ラ
イト″信号は、データの転送方向を指定してＣＰＵＩ
Ｏが出力する信号である。すなわち、“リードならばＴ
１０１．２から、ＣＰＵ１０ヘシステムバス１０１を経
由してのデータ転送であり、“ライトｉならばＣＰＵ１
０からｌ１０１．２へのバス１０３゜ＵＤＩ ２ｔ−経
由してのデータ転送である。ライト時にお−て、データ
バスバッファ２３は、ＥＸＰｌｌが選択されて、開く。
リード時において、データラッチ回路２４は、ＲＤＹ仲
介回路２０がｌ１０１．２からのＲ，ＤＹ’！ｉ−検出
し、且つそれが一定時間継続したことを確認して、この
データ転送は正常であると見做したとき発生する信号に
よって、ラッチされたデータｔＣＰＵ１０に対して出力
する。Ｉ’ｔＤＹ仲介回路は、このとき）ｔＤＹｅマス
ター装置に出力する。また、スレーブ側からのＲＤＹが
充分に確定せず、異常転送と見做した場合は、ＲＤＹ仲
介回路２０が代わってＣ’ Ｐ ＵｌｏにＲＤＹＴｈ出
力し、更にデータラッチ回路乏４の出力をハイインピー
ダンスのままにしておくことにより、ＣＰＵには一定の
データを読込ませる。このとき、仲介回路２０は、内部
のレジスタにノーアンサ−フラグをたてる。この内部レ
ジスタにはアドレスが一つ割付けられており、このアド
レスがマスター装置によって選ばれた時には、ノーアン
サ−フラグは、マスター装置に読込まれる。
介回路２０がｌ１０１．２からのＲ，ＤＹ’！ｉ−検出
し、且つそれが一定時間継続したことを確認して、この
データ転送は正常であると見做したとき発生する信号に
よって、ラッチされたデータｔＣＰＵ１０に対して出力
する。Ｉ’ｔＤＹ仲介回路は、このとき）ｔＤＹｅマス
ター装置に出力する。また、スレーブ側からのＲＤＹが
充分に確定せず、異常転送と見做した場合は、ＲＤＹ仲
介回路２０が代わってＣ’ Ｐ ＵｌｏにＲＤＹＴｈ出
力し、更にデータラッチ回路乏４の出力をハイインピー
ダンスのままにしておくことにより、ＣＰＵには一定の
データを読込ませる。このとき、仲介回路２０は、内部
のレジスタにノーアンサ−フラグをたてる。この内部レ
ジスタにはアドレスが一つ割付けられており、このアド
レスがマスター装置によって選ばれた時には、ノーアン
サ−フラグは、マスター装置に読込まれる。
第３図はＥＸＰｌｌ内の、ＲＤＹ仲介回路２０の具体的
な回路図であり、第４図はそのタイムチャートである。
な回路図であり、第４図はそのタイムチャートである。
以下、その内容を説明する。また、以下の文末の（）内
は、第４図に於ける時刻を示す。
は、第４図に於ける時刻を示す。
今、Ｉ１０機器１．２側からのＲＤＹ３０７が返ってく
ると、それから最初のクロック立上りで、フリップフロ
ップ３１及び３２がトリガーされる（４１）。それから
１／２クロツク後の立下りでフリップフロップ３３がト
リガーされ（４２）、ここで出力３０２，３０３及びリ
ードの条件が揃い、出力３０８の立上りによって、１１
０機器からＵＤＩ２を介して発行されたリードデータが
データラッチ回路２４にラッチされる。更にここから１
／２クロツク後の立上りで、フリップフロップ３４がト
リガーされ、出力３０２と３０４の条件が揃った時、フ
リップフロップ３５がトリガーされ、ここで始めてこの
転送は正常と見做し、ＣＰＵｌ０に対してＲＤＹ３ｊＯ
が出力される。
ると、それから最初のクロック立上りで、フリップフロ
ップ３１及び３２がトリガーされる（４１）。それから
１／２クロツク後の立下りでフリップフロップ３３がト
リガーされ（４２）、ここで出力３０２，３０３及びリ
ードの条件が揃い、出力３０８の立上りによって、１１
０機器からＵＤＩ２を介して発行されたリードデータが
データラッチ回路２４にラッチされる。更にここから１
／２クロツク後の立上りで、フリップフロップ３４がト
リガーされ、出力３０２と３０４の条件が揃った時、フ
リップフロップ３５がトリガーされ、ここで始めてこの
転送は正常と見做し、ＣＰＵｌ０に対してＲＤＹ３ｊＯ
が出力される。
もしリード時なら、信号３０５によりデータラッチ回路
２４に起動がかかり、ラッチされているＩ１０機器１，
２の転送データが計算機（マスター装置）１０に出力さ
れる。もし、時刻４１から時刻４３迄の間にＵＤＩ２か
らのＲＤＹ３０７が不確定になっていれば、フリップフ
ロップ３２はリセットされており、フリップフロップ３
５はトリガーされない。
２４に起動がかかり、ラッチされているＩ１０機器１，
２の転送データが計算機（マスター装置）１０に出力さ
れる。もし、時刻４１から時刻４３迄の間にＵＤＩ２か
らのＲＤＹ３０７が不確定になっていれば、フリップフ
ロップ３２はリセットされており、フリップフロップ３
５はトリガーされない。
また、計算機１０がこのＲＤＹを受信してＳＴＢをイナ
クティブにすると、図中の５ＴＢ（３０６）ｔｒｉ ＠
Ｌｏｗ”レベルとなって、フリップフロップ３１．３５
がリセットされ、それに伴いフリップフロップ３３．３
４もリセットされる（４４）。
クティブにすると、図中の５ＴＢ（３０６）ｔｒｉ ＠
Ｌｏｗ”レベルとなって、フリップフロップ３１．３５
がリセットされ、それに伴いフリップフロップ３３．３
４もリセットされる（４４）。
その後、ＳＴＢがイナクティブになった事を受信したＩ
１０機器１．２がＲＤ”ｌイナクティブにすると、図中
のＲＤＹ３０７は“ＬＯＷ”レベルとなって７リツプ７
０ツブ３２もリセットされ、このアクセスは終了する。
１０機器１．２がＲＤ”ｌイナクティブにすると、図中
のＲＤＹ３０７は“ＬＯＷ”レベルとなって７リツプ７
０ツブ３２もリセットされ、このアクセスは終了する。
ここで注意しなければならないのは、ここで使用されて
いるＤＴフリップフロップの特性上、Ｄ端子とＴ端子に
同時入力された場合、出力が振動する（ＴＴＬで約１０
０ｎＳ）可能性があることであり、もしここであまり大
きな周波数をもつクロックを用いると、フリップフロッ
プ３１にＲＤＹとクロックが同時に入力した場合、その
出力の振動が充分減衰しない裡に次のクロックが入力し
、本回路が不能になる危険があることである。本実施例
で用いたクロックは１周期６６０ｎＳ、デユーティ−１
／２のものであり、同時入力して振動した結果、もし時
刻４１でランチできなかったにせよ、次のクロックでは
確実にラッチできる。
いるＤＴフリップフロップの特性上、Ｄ端子とＴ端子に
同時入力された場合、出力が振動する（ＴＴＬで約１０
０ｎＳ）可能性があることであり、もしここであまり大
きな周波数をもつクロックを用いると、フリップフロッ
プ３１にＲＤＹとクロックが同時に入力した場合、その
出力の振動が充分減衰しない裡に次のクロックが入力し
、本回路が不能になる危険があることである。本実施例
で用いたクロックは１周期６６０ｎＳ、デユーティ−１
／２のものであり、同時入力して振動した結果、もし時
刻４１でランチできなかったにせよ、次のクロックでは
確実にラッチできる。
また、フリップフロップ３７は、ノーアンサ−フラグ用
のレジスタであるが、これは、ｒ１０用拡張バス１０２
に出力されたＳＴＢに対してＲＤＹ３０７が全く返って
こないか、又は、充分確定せずに出力３０５がアクティ
ブにならなかった場合、８ＴＢ３０６の立上りエッヂか
ら一定時間経過するのを待ってＲＤＹフリップフロップ
３６がトリガーされて、本回路がＩ１０機器１．２に代
わってＣＰＵｌ０にＲＤＹ３１０全返し、且つそのタイ
ミングでノーアンサ−フラグ用の７リラプ７０ツブ３７
をセットする。そして、このフラグ２０１け、計算機１
０からのり一ド／ライトが可能である。第３図での”内
部アドレス一致”と云うのは、ＥＸＰ １１の内部レジ
スタに割付けられたアドレスが選択されたことを表す信
号名であり、ノーアンサ−フラグ２０１は、このアドレ
スが選択された時に、データバスの成るピッ）ＤＢｎに
反映される。
のレジスタであるが、これは、ｒ１０用拡張バス１０２
に出力されたＳＴＢに対してＲＤＹ３０７が全く返って
こないか、又は、充分確定せずに出力３０５がアクティ
ブにならなかった場合、８ＴＢ３０６の立上りエッヂか
ら一定時間経過するのを待ってＲＤＹフリップフロップ
３６がトリガーされて、本回路がＩ１０機器１．２に代
わってＣＰＵｌ０にＲＤＹ３１０全返し、且つそのタイ
ミングでノーアンサ−フラグ用の７リラプ７０ツブ３７
をセットする。そして、このフラグ２０１け、計算機１
０からのり一ド／ライトが可能である。第３図での”内
部アドレス一致”と云うのは、ＥＸＰ １１の内部レジ
スタに割付けられたアドレスが選択されたことを表す信
号名であり、ノーアンサ−フラグ２０１は、このアドレ
スが選択された時に、データバスの成るピッ）ＤＢｎに
反映される。
この様に、第１〜３図に示した実施例に於いては、Ｔ１
０機器１，２の活線挿抜が何等の特殊操作なしで、随時
実行可能である。また、ノーアンサ−フラグの活用によ
って、自動縮退運転切替と云う制御構成を可能にしてい
る。
０機器１，２の活線挿抜が何等の特殊操作なしで、随時
実行可能である。また、ノーアンサ−フラグの活用によ
って、自動縮退運転切替と云う制御構成を可能にしてい
る。
なお、縮退モードを細分化する（システムへの影響度を
より小さくする）為にけ、それに比例して、ノーアンサ
−フラグをアクセスする回数を増やさなければならない
。その為、制御システムが複雑になってくると、ノーア
ンサ−フラグ１個では不足になることもある。従って、
ノーアンサ−フラグを複数個設け、場合圧よってはＩ１
０機器の個数分設けても良い。
より小さくする）為にけ、それに比例して、ノーアンサ
−フラグをアクセスする回数を増やさなければならない
。その為、制御システムが複雑になってくると、ノーア
ンサ−フラグ１個では不足になることもある。従って、
ノーアンサ−フラグを複数個設け、場合圧よってはＩ１
０機器の個数分設けても良い。
以上詳細に説明したことから明らかなように、端末機器
とマスター装置間にレディ信号の仲介装置全介在させ、
この装置によってレディ信号の監視を行ない、端末機器
の異常、活線挿抜に伴なう全体のシステムへの影響をな
くするよう構成しているので、何等の特殊な操作を考慮
することなく、随時端末機器の挿抜を可能にできる。
とマスター装置間にレディ信号の仲介装置全介在させ、
この装置によってレディ信号の監視を行ない、端末機器
の異常、活線挿抜に伴なう全体のシステムへの影響をな
くするよう構成しているので、何等の特殊な操作を考慮
することなく、随時端末機器の挿抜を可能にできる。
第１図〜第３図は本発明の一実施例を示す図面である。
また、第４図はその実施例全説明するためのタイムチャ
ートである。 １０・・・１ＨＪＩＬ［（マスター装置）、１１・・・
パスエキスパンダー、１２・・・ユニットドライバー、
１，２・・・入出力機器（端末機器）、１４・・・メモ
リ、１５・・・他の端末機器、１０１・・・システムノ
くス、１０２・・・Ｉ１０バス、１０３・・・拡張バス
、２０・・・レディ信号仲介装置、２４・・・データラ
ッチ回路。
ートである。 １０・・・１ＨＪＩＬ［（マスター装置）、１１・・・
パスエキスパンダー、１２・・・ユニットドライバー、
１，２・・・入出力機器（端末機器）、１４・・・メモ
リ、１５・・・他の端末機器、１０１・・・システムノ
くス、１０２・・・Ｉ１０バス、１０３・・・拡張バス
、２０・・・レディ信号仲介装置、２４・・・データラ
ッチ回路。
Claims (1)
- １、転送すべきデータ、アドレス、および制御信号を転
送するためのパスと、該パスに接続される端末機器と、
前記パスに接続され、該端末機器との間のデータ転送を
行なうマスター装置とで構成され、該マスター装置から
発行されたストローブ信号に対して、指定された前記端
末機器がレディ信号を前記マスター装置に出力した後、
前記データ転送を行なうように構成されたデータ転送シ
ステムにおいて、前記ストローブ信号が発行された時点
から一定時間内に前記レディ信号が発行されたかどうか
をチェックする第１のチェック機能と、前記レディ信号
が発行された後一定時間以上連続出力されているかどう
かをチェックする第２のチェック機能とを有するレディ
信号仲介装置を前記パスに接続し、該レディ信号仲介装
置は前記一定時間内に前記レディ信号が発行され、しか
も前記レディ信号が７定時間以上連続出力されたときの
み前記レディ信号を前記マスター装置に出力し、前記マ
スター装置と前記端末機器間のデータ転送を行なわしむ
ることを特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56109437A JPS5812036A (ja) | 1981-07-15 | 1981-07-15 | デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56109437A JPS5812036A (ja) | 1981-07-15 | 1981-07-15 | デ−タ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812036A true JPS5812036A (ja) | 1983-01-24 |
| JPS61661B2 JPS61661B2 (ja) | 1986-01-10 |
Family
ID=14510214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56109437A Granted JPS5812036A (ja) | 1981-07-15 | 1981-07-15 | デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812036A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465361A (en) * | 1987-08-31 | 1989-03-10 | Sanyo Ind Ltd | Locking device for torque limiter |
| JPH0331919A (ja) * | 1989-06-28 | 1991-02-12 | Nec Corp | オンラインリペア可能な情報処理装置 |
-
1981
- 1981-07-15 JP JP56109437A patent/JPS5812036A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465361A (en) * | 1987-08-31 | 1989-03-10 | Sanyo Ind Ltd | Locking device for torque limiter |
| JPH0331919A (ja) * | 1989-06-28 | 1991-02-12 | Nec Corp | オンラインリペア可能な情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61661B2 (ja) | 1986-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266731B1 (en) | High speed peripheral interconnect apparatus, method and system | |
| US3886524A (en) | Asynchronous communication bus | |
| US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
| JP3327559B2 (ja) | フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム | |
| US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US6816934B2 (en) | Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol | |
| US4716526A (en) | Multiprocessor system | |
| EP0186006A2 (en) | Multiprocessor system | |
| EP0126771B1 (en) | Apparatus and method for arbitrating between signals | |
| EP0795157B1 (en) | Bridge between two buses | |
| JP3400665B2 (ja) | Ｐｃｍｃｉａカード上の割り込み共有技術 | |
| US6134625A (en) | Method and apparatus for providing arbitration between multiple data streams | |
| KR970705793A (ko) | 컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(a transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus) | |
| US5454081A (en) | Expansion bus type determination apparatus | |
| EP0465221B1 (en) | IEEE 488 Interface | |
| US5608883A (en) | Adapter for interconnecting single-ended and differential SCSI buses to prevent `busy` or `wired-or` glitches from being passed from one bus to the other | |
| JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
| US4464715A (en) | Memory accessing method | |
| US6202117B1 (en) | Host adapter integrated circuit having autoaccess pause | |
| JPS5812036A (ja) | デ−タ転送システム | |
| US6327676B1 (en) | Test equipment | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JP2944280B2 (ja) | インタフェース回路 | |
| US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
| JP2775264B2 (ja) | 活線挿抜方法および装置 |