JPS5812062A - 並列電子計算機システムの出力装置 - Google Patents
並列電子計算機システムの出力装置Info
- Publication number
- JPS5812062A JPS5812062A JP56111132A JP11113281A JPS5812062A JP S5812062 A JPS5812062 A JP S5812062A JP 56111132 A JP56111132 A JP 56111132A JP 11113281 A JP11113281 A JP 11113281A JP S5812062 A JPS5812062 A JP S5812062A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- slave
- output device
- control signal
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一方の電子計算機が主系として稼動し、他方
の電子計算機が従系として稼動する並列電子計算機シス
テムの出力装置に関するものである。
の電子計算機が従系として稼動する並列電子計算機シス
テムの出力装置に関するものである。
第１図は従来の並列電子計算機システムのブロック図で
、同図において、［１）は主系電子計算機、（２）は従
系電子計算機、（３）は従来の出方装置、（４）は従来
の出方装置（３）に内蔵される切換回路である。
、同図において、［１）は主系電子計算機、（２）は従
系電子計算機、（３）は従来の出方装置、（４）は従来
の出方装置（３）に内蔵される切換回路である。
上記構成に係る並列電子計算機システムの制御信号の出
力動作について説明すると、出力装置（３）に内蔵され
る切換回路（４）は主系電子計算機（１）からの制御信
号を外部に出力するように切換えられている。し九がっ
て、出プ装置（３）位主系電子計算慎（１）および従系
電子計算機（２）からの制御信号を入力するが、切換回
路（４）は主系電子計算機（１）からの制御信号のみを
選択して外すへ出力するようになっている。
力動作について説明すると、出力装置（３）に内蔵され
る切換回路（４）は主系電子計算機（１）からの制御信
号を外部に出力するように切換えられている。し九がっ
て、出プ装置（３）位主系電子計算慎（１）および従系
電子計算機（２）からの制御信号を入力するが、切換回
路（４）は主系電子計算機（１）からの制御信号のみを
選択して外すへ出力するようになっている。
しかしながら、第１図に示す従来の並列電子計算機シス
テムの出力ｆｅ ＩＩ（３）は、主系電子計Ｘ機（１）
の故障にょシ制御信号が出方装置（３）に正しく入力さ
れなければ、たとえ従系電子計算機（２）からの制御信
号が出力装置（３７に正しく入力されても、制御信号を
外部へ出力することはできず、さらに出方装置（３）が
故障した場合にも制御信号を外部へ出力することはでき
ないなどの欠点があった。
テムの出力ｆｅ ＩＩ（３）は、主系電子計Ｘ機（１）
の故障にょシ制御信号が出方装置（３）に正しく入力さ
れなければ、たとえ従系電子計算機（２）からの制御信
号が出力装置（３７に正しく入力されても、制御信号を
外部へ出力することはできず、さらに出方装置（３）が
故障した場合にも制御信号を外部へ出力することはでき
ないなどの欠点があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、主系電子計算機、従系電子計算機、
及び出力装置のいずれかが故障しても正しい制御信号を
外部へ出力できる並列電子計算機システムの出力装置を
提供するものである。
になされたもので、主系電子計算機、従系電子計算機、
及び出力装置のいずれかが故障しても正しい制御信号を
外部へ出力できる並列電子計算機システムの出力装置を
提供するものである。
上記目的を達成するために、本発明は、主系電子計算機
および従系電子計算機からの制御信号を入力する主系の
出力装置および従系の出方装置をそれぞれ設けると共に
、この主系の出方装置および従系の出力装置に、主系電
子計算機及び従系電子計算機からの制御信号を時間監視
する時間監視回路と照合回路を備えたものであり、以下
、第２図に基いて詳細に貌明する。
および従系電子計算機からの制御信号を入力する主系の
出力装置および従系の出方装置をそれぞれ設けると共に
、この主系の出方装置および従系の出力装置に、主系電
子計算機及び従系電子計算機からの制御信号を時間監視
する時間監視回路と照合回路を備えたものであり、以下
、第２図に基いて詳細に貌明する。
第２図は本発明に係る並列電子計算機システムの出力装
置の一実施例を示すブロック図で、同図に２いて、（５
）は主系の出力装置、（６）は従系の出力ｖｃｒ１ｔで
メジ、さらに（７）および（ｌｊ）はそれぞれ主系の出
力装置（５）および従系の出力装＠ （６１に内蔵され
、主系電子計算機（１）および従系電子計算機（２）か
らの制＠信号を時間監視する時間監視回路、また、（９
）およびαＧは、それぞれ主系の出力装置ｔ（５）およ
び従系の出力装置（６）に内蔵され、主系電子計算！（
］）および従系電子計算機（２）からの制御信号を照合
する照合回路である。
置の一実施例を示すブロック図で、同図に２いて、（５
）は主系の出力装置、（６）は従系の出力ｖｃｒ１ｔで
メジ、さらに（７）および（ｌｊ）はそれぞれ主系の出
力装置（５）および従系の出力装＠ （６１に内蔵され
、主系電子計算機（１）および従系電子計算機（２）か
らの制＠信号を時間監視する時間監視回路、また、（９
）およびαＧは、それぞれ主系の出力装置ｔ（５）およ
び従系の出力装置（６）に内蔵され、主系電子計算！（
］）および従系電子計算機（２）からの制御信号を照合
する照合回路である。
上記構成に係る並列電子計算機システムの出方装置は、
まず、外部に対し制御を行う場合に、主系の出力装置（
５）が主系電子計算機（１）および従系電子計算機（２
）からの制御信号を入力し主系の時間監視回路（７）を
用いて核内制御信号があらかじめ定められた所定の時間
差内に入力された事全監視するとともに、主系の照合回
路（９）ヲ用いて、眼内制御信号の内容が一致している
ことを照合した後、外部に対し制御信号を出力する。
まず、外部に対し制御を行う場合に、主系の出力装置（
５）が主系電子計算機（１）および従系電子計算機（２
）からの制御信号を入力し主系の時間監視回路（７）を
用いて核内制御信号があらかじめ定められた所定の時間
差内に入力された事全監視するとともに、主系の照合回
路（９）ヲ用いて、眼内制御信号の内容が一致している
ことを照合した後、外部に対し制御信号を出力する。
同様に、従系の出力装置（６） ｖ′ｉ、主系電子計算
機（１）および従系電子＃ｆ算機（２）からの制御信号
を入力し、従系の時間監視回路（８）を用いて該両制御
信号があらかじめ定められた所定の時間差内に入力され
た事を監視するとともに、従系の照合回路α（ｊを用い
て、該両制御信号の内容が一致していることを照合する
が、外部に対しては制御信号全出力しない。
機（１）および従系電子＃ｆ算機（２）からの制御信号
を入力し、従系の時間監視回路（８）を用いて該両制御
信号があらかじめ定められた所定の時間差内に入力され
た事を監視するとともに、従系の照合回路α（ｊを用い
て、該両制御信号の内容が一致していることを照合する
が、外部に対しては制御信号全出力しない。
次に、このような状態で、従系電子計算機（２）が故障
した場合には、主系の出力装置（５）の時間監視回路（
７）と照合回路（９）は機能を停止し、主系電子計算機
（１）の制御信号がそのまま外部へ出力され、また、主
系の出力装置（５）が故障した場合には、従系の出力装
置（６）によシ制御信号が外部へ出力される。
した場合には、主系の出力装置（５）の時間監視回路（
７）と照合回路（９）は機能を停止し、主系電子計算機
（１）の制御信号がそのまま外部へ出力され、また、主
系の出力装置（５）が故障した場合には、従系の出力装
置（６）によシ制御信号が外部へ出力される。
そして、主系電子計算機（１）が故障した場合には、従
系電子計算機（２）がこれを検知し、以後従系電子計算
機（２）の制御信号が従系の出力装置（ｂ）により外部
へ出力される。
系電子計算機（２）がこれを検知し、以後従系電子計算
機（２）の制御信号が従系の出力装置（ｂ）により外部
へ出力される。
さらに、主系電子計算機（１）および従系電子計算機（
２）からの制御信号が主系の出力装置ｔ （５）に入力
されて動作している状態で、主系の時間監視回路（力に
よシ該両制御信号があらかじめ定められた時間差以上経
過して入力されたと判定された場合、あるいは主系の照
合回路（９）によシ該両制御信号が一致しないと判定さ
れた場合に１よ、運転員に制御出力不一致の警報を発令
し、以後従系電子計算機（１）の制御信号によシ運転を
継続するか、主系電子計算機（１）を停止して従系電子
計算機（２）の制御信号によシ運転を継続するかの判断
を運転員にまかせることができ、常に安全で確実な運転
を行うことができることになる。
２）からの制御信号が主系の出力装置ｔ （５）に入力
されて動作している状態で、主系の時間監視回路（力に
よシ該両制御信号があらかじめ定められた時間差以上経
過して入力されたと判定された場合、あるいは主系の照
合回路（９）によシ該両制御信号が一致しないと判定さ
れた場合に１よ、運転員に制御出力不一致の警報を発令
し、以後従系電子計算機（１）の制御信号によシ運転を
継続するか、主系電子計算機（１）を停止して従系電子
計算機（２）の制御信号によシ運転を継続するかの判断
を運転員にまかせることができ、常に安全で確実な運転
を行うことができることになる。
なお、上記実施例では電子計算機（１）と出力装置（５
）を主系とし、電子計算機（２）と出力装置（６）を従
系としたが、電子計算機（１）と出力装置（５）を従系
とし、電子計算機（２）と出力装置（６）を主系として
もよいことは勿論である。また、並列システムを二重で
構成したが、多重系の場合にも同様に用いることができ
る。
）を主系とし、電子計算機（２）と出力装置（６）を従
系としたが、電子計算機（１）と出力装置（５）を従系
とし、電子計算機（２）と出力装置（６）を主系として
もよいことは勿論である。また、並列システムを二重で
構成したが、多重系の場合にも同様に用いることができ
る。
以上のように、本発明に係る並列電子計算機システムの
出力装置によれば、主系の出力装置および従系の出力装
置に、時間監視回路および照合回路が内蔵されているの
で、電子計算機あるいは出力装着が故障した場合にも制
御動作を継続して行うことができ、しかも電子計算機あ
るいは出力装置の故障を明確に検知できない場合にも、
以後の処ｒ１ｔｔ−運転員の総合判断にまかせることに
よシ、誤った制御信号を出力することを防止できるなど
、システムの信頼性を向上できるという効果を奏する。
出力装置によれば、主系の出力装置および従系の出力装
置に、時間監視回路および照合回路が内蔵されているの
で、電子計算機あるいは出力装着が故障した場合にも制
御動作を継続して行うことができ、しかも電子計算機あ
るいは出力装置の故障を明確に検知できない場合にも、
以後の処ｒ１ｔｔ−運転員の総合判断にまかせることに
よシ、誤った制御信号を出力することを防止できるなど
、システムの信頼性を向上できるという効果を奏する。
第１図は従来の並列電子計算機システムの出力装置を示
すブロック図、第２図は本発明に係る並列電子計算機シ
ステムの出力装置の一実施例を示すブロック図である。 （１）・・主系電子計算機 （２１曇・従系電子計算機 （３）＃・従来の出力装置 （４Ｊ・・切換装置 （５）−・主系の出力装置 （６）−・従系の出力装置 （７）’−主系の時間監視回路 （８）―・従系の時間監視回路 （９）・・主系の照合回路 αＱ・・従系の照合回路 なお、図中、同一符号は同一、または相尚部分を示す。 第１図 第２図
すブロック図、第２図は本発明に係る並列電子計算機シ
ステムの出力装置の一実施例を示すブロック図である。 （１）・・主系電子計算機 （２１曇・従系電子計算機 （３）＃・従来の出力装置 （４Ｊ・・切換装置 （５）−・主系の出力装置 （６）−・従系の出力装置 （７）’−主系の時間監視回路 （８）―・従系の時間監視回路 （９）・・主系の照合回路 αＱ・・従系の照合回路 なお、図中、同一符号は同一、または相尚部分を示す。 第１図 第２図
Claims (1)
- 一方の電子計算機が主系で、他方の電子計算機が従系と
して稼動する並列電子計算機システムにおいて、主系電
子計算機および従系電子計算機からの両制御信号をそれ
ぞれ人力する主系の出力装置および従系の出力装置を設
けると共に、この主系の出力装置および従系の出力装置
に、主系電子計算機および従系電子計算機からの両制御
信号の時間監視と照合を行う時間監視回路および照合回
路をそれぞれ設けたことを特徴とする並列電子計Ｘ機シ
ステムの出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111132A JPS5812062A (ja) | 1981-07-15 | 1981-07-15 | 並列電子計算機システムの出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111132A JPS5812062A (ja) | 1981-07-15 | 1981-07-15 | 並列電子計算機システムの出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812062A true JPS5812062A (ja) | 1983-01-24 |
Family
ID=14553253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111132A Pending JPS5812062A (ja) | 1981-07-15 | 1981-07-15 | 並列電子計算機システムの出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812062A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | 照合２重化プログラム制御方式 |
| JP2011113416A (ja) * | 2009-11-27 | 2011-06-09 | Hitachi Ltd | 制御装置および制御方法 |
| JP2018169841A (ja) * | 2017-03-30 | 2018-11-01 | 日本電気株式会社 | 制御装置、多重化システム、多重化方法及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680749A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Multiple computer system |
-
1981
- 1981-07-15 JP JP56111132A patent/JPS5812062A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680749A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Multiple computer system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | 照合２重化プログラム制御方式 |
| JP2011113416A (ja) * | 2009-11-27 | 2011-06-09 | Hitachi Ltd | 制御装置および制御方法 |
| JP2018169841A (ja) * | 2017-03-30 | 2018-11-01 | 日本電気株式会社 | 制御装置、多重化システム、多重化方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176258A (en) | Method and circuit for checking integrated circuit chips | |
| US4843608A (en) | Cross-coupled checking circuit | |
| JP2618958B2 (ja) | パリティチェック制御装置 | |
| US5301171A (en) | Cross-monitored pair of clocks for processor fail-safe operation | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JP3529994B2 (ja) | 照合回路 | |
| JPH036141A (ja) | フェイルセーフ遠方制御方式 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS63163541A (ja) | エラー許容計算システム及び該計算システム内のエラーユニットを認識し、その箇所を検知し、エラーを除去する方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JP2885800B2 (ja) | 二重系処理装置 | |
| JPH03222597A (ja) | 遠方制御装置 | |
| JPS6091415A (ja) | デイジタル制御装置 | |
| JPS62284438A (ja) | ロツクドプロセツサ方式 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JP2000209236A (ja) | インタ―フェ―ス機器 | |
| JP2611549B2 (ja) | エレベータの群管理制御装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPS5941066A (ja) | 制御装置のデ−タ照合方法 | |
| JPH06124213A (ja) | コンピュータのフォールト・トレラント方式 | |
| JPS5916302B2 (ja) | チエツク装置 |