JPS5812344B2 - 銅を基材とする金属パタ−ンの形成方法 - Google Patents

銅を基材とする金属パタ−ンの形成方法

Info

Publication number
JPS5812344B2
JPS5812344B2 JP56179096A JP17909681A JPS5812344B2 JP S5812344 B2 JPS5812344 B2 JP S5812344B2 JP 56179096 A JP56179096 A JP 56179096A JP 17909681 A JP17909681 A JP 17909681A JP S5812344 B2 JPS5812344 B2 JP S5812344B2
Authority
JP
Japan
Prior art keywords
copper
layer
mask
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56179096A
Other languages
English (en)
Other versions
JPS57155383A (en
Inventor
ジエラルデイン・コギン・シユワルツ
ポール・マーチン・シヤイブル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57155383A publication Critical patent/JPS57155383A/ja
Publication of JPS5812344B2 publication Critical patent/JPS5812344B2/ja
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 本発明は半導体構成素子の製造方法に係り、具体的には
、半導体構成素子の製造及び実装において用いられる半
導体基板又は誘電体基板の如き構成素子上に銅表面導体
を形成するための方法に係る。
更に具体的に言えば、本発明は、実質的に不活性のマス
ク・パターンを用いた乾式食刻技術による基板からの選
択的除去によって銅パターンを形成するための方法に係
る。
本発明の目的は、銅層中に銅のパターンを食刻するため
の改良された方法を提供することである,本発明の他の
目的は、銅層中に銅パターンを乾式食刻するための改良
されたマスク技術を提供することである。
本発明の他の目的は、支持基板上に形成された銅層中に
銅パターンを乾式食刻するための改良された構造体を提
供することである。
本発明の他の目的は、多レベルの導体パターンが埋設さ
れている焼結された多層誘電体構造体上に銅の相互接続
導体を形成するための改良された乾式食刻技術を提供す
ることである。
本発明の更に他の1的は、多レベルの銅パターンが埋設
されている多層ガラス・セラミック基板上に銅の相互接
続導体を珍成するための反応性イオン食刻技術を提供す
ることである。
従来において、乾式食刻技術は、半導体構成素子の製造
において回路密度の増加とともに益々多く用いられてい
る。
回路密度の増加に伴なって、金属相互接続線はより細く
且つより密な間隔にされねばならず、充分な電流が流れ
得るようにそれらの線の厚さはそれに対応して増加され
ねばならない。
金属パターンを限定するために従来の化学的除去的食刻
が用いられた場合にはそれらの条件は充たされず、従っ
て近年においては集積回路における導体パターンの形成
に乾式食刻技術を用いることに益々強い関心が持たれて
いる。
或る種の乾式食刻方法は食刻されたパターンの側壁が垂
直である必要がある場合に用いられる。
そのような方向性を有する食刻方法には、イオン衝撃及
び/もしくはイオンを用いた化学反応があり、即ち高周
波スパッタリング食刻、イオン・ビーム・ミリング、及
び反応性イオン食刻(反応性スパッタリング食刻又は反
応性イオン・スパッタリングとも呼ばれる)が含まれる
。
これらはすべて、高周波電圧の印加によって励起される
ガス・プラズマを用いており、13.56乃至40.6
3MHzの周波数範囲が最も一般的に用いられるが、他
の周波数も用いられ得る。
もう一つの乾式方法である反応性プラズマ食刻は、湿式
処理を除きそしてマスクのアンダ・カットを最小限にす
るために用いられる。
この方法は遊離基による化学的食刻を含み、等方性であ
る。
それらの遊離基は高周波電圧の印加により励起されたプ
ラズマ中に発生される。
通常は50KHz又は13.56MHzのいずれかが用
いられるが、他の高周波の周波数も用いられ、又マイク
ロ婆による励起も用いられている。
そのような方法は、SiO2、Si3N4、ポリイミド
及び同種の層に導体相互接続パターン、接点又は貫通孔
を養刻するために用いられ、又分離のためにシリコン中
に深い溝を食刻するため、そしてインク・ジェット及び
同種の適用例においてシリコン又は2酸化シリコン中に
深い開孔を食勿するために用いられる。
これらの乾式食刻方法においては、食刻されるべき表面
が適当なマスクで覆われて、乾式食刻の環境下に置かれ
る。
方向性を有する食刻方法において、垂直な側壁を得るた
めには、特に小さい寸法及び/もしくは深い食刻が必要
とされる場合に、食刻マスクはいくつかの条件を充たさ
ねばならない。
例えば、食刻マスクは目立った速度で食刻されてはなら
ず、逆方向の散乱による残渣の形成を生じてはならず、
プラズマ中で劣イしてはならず、イオン衝撃によって又
はプラズマ反応の反応生成物の揮発性を増すために高温
が必要とされることによって存在し得る高温において流
動又は変形してはならず、端部の劣化を防ぐためにパタ
ーン全体にわたって均一な厚さを再現可能に有していな
ければならない。
プラズマ食割においても、イオン衝撃の効果に関するも
のを除いて、上記のすべての条件が充たされねばならな
い。
又、小さい寸法が必要とされる場合には、マスク技術は
電子ビーム・リソグラフイとも適合し得るべきである。
更に、マスクは、食刻されたパターン又は下の基板を何
ら侵食することなく完全に除去され得ねばならない。
又、工業的に有用であるためにはマスクの除去が比較的
短時間でそして好ましくは非腐食性の環境の下で達成さ
れるべきである。
半導体構成素子の製造におけるこれらの乾式食刻技術の
1つの特定の適用例は、例えば埋設された銅導体パター
ンの多レヴル配列体を含む米国特許第4234367号
明細書に記載の焼結されたガラスーセラミック基板の如
き、集積回路装置のための誘電体基板支持体上における
銅表面導体の反応性イオン食刻である。
極めて高密度の実装のための設計条件を充たすためには
、銅表面相互接続体が比較的厚い金属から形成されねば
ならず、又相互接続パターンの線及び間隔が比較的狭く
なければならない。
銅パターンの反応性イオン食刻を適用し得るならば、上
記問題は明らかに容易に解決され得る。
しかしながら、銅がどの様にして反応性イオン食刻され
得るかは、容易に明らかではない。
銅は反応性イオン食刻の雰囲気又は環境において比較的
非反応性である。
又、銅層の厚さによって選択される酸化マグネシウム(
MgO)及び酸化アルミニウム(Al203)のマスク
は銅に付着しない。
MgOのマスクの使用については、米国特許第 4132586号の明細書に記載されている。
銅の反応性イオン食刻にレジスト・マスクを用いること
は適当でない。
それは、レジスト層が銅に関して比較的大きい食刻速度
比を有牢るために極めて厚くされねばならず、又レジス
トの除去に必要な灰化中に銅が極めて破壊的に酸化され
易いためである。
周知の如く、プラズマ硬化されたレジストは溶剤中で極
めて除去され難い。
又、銅の反応性イオン食刻には、銅を清浄に食刻するた
めに、高い電力密度、高い陰極温度及びCCll/Ar
プラズマの使用がすべて必要とされる。
銅は保護酸化物を形成しないので、塩素を含むプラズマ
はわずかに揮発性の反応生成物を形成するために適して
いることが予想され得る。
しかしながら、Cl2/Arプラズマの使用は清浄な食
刻を生じない。
低い電力密度においては、CCl4/Arプラズマは、
反応性イオン食刻中に銅の表面上に黒いじみを生じて、
終了時点の検出を不可能又は少なくとも極めて困難にす
る。
イオン衝撃が基板を加熱する主な原因であることが知ら
れているが、低い陰極温度においては、高い電力密度で
あっても、反応性イオン食刻速度は極めて遅い。
従って、許容され得る速い速度で、検出され得る終了時
点まで、銅を反応性イオン食刻して清浄なパターンを形
成するためには、CCl4を含むプラズマと、高い電力
密度(≧1.3W/cyA)と、高い陰極温度(≧22
5℃)との組合せが必要である。
上記記載に関連して、当技術の背景に関する情報は更に
、米国特許第4007037号、第4026742号、
第4057460号、第4092210号、第4092
442号、第4130454号、第4172004号及
び第Re・29947号の明細書、並びにIBM Technical Disclosure Bull
etin第13巻、第4号、1970年9月、第884
頁におけるW.E.Mutterによる″Sputte
rEtching Process”と題する論文にも
記載されている。
酸化マグネシウム(MgO)及び酸化アルミニウム(A
l20a)の層が反応性イオン食刻のためのマスクとし
て、銅に付着しないことが解り、マグネシウム及びアル
ミニウ云の酸化物が付着する細々の付着促進層(例えば
、アルミニウム及びクロム)が試みられた。
しかしながら、銅の反応性イオン食刻に用いられる高温
のために、銅が反応性イオン食刻中に付着促進層中に拡
散して、食亥サイクル中にマスクをリフトさせて、露出
された銅が侵食されることが解った。
しかしながら、本発明の方法に従って、銅とMgO又は
Al203マスク材料との間に付着促進層として薄いモ
リブデン層を付着することにより、必要な精度のパター
ン限定を達成する効果的且つ正確な銅の反応性イオン食
刻が可能になることが解った。
その様な付着においては、モリブデンはMgO又はAl
203マスク材料とともにMo/酸化物複合マスクを形
成する。
モリブデン層は、乾式食刻中に、銅のための拡散障壁と
して働く。
MgO及びAl203マスク材料はモリブデンに付着す
るので、それらは直接モリブデン層の表面に付着され得
る。
マスク・パターンは除去的食刻によりMo/酸化物複合
マスク層中に形成され得る。
モリブデン及び酸化物の薄い層が銅層上に順次に付着さ
れ得る。
所望のパターンがフォトリソグラフイ又は電子ビーム・
リングラフイによって適当なレジスト中に限定される。
Mo/酸化物複合マスク層の非マスク領域が適当に食刻
され(例えば、MgOのために蓚酸アンモニウムそして
Moのためにアルカリ性フエリシアン化物を順次に用い
て)、そして上記レジストが通常の方法で除去される。
好ましくは、Mo/酸化物複合マスクは、後にMo/酸
化物複合マスク層の不要部分とともに除去される適当な
リフト・オフ・マスク中の開孔を経て順次に付着するこ
とによって形成され得る。
本発明の方法に従って、半導体構成素子を製造するため
には、銅を基材とする金属層が蒸着又はスパッタリング
により基板上に全体的に付着される。
例えば、基板が前述の米国特許第4234367号明細
書に記載されている如き多層ガラス・セラミックから成
る場合の如く、付着の問題が存在する場合には、銅が付
着される前に、チタンの如き適合する付着促進層が全体
的に付着され得る。
銅が付着された後、適当なレジストの如き有機重合体層
が銅層上に全体的に被覆され、所望の導体パターンの開
孔パターンを形成するために適当なフォトリソグラフイ
又は電子ビーム・リソグラフイ技術を用いて露光及び現
像される。
それから、Mo及びMgO又はAl203の層が蒸着に
よって残されているレジスト及び露出されている銅層上
に全体的に順次に付着され、そして残されているレジス
トがその上のMo及び酸化物の層とともに適当な溶剤中
で除去される。
その結果、所望の導体パターンに対応するMo/酸化物
複合マスクが残される。
Mo/酸化物複合マスクの開孔中に露出されている銅が
乾式食刻技術(例えば、反応性イオン食刻)によって除
去され、それからMgOまたはAl203およびMoが
適当な溶剤中で除去される。
例えば、始めにMgOが蓚酸、蓚酸アンモニウム、酢酸
及び同種のものの溶液の如き適当な溶剤中で除去され、
モリブデンはアルカリ性フエリシアン化物溶液により除
去され得る。
次ζζ図面を参照して、本発明の方法をその好実施例に
ついて更に詳細に説明する。
第1A図において、基板1は、前述の米国特許第423
4367号明細書に記載されている如き、半導体装置を
装着するための支持体として働く多層導体を有するガラ
ス・セラミック構造体から成り得る。
次に、例えばチタンの如き約2000人(実用的範囲は
、約500人乃至5000人)の付着促進層2が基板1
上に全体的に付着(真空蒸着、スパッタリング及び同種
の方法により)される。
この付着促進層2は同様な方法、例えば真空蒸着、スパ
ッタリング等により該層2上に全体的に付着される、厚
さ約3μm(典型的範囲は、約1μm乃至約10μm)
の銅層3の付着を容易にするために用いられる。
次に、第1B図に示されている如く、リフト・オフ・マ
スク材料層4が銅層3上に被覆される。
このマスク材料は、回転被覆の如き任意の通常の方法で
付着され得る標準的なフオ+レジスト又は電子ビーム・
レジストから成り得る有機重合体材料として特徴付けら
れる。
そのレジストは、2層(two−eoat)のポリメタ
クリレード重合体及び共重合体のレジスト並びに同種の
ものを含む、周知の放射線により劣化され得るレジスト
から成ることが好ましい、任意のフォトレジスト又は電
子ビーム・レジストから成り得る。
他の適当なレジストには、Shipley社製のAZ−
1350J(商品名)、Kodak社製のKTFR(商
品名)、ポリ桂皮酸ビニルの如き合成樹脂、ジアゾ型レ
ジスト及び同種のもの等がある。
それらのリフト・オフ技術は周知であり、それらの典型
的なものは米国特許第3421206号、 第3873361号、第3934057号、第3982
943号、及び第4004044号の明細書に記載され
ている。
上記マスク材料が、集積回路製造技術において周知であ
る適当なリングラフイ技術に従って露光及び現像される
ことにより処理されて、第1C図に示されている如く開
孔7のパターンを有するリフト・オフ・マスク4Aが形
成される。
上記マスクが形成された後、第1D図に示されている如
く、モリブデン層5及び5Aが蒸着によってリフト・オ
フ・マスク4A上及び銅層3の露出部分上に全体的に付
着され、モリブデン層5Aは最終的にMo/酸化物複合
乾式食刻マスク8の一部を成す。
この実施例において用いられるモリブデンの厚さは例え
ば約2000人(実用的範囲は、約500人乃至約50
00人)であり得る。
次に、第1E図に示されている如く、例えば約2000
人の酸化マグネシウム(MgO)層6及び6AがMo層
5及び5A上に全体的に蒸着され、MgO層6AはMo
/酸化物複合乾式食刻マスク8の構造体を完成させる。
次に、通常のリフト・オフ除去技術を用いて、残されて
いるレジストのリフト・オフ・マスク4Aが適当な溶剤
又は食刻剤によって完全に除去され、それとともにその
上のMo及びMgOの層も除去されて、第1F図に示さ
れている如<Mo/酸化物複合乾式食刻マスク8を形成
するMo及びMgO層5A及び6Aが銅層3上に残され
る。
AZ−1350Jの如きポジティブ型レジストは、N−
メチルピロリドンの如き溶剤中に浸漬されることによっ
て除去され得る。
上記溶剤は、Mo,MgO又はCuの層に影響を与えず
に重合体材料を溶解又は膨潤させるものであればよい。
用いられ得る他の溶剤には、アセトン、酢酸ブチル、ト
リクロルエチレン、酢酸セロソルブ及び同種のものがあ
る。
それから、第1F図及び第2A図に示されている如きM
o/MgO複合マスクを有する構造体が乾式食刻方法を
施されて、第1G図に示されている如く、銅層3の露出
された部分及びその下のチタンである付着促進層2の部
分が基板1に達するまで除去される。
例えば、上記構造体は、225℃の陰極温度を用いて、
2.5SCCmのCCl4の流量を有する2mTorr
のCCl4と8mTorrのArとの環境において、1
.3W/ffl及び13.56MHzで反応性イオン食
刻することによって乾式食刻され得る。
これらの条件を用いて、2000人のチタン層2及び3
μmの銅層3を廟する第2A図の構造体は10乃至12
分間で食刻され得る。
典型的には、2μmの間隔が極めて容易に達成され得る
。
上記構造体が乾式食刻された後、第1H図に示されてい
る如く、マスクのMgO層6Aが、例えば蓚酸の温かい
(40乃至50°G)8重量係水溶液中に2分間浸漬さ
れることにより、適当な溶剤又は食刻剤で除去される。
それから、第1■図に示されている如く、残されている
マスクのMO層5Aが、92gのK3〔Fe(CN)6
〕と、20gのKOHと、300mlのH20とから成
る水溶液で除去され、そしてH20で洗浄される。
Mo/酸化物複合マスク8が除去された後、第1J図及
び第2B図に示されている如く、所望のパターン構造1
0を有する銅層3(及びその下のチタン層2)が残され
る。
【図面の簡単な説明】
第1A図乃至第1■図は杏発明の方法による製造におけ
る構造体及び種々の工程を示す概略的縦断面図であり、
第2A図は本発明の方法による反応性イオン食刻のため
に準備されたマスクされている銅層を示す顕微鏡写真で
あり、第2B図は本発明の方法による反応性イオン食刻
後における第2A図の構造体を示している顕微鏡写真で
ある。 1・・・・基板、2・・・・Ti層(銅層のための付着
促進層)、3・・・・銅層、4・・・・リフト・オフ・
マスク材料層、4A・・・・リフト・オフ・マスク、5
,5A・・・・モリブデン層(MgO層又はAl203
層のための付着促進層且つ銅層のための拡散障壁)、6
,6A・・・・MgO層又はAl203層、7・・・・
開孔、8・・・・Mo/酸化物複合乾式食刻マスク、1
0・・・・所望のパターン構造。

Claims (1)

  1. 【特許請求の範囲】 1 モリブデンの層と、酸化マグネシウム及び酸化アル
    ミニウムより成る群から選択された上記モリブデン層上
    の層とを銅表面上に順次に付着することにより形成され
    そして所望の構造の銅パターンに対応するパターン状に
    延びて上記銅表面の相補部分を露出させるマスク開孔を
    有している横合マスクを上記鋼表面に付着し、 上記マスク開札を経て上記銅表面の上記相補部上記複合
    マスクを除去することを含む、 銅を基材とする金属パターンの形成方法。 2 銅表面の相補部分が乾式食刻によって除去されるこ
    とを特徴とする特許請求の範囲第1項に記3 銅表面の
    相補部分が反応性イオン食刻によ?て除去されることを
    特徴とする特許請求の範囲第1項に記載の方法。
JP56179096A 1980-12-24 1981-11-10 銅を基材とする金属パタ−ンの形成方法 Expired JPS5812344B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/219,645 US4352716A (en) 1980-12-24 1980-12-24 Dry etching of copper patterns

Publications (2)

Publication Number Publication Date
JPS57155383A JPS57155383A (en) 1982-09-25
JPS5812344B2 true JPS5812344B2 (ja) 1983-03-08

Family

ID=22820135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56179096A Expired JPS5812344B2 (ja) 1980-12-24 1981-11-10 銅を基材とする金属パタ−ンの形成方法

Country Status (5)

Country Link
US (1) US4352716A (ja)
EP (1) EP0054663B1 (ja)
JP (1) JPS5812344B2 (ja)
CA (1) CA1161787A (ja)
DE (1) DE3168374D1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3028044C1 (de) * 1980-07-24 1981-10-08 Vdo Adolf Schindling Ag, 6000 Frankfurt Lötfähiges Schichtensystem
US4560421A (en) * 1980-10-02 1985-12-24 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPS57204186A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Electrode processing method for magnetic reluctance element
US4400257A (en) * 1982-12-21 1983-08-23 Rca Corporation Method of forming metal lines
US4420365A (en) * 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
EP0133621B1 (de) * 1983-08-02 1988-03-30 Ibm Deutschland Gmbh Verfahren zum Trockenätzen von Kupfer und seine Verwendung
GB8413170D0 (en) * 1984-05-23 1984-06-27 British Telecomm Production of semiconductor devices
US4971856A (en) * 1987-05-07 1990-11-20 Arthur Karp Microwave components with a surface coating which imparts a very high RF loss
US4838994A (en) * 1987-06-26 1989-06-13 Siemens Aktiengesellschaft Method for structuring a copper and/or permalloy layer by means of dry etching
JPH01308028A (ja) * 1988-06-07 1989-12-12 Fujitsu Ltd 銅もしくは銅合金電極配線の形成方法
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US4975146A (en) * 1989-09-08 1990-12-04 Motorola Inc. Plasma removal of unwanted material
US5185293A (en) * 1992-04-10 1993-02-09 Eastman Kodak Company Method of forming and aligning patterns in deposted overlaying on GaAs
US5350484A (en) * 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
JPH06326059A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 銅薄膜のエッチング方法
US5698113A (en) * 1996-02-22 1997-12-16 The Regents Of The University Of California Recovery of Mo/Si multilayer coated optical substrates
US6602653B1 (en) 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
US6451685B1 (en) 2001-02-05 2002-09-17 Micron Technology, Inc. Method for multilevel copper interconnects for ultra large scale integration
US7115991B1 (en) * 2001-10-22 2006-10-03 Lsi Logic Corporation Method for creating barriers for copper diffusion
US6998343B1 (en) 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
JP4298597B2 (ja) * 2004-07-01 2009-07-22 日東電工株式会社 配線回路基板および配線回路基板の製造方法
WO2009037332A1 (en) * 2007-09-20 2009-03-26 Agfa-Gevaert N.V. Security laminates with interlaminated transparent embossed polymer hologram
EP2042576A1 (en) * 2007-09-20 2009-04-01 Agfa-Gevaert Security laminates with interlaminated transparent embossed polymer hologram.
CN101990497A (zh) * 2008-04-01 2011-03-23 爱克发-格法特公司 具有可通过触摸察觉的安全性特征的安全性层压板
US20100316841A1 (en) * 2008-04-01 2010-12-16 Agfa-Gevaert Lamination process for producing security laminates
WO2009121784A2 (en) * 2008-04-01 2009-10-08 Agfa Gevaert Security laminate having a security feature
EP2181858A1 (en) * 2008-11-04 2010-05-05 Agfa-Gevaert N.V. Security document and methods of producing it
EP2199100A1 (en) * 2008-12-22 2010-06-23 Agfa-Gevaert N.V. Security laminates for security documents.
EP2332738B1 (en) 2009-12-10 2012-07-04 Agfa-Gevaert Security document with security feature on edge
EP2335937B1 (en) 2009-12-18 2013-02-20 Agfa-Gevaert Laser markable security film
PL2335938T3 (pl) 2009-12-18 2013-07-31 Agfa Gevaert Znakowalna laserowo folia zabezpieczająca
TWI658763B (zh) * 2017-10-11 2019-05-01 欣興電子股份有限公司 製造導線之方法
US12488994B2 (en) 2021-10-28 2025-12-02 International Business Machines Corporation Magnesium oxide based hardmask for reactive ion etching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE663373A (ja) * 1964-05-04
US4026742A (en) * 1972-11-22 1977-05-31 Katsuhiro Fujino Plasma etching process for making a microcircuit device
USRE29947E (en) 1974-02-12 1979-03-27 U.S. Philips Corporation Semiconductor pattern delineation by sputter etching process
US4007037A (en) * 1975-07-09 1977-02-08 General Electric Company Composition and method for chemically etching copper elements
US4057460A (en) * 1976-11-22 1977-11-08 Data General Corporation Plasma etching process
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4132586A (en) * 1977-12-20 1979-01-02 International Business Machines Corporation Selective dry etching of substrates

Also Published As

Publication number Publication date
DE3168374D1 (en) 1985-02-28
EP0054663B1 (en) 1985-01-16
EP0054663A1 (en) 1982-06-30
JPS57155383A (en) 1982-09-25
US4352716A (en) 1982-10-05
CA1161787A (en) 1984-02-07

Similar Documents

Publication Publication Date Title
US4352716A (en) Dry etching of copper patterns
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US4132586A (en) Selective dry etching of substrates
US4272561A (en) Hybrid process for SBD metallurgies
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4533624A (en) Method of forming a low temperature multilayer photoresist lift-off pattern
KR960013147B1 (ko) 반도체 디바이스상에 저항기를 패턴 형성하기 위한 방법
EP0149060B1 (en) Lift-off process for forming metal patterns
US4396458A (en) Method for forming planar metal/insulator structures
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US5126007A (en) Method for etching a pattern in layer of gold
EP0401314B1 (en) Cryogenic process for metal lift-off
KR20000022632A (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
JPH01214074A (ja) 超伝導性酸化物材料薄膜の製造方法
CA1219835A (en) Metal/semiconductor deposition
EP0088869B1 (en) Thin film techniques for fabricating narrow track ferrite heads
EP0132585B1 (en) Lift-off process and composition therefor
US6306313B1 (en) Selective etching of thin films
US4259369A (en) Image hardening process
KR20010113735A (ko) 1 미크론 이하의 폭을 갖는 금속 라인을 형성하기에적절한 패턴의 제조 방법
US4081315A (en) Cermet etch technique
JPH08220771A (ja) パターン形成方法
JPH05109673A (ja) 半導体装置の製造方法
JP2001230189A (ja) レジストパターン、および配線形成方法