JPS58123747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58123747A JPS58123747A JP57005922A JP592282A JPS58123747A JP S58123747 A JPS58123747 A JP S58123747A JP 57005922 A JP57005922 A JP 57005922A JP 592282 A JP592282 A JP 592282A JP S58123747 A JPS58123747 A JP S58123747A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- leads
- inner lead
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法ｋＩＩし、４１＃ＩＣセ
ラミツクパツケージ瀧の半導体装置に好適な製造方法に
関するものである。
ラミツクパツケージ瀧の半導体装置に好適な製造方法に
関するものである。
半導体装置、中でもサーディツプと称するセラミックパ
ッケージ瀝の半導体装置は、第１図にその構造を示すよ
うに、セラζツク材からなるペース１にリードフレーム
２および半導体素子ベレット３を固着し、かつリードフ
レーム２のインナーリード（ポスト１ｍ）２ｍとベレッ
ト３の電極パッドとをワイヤ４にて接続した上でセフイ
ックキャップ５を装着して内部を封止するよう和した構
成である。この場合、リードフレーム２はコパールヤ４
２アａイ等の金属板材を打抜あるいはエツチングにて成
形ないし折重加工し、低融点ガラスを利用して前記ベー
スＩＩＣ溶着している。また、ベレット３とリードフレ
ーム雪とのワイヤ４１１１！ＩＣ際しては、リードフレ
ーム若しくはベースの全体的な位置、更に必要とあれば
ベレットの位置を認識した上でワイヤボンダにより殆ん
ど自動的に行なうよ５にしているのである。
ッケージ瀝の半導体装置は、第１図にその構造を示すよ
うに、セラζツク材からなるペース１にリードフレーム
２および半導体素子ベレット３を固着し、かつリードフ
レーム２のインナーリード（ポスト１ｍ）２ｍとベレッ
ト３の電極パッドとをワイヤ４にて接続した上でセフイ
ックキャップ５を装着して内部を封止するよう和した構
成である。この場合、リードフレーム２はコパールヤ４
２アａイ等の金属板材を打抜あるいはエツチングにて成
形ないし折重加工し、低融点ガラスを利用して前記ベー
スＩＩＣ溶着している。また、ベレット３とリードフレ
ーム雪とのワイヤ４１１１！ＩＣ際しては、リードフレ
ーム若しくはベースの全体的な位置、更に必要とあれば
ベレットの位置を認識した上でワイヤボンダにより殆ん
ど自動的に行なうよ５にしているのである。
ところで、近年の半導体装置では、ベレットに形成した
集積回路の高集積化に伴なってリード数（ビン数）が増
大し、１００ビン、２００ビン級のものが提供されてき
ている。このため、同一寸法のパッケージを前提とすれ
ば、リード数の増大に伴なりてリード幅寸法を小さくす
る必要があり、アウタリードおよびインナーリードか細
−化される。このように、リードが細幅化されると、リ
ードフレームはその機械的な強度が低下して僅かな外力
によっても変形され易くなり、第１図からも判るようＫ
ｌｆ＃にインナーリード２ａ＠にはアウタリード２ｂ側
のような連絡片（フレーム）６が形成されていないこと
からその変形は着しい。したがって、このような状態で
リードフレーム２をペースＩＫ取着すれば、堆層時の条
件の相違によって各ベース毎にインナーリード位置にば
らつきが生じ、ベースやリードフレームの全体的な位置
に対する各インナーリード位置を一定に保持することが
できなくなる。この結果、ベース中り−ドフレー五の全
体的な位置の認識のみで各インナーリード位置を認識す
ることはできなくなり、ワイヤボンディング時には各イ
ンナーリード位置を１個づつ測定する必要が生じてワイ
ヤボンダに構成の複雑なものが要求されると共一作業効
率が低下し、さらにインナーリード同士がシ謬−トした
りしてワイヤボンデインダの信頼性が低下するという問
題がある。また、リードフレームが変形された状して残
存し、低融点ガラスに作用して疲労破壊の原因となるお
それもある。
集積回路の高集積化に伴なってリード数（ビン数）が増
大し、１００ビン、２００ビン級のものが提供されてき
ている。このため、同一寸法のパッケージを前提とすれ
ば、リード数の増大に伴なりてリード幅寸法を小さくす
る必要があり、アウタリードおよびインナーリードか細
−化される。このように、リードが細幅化されると、リ
ードフレームはその機械的な強度が低下して僅かな外力
によっても変形され易くなり、第１図からも判るようＫ
ｌｆ＃にインナーリード２ａ＠にはアウタリード２ｂ側
のような連絡片（フレーム）６が形成されていないこと
からその変形は着しい。したがって、このような状態で
リードフレーム２をペースＩＫ取着すれば、堆層時の条
件の相違によって各ベース毎にインナーリード位置にば
らつきが生じ、ベースやリードフレームの全体的な位置
に対する各インナーリード位置を一定に保持することが
できなくなる。この結果、ベース中り−ドフレー五の全
体的な位置の認識のみで各インナーリード位置を認識す
ることはできなくなり、ワイヤボンディング時には各イ
ンナーリード位置を１個づつ測定する必要が生じてワイ
ヤボンダに構成の複雑なものが要求されると共一作業効
率が低下し、さらにインナーリード同士がシ謬−トした
りしてワイヤボンデインダの信頼性が低下するという問
題がある。また、リードフレームが変形された状して残
存し、低融点ガラスに作用して疲労破壊の原因となるお
それもある。
したがクズ本発明の膳的は、複数個のインナー□ リー
ドな連結片を介して一体く連結した状態にリードフレー
ムを形成しておき、このリードフレームをベースに取着
した後に前記連結片を切除し℃各インナーリードな切離
することｋより、リードのＩｓ＠化に伴なり℃生ずるり
−ド７レー五の変形およびインナーリード位置のばらつ
きを防止し、これｋより各インナーリード位置を一定に
保持して多リード半導体のワイヤがンディングを従来と
同等のワイヤボンダにて行なうことを可１１ｉ！にし、
作業効率中信頼性の低下を防止することができる半導体
装置の製造方法を提供することにある。
ドな連結片を介して一体く連結した状態にリードフレー
ムを形成しておき、このリードフレームをベースに取着
した後に前記連結片を切除し℃各インナーリードな切離
することｋより、リードのＩｓ＠化に伴なり℃生ずるり
−ド７レー五の変形およびインナーリード位置のばらつ
きを防止し、これｋより各インナーリード位置を一定に
保持して多リード半導体のワイヤがンディングを従来と
同等のワイヤボンダにて行なうことを可１１ｉ！にし、
作業効率中信頼性の低下を防止することができる半導体
装置の製造方法を提供することにある。
以下、本実−を図示の実施例により説明する。
第２図四〜（至）は本−―方法なデ島アルインライン朧
のセラ建ツクパッケージの半導体装置に適用した実施例
の工場図を示している。同Ｅ＾において、１Ｇはセラ電
ツク材からなるベースで、全体を長方形の板状に形成し
、その中央にはキャビティ１１を凹設し工底面に金めり
きを施している。
のセラ建ツクパッケージの半導体装置に適用した実施例
の工場図を示している。同Ｅ＾において、１Ｇはセラ電
ツク材からなるベースで、全体を長方形の板状に形成し
、その中央にはキャビティ１１を凹設し工底面に金めり
きを施している。
會た、１２はリードフレームであり、コバールや４２７
０イ等の薄金属板を打抜きあるいはエツチング等により
複数本のリードを形成し、かつこれを断面コ字状に折−
形成している。これらのり−ド１３は夫々インナーリー
ド１４とアウタリード１５とからなり、インナーリード
１４の先端をリードフレーム１２の中心位置近傍に配置
する一方、アクタリードの先端をリードフレーム１２０
両側辺に並設記章し工いる。そして、前記インナーリー
ド１４の各先端は略方形の連結片１６の四周囲に一体に
連結し、各先端がこの連結片１・を介して連結している
。また、前記アウタリード１ｓの先端は直線状の連結枠
１７に夫々一体に連結した構成としている。換言すれば
前記リード１３の成形時にこれら連結片１６と連結枠１
フをリード１３と共に一体に成形するのであり、これに
よりリードフレーム１２は多少の外力が加えられても容
易に変形することはない。
０イ等の薄金属板を打抜きあるいはエツチング等により
複数本のリードを形成し、かつこれを断面コ字状に折−
形成している。これらのり−ド１３は夫々インナーリー
ド１４とアウタリード１５とからなり、インナーリード
１４の先端をリードフレーム１２の中心位置近傍に配置
する一方、アクタリードの先端をリードフレーム１２０
両側辺に並設記章し工いる。そして、前記インナーリー
ド１４の各先端は略方形の連結片１６の四周囲に一体に
連結し、各先端がこの連結片１・を介して連結している
。また、前記アウタリード１ｓの先端は直線状の連結枠
１７に夫々一体に連結した構成としている。換言すれば
前記リード１３の成形時にこれら連結片１６と連結枠１
フをリード１３と共に一体に成形するのであり、これに
よりリードフレーム１２は多少の外力が加えられても容
易に変形することはない。
このように形成したリードフレーム１２は、次に同図（
至）のように、ベー°ス１０の周辺に配設した低融点ガ
ラス１８にてベースｉｏ、ｋＫ固着する。
至）のように、ベー°ス１０の周辺に配設した低融点ガ
ラス１８にてベースｉｏ、ｋＫ固着する。
この場合、ペース１０全体を図外のヒータを用いて加熱
して低融点ガラス１８を軟化させた状態でリードフレー
ム１２をベース上に抑圧して固着することは言う壇でも
ない。と九により、リードフレーム１２はベースｌ０ｖ
ｃ固定され、リード１２．４１にインナーリード１４は
ベースに対し１不動の状態とされ、連結片１６Ｋｍ［絖
されていることのために、インナーリード同士の位置関
係は変化されることはない。
して低融点ガラス１８を軟化させた状態でリードフレー
ム１２をベース上に抑圧して固着することは言う壇でも
ない。と九により、リードフレーム１２はベースｌ０ｖ
ｃ固定され、リード１２．４１にインナーリード１４は
ベースに対し１不動の状態とされ、連結片１６Ｋｍ［絖
されていることのために、インナーリード同士の位置関
係は変化されることはない。
しかる後ｋ、第３図の平面図の破線のよ５ｋ、各インナ
ーリードの先端位置にある連結片１６を例えばレーず光
を用いて咎先端を結ぶ―＃ＩＣＧって切断し、第２図０
のようにリードフレーム１２から連結片１６を切除する
。連結片１６を切除するととｋより、各インナーリード
１４は夫々切離されて独立状態とされる。しかしながら
、このように切離され℃も各インナーリード１４は既に
低融点ガラス１８にてベース１０＃ｃ固着されているの
で特にその先端位置が変化されることはない。
ーリードの先端位置にある連結片１６を例えばレーず光
を用いて咎先端を結ぶ―＃ＩＣＧって切断し、第２図０
のようにリードフレーム１２から連結片１６を切除する
。連結片１６を切除するととｋより、各インナーリード
１４は夫々切離されて独立状態とされる。しかしながら
、このように切離され℃も各インナーリード１４は既に
低融点ガラス１８にてベース１０＃ｃ固着されているの
で特にその先端位置が変化されることはない。
以上のよ５ｋｃしてリードフレーム１２を固着した後、
同図００よ５ｖｃ、前記キャビティ１１内に半導体素子
ベレッ）１９ｖ通常の方法により固着し、次いでこのペ
レット１９の電極パッド２０とインナーリード１４の先
端とをワイヤ２１にて接続する。この際、ワイヤボンダ
はベース１０中リードフレーム１２の全体的な位ｔを認
識し、この位置認識と予め与えられたリードフレーム形
状等の情報とで各インナーリードの先端位置を認識する
ことができ、ペンツ１１９０位置認鐵とｋよって従来と
同様の自動ワイヤポジディングを行なうことができる。
同図００よ５ｖｃ、前記キャビティ１１内に半導体素子
ベレッ）１９ｖ通常の方法により固着し、次いでこのペ
レット１９の電極パッド２０とインナーリード１４の先
端とをワイヤ２１にて接続する。この際、ワイヤボンダ
はベース１０中リードフレーム１２の全体的な位ｔを認
識し、この位置認識と予め与えられたリードフレーム形
状等の情報とで各インナーリードの先端位置を認識する
ことができ、ペンツ１１９０位置認鐵とｋよって従来と
同様の自動ワイヤポジディングを行なうことができる。
その後、同図備のようにセラミックキャップ２２をペー
ス１０上に槓せてこれを低融点ガラス２３にて固着して
内部な封止ｆ、６一方、アク−リード１５先端の連結幹
１７を切除すれば半導体装置が完成されるのである。
ス１０上に槓せてこれを低融点ガラス２３にて固着して
内部な封止ｆ、６一方、アク−リード１５先端の連結幹
１７を切除すれば半導体装置が完成されるのである。
したがって、以上の一連の製造方法によれば。
つてインナーリード１４、％にその先端の変形が防止さ
れるので、リード数が増大してリードが細幅化された場
合でもインナーリード先端位置が変化されることはなく
、ペース１０に固着したときｋも先端位置にばらつ會が
生ずることはない、このため、各インナーリード先端位
置、つまりワイヤ２１を接続するポスト舊を認識する場
合にも各先端位置な個々に測定する必要はなく、リード
フレーム１２の全体位置若しくはリードフレーム１２と
ペース１Ｇの位置関係が既知の場合はペースｌＯの位置
を認識すれば予め与えられたリードフレーム形状（リー
ドフレーム全体に対する各インナーリード先端の相対位
置）と相俟って各先端位置の認識を行なうことができる
。これにより、ワイヤボンダはリードの細幅化ｋかかわ
らず従来と同様のものを使用することかで１、ワイヤボ
ンダの構造の複雑化を防止すると共ｋ、各インナーリー
ド先端位置を夫々測定する必要がないのでワイヤボンデ
ィングＩＩｃ％する作業工数の増大を防止して作業効率
を向上しかつ一層では棗好なワイヤボンディングを行な
って製品の信頼性を向上することができるのである。
れるので、リード数が増大してリードが細幅化された場
合でもインナーリード先端位置が変化されることはなく
、ペース１０に固着したときｋも先端位置にばらつ會が
生ずることはない、このため、各インナーリード先端位
置、つまりワイヤ２１を接続するポスト舊を認識する場
合にも各先端位置な個々に測定する必要はなく、リード
フレーム１２の全体位置若しくはリードフレーム１２と
ペース１Ｇの位置関係が既知の場合はペースｌＯの位置
を認識すれば予め与えられたリードフレーム形状（リー
ドフレーム全体に対する各インナーリード先端の相対位
置）と相俟って各先端位置の認識を行なうことができる
。これにより、ワイヤボンダはリードの細幅化ｋかかわ
らず従来と同様のものを使用することかで１、ワイヤボ
ンダの構造の複雑化を防止すると共ｋ、各インナーリー
ド先端位置を夫々測定する必要がないのでワイヤボンデ
ィングＩＩｃ％する作業工数の増大を防止して作業効率
を向上しかつ一層では棗好なワイヤボンディングを行な
って製品の信頼性を向上することができるのである。
ｌＩＫ、Ｉ）−ドフレームの変形を防止するので。
低融点ガラス１８によるペースｌＯへの固着状態で変形
に伴なう内部応力がリードに生ずることもなく、低融点
ガラスやその鵠の部位Ｋ＞ける疲労破壊を防止すること
もできる。
に伴なう内部応力がリードに生ずることもなく、低融点
ガラスやその鵠の部位Ｋ＞ける疲労破壊を防止すること
もできる。
ここで、各インナーリードの先端を一体状態に連結して
お（連結片は、第４図に示すような環状の連結片１６Ａ
とし工もよく、この場合には同図の破纏で示す部分を切
断するととｋなる。また、連結片の切除に際しては、前
述したレーず光を利用するのが最も有効であるが、マイ
クロカッタを利用した機械的な切断方法中エツチング等
の化学的な方法を利用することもできる。
お（連結片は、第４図に示すような環状の連結片１６Ａ
とし工もよく、この場合には同図の破纏で示す部分を切
断するととｋなる。また、連結片の切除に際しては、前
述したレーず光を利用するのが最も有効であるが、マイ
クロカッタを利用した機械的な切断方法中エツチング等
の化学的な方法を利用することもできる。
更に１本例ではデ凰アルインライ／ｆｆｌのパッケージ
を示したが、リードフレームをペースｋｌ１着した後ベ
レットとリードとの関にワイヤボンディングを行な５方
法を採用する半導体装置であれは、フラット層のパッケ
ージの様なものであっても本実−を適用することがで館
る。
を示したが、リードフレームをペースｋｌ１着した後ベ
レットとリードとの関にワイヤボンディングを行な５方
法を採用する半導体装置であれは、フラット層のパッケ
ージの様なものであっても本実−を適用することがで館
る。
以上のよう＃ＩＣ本発明の製造方法によれば、複数個の
インナーリードな連結片を介して一体に連結した状態に
リードフレームを形成しておき、このリードフレームを
ペースに取着した後ＷＣ＠Ｚ連結片を切除して各インナ
ーリードを切離しているので、リードの細幅化によりて
もリードフレームの変形およびペース固着状態でのリー
ド位置のばらつきが−することはなく、これによりペー
スに対する各リードの固着位置精度を向上し、ワイヤボ
ンディング作業を害鳥ｋかつ良好な効率で行なうと共に
製品の信頼性を高めることができるという効果を奏する
。
インナーリードな連結片を介して一体に連結した状態に
リードフレームを形成しておき、このリードフレームを
ペースに取着した後ＷＣ＠Ｚ連結片を切除して各インナ
ーリードを切離しているので、リードの細幅化によりて
もリードフレームの変形およびペース固着状態でのリー
ド位置のばらつきが−することはなく、これによりペー
スに対する各リードの固着位置精度を向上し、ワイヤボ
ンディング作業を害鳥ｋかつ良好な効率で行なうと共に
製品の信頼性を高めることができるという効果を奏する
。
第１図は従来方法を示す斜視図、第２図四〜（ト）は本
発明のニーを示す斜視図、第３図は連結片近傍の拡大平
面図、第４図は連結片の異なる形状の平面図である。 ｌＯ・・・ペース、１１・・・キャビティ、１２・・・
リ−−ドフレーム、１３・・・リード、１４・・・イン
ナーリード、１５・・・アウタリード、ＩＬ１６Ａ・・
・連結片、１７・・・連結枠、１８・・・低融点ガラス
、１９・・・ペレット、２１・・・ワイヤ、２２・・・
キャップ・第 １ 図 第 ２ 図（Ｂ） 第 ２ 図（Ｄ） 第 ２ 図（Ｅ） 第 ３ 図 ／、／ ／４ 第 ４ 図 ／ｌ
発明のニーを示す斜視図、第３図は連結片近傍の拡大平
面図、第４図は連結片の異なる形状の平面図である。 ｌＯ・・・ペース、１１・・・キャビティ、１２・・・
リ−−ドフレーム、１３・・・リード、１４・・・イン
ナーリード、１５・・・アウタリード、ＩＬ１６Ａ・・
・連結片、１７・・・連結枠、１８・・・低融点ガラス
、１９・・・ペレット、２１・・・ワイヤ、２２・・・
キャップ・第 １ 図 第 ２ 図（Ｂ） 第 ２ 図（Ｄ） 第 ２ 図（Ｅ） 第 ３ 図 ／、／ ／４ 第 ４ 図 ／ｌ
Claims (1)
- １、 セラζツク材等からなるペース上にリードフレー
ムと半導体素子ベレットを固着しかつり−ドフレー五の
インナーリードとベレットとをワイヤ接続する半導体装
置の製造方法ｋ＞いて、前記リードフレームは複数本の
インナーリードな連結片を介して一体に連結形成した状
態で前記ベース上に固着し、固着完了後に前記連結片を
切除して各インナーリードな切離影威したことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005922A JPS58123747A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005922A JPS58123747A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123747A true JPS58123747A (ja) | 1983-07-23 |
Family
ID=11624381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005922A Pending JPS58123747A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115853A (ja) * | 1985-11-15 | 1987-05-27 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムの製造方法 |
| EP0623957A4 (en) * | 1992-11-24 | 1995-04-19 | Hitachi Construction Machinery | MANUFACTURING METHOD FOR A LADDER FRAME. |
-
1982
- 1982-01-20 JP JP57005922A patent/JPS58123747A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115853A (ja) * | 1985-11-15 | 1987-05-27 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムの製造方法 |
| EP0623957A4 (en) * | 1992-11-24 | 1995-04-19 | Hitachi Construction Machinery | MANUFACTURING METHOD FOR A LADDER FRAME. |
| US5548890A (en) * | 1992-11-24 | 1996-08-27 | Hitachi Construction Machinery Co., Ltd. | Lead frame processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3902148A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| US4026008A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| EP0247644A1 (en) | Integrated circuit die-to-lead frame connection using an intermediate bridging member | |
| US4987473A (en) | Leadframe system with multi-tier leads | |
| US3893158A (en) | Lead frame for the manufacture of electric devices having semiconductor chips placed in a face to face relation | |
| EP0497744B1 (en) | Metal heat sink baseplate for a resin-encapsulated semiconductor device, having raised portions for welding ground connection wires thereon | |
| US5309018A (en) | Lead frame having deformable supports | |
| US4743956A (en) | Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging | |
| US4415917A (en) | Lead frame for integrated circuit devices | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| CN108074901A (zh) | 具有可湿拐角引线的半导体器件及半导体器件组装方法 | |
| JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS58123747A (ja) | 半導体装置の製造方法 | |
| US3395447A (en) | Method for mass producing semiconductor devices | |
| JP2528192B2 (ja) | 半導体装置 | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP2504187B2 (ja) | リ―ドフレ―ム | |
| EP0077276A2 (en) | Method for fabricating a hybrid circuit module | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JPS6388833A (ja) | テ−プキヤリヤ実装テ−プ | |
| JPH06350013A (ja) | リードフレーム及び半導体装置並びに半導体装置の製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0821650B2 (ja) | 半導体装置の製造方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 |