JPS581241A - デ−タ送信装置 - Google Patents
デ−タ送信装置Info
- Publication number
- JPS581241A JPS581241A JP56098334A JP9833481A JPS581241A JP S581241 A JPS581241 A JP S581241A JP 56098334 A JP56098334 A JP 56098334A JP 9833481 A JP9833481 A JP 9833481A JP S581241 A JPS581241 A JP S581241A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- terminal
- transmitted
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は１同期信号を含み複数ビットを単位とする並
列データ信号を順次直列に伝送するデータｍｌ装置、特
にマイクルプロセッサ等のデータＩＩＩＪＩＩＩ装置（
以下１ｐｃｐｕともいう）と協働するデータ送信装置に
関するものである０ この種のデータ送信は、一般に高速伝送が可能であるこ
と１データ伝送を行なうに当たってソフト的１ハード的
に負担がかからないことが膳されるＯ 従来丸この龜の伝送方式としては１例え・ズ全二重ダブ
ルパツラア方式トランスミッタレシーバ、ＩＢＭ社の引
−８ｙｎｃ方式と呼ばれる直列データ送信方式が知られ
ているが〜これらの方式はいずれも専用のＬＳＩ（デー
タ通信用ＵａＡｌａＴ）を使用して行なうもので１デー
タの伝送にマイクロブ冒セッサ等の処理装置が介在しな
ければならず、このため処ｌＩ装置はデータ送信中に他
の処理を行なうことは困難であり１したがって制御装置
内の処理装置の負担が大きくなるという欠点を有してい
る。會た１３ｋｌ信信号の形式や送信制御手順などの点
から為その受信相手にも専用のＬＳ Ｉ （Ｕ８ＡＲＴ
）およびμｃｐｕを含む制御装置が必要となり、簡単な
直列データ伝１ｌｌｌ！置を実現することは、不可能で
ある。
列データ信号を順次直列に伝送するデータｍｌ装置、特
にマイクルプロセッサ等のデータＩＩＩＪＩＩＩ装置（
以下１ｐｃｐｕともいう）と協働するデータ送信装置に
関するものである０ この種のデータ送信は、一般に高速伝送が可能であるこ
と１データ伝送を行なうに当たってソフト的１ハード的
に負担がかからないことが膳されるＯ 従来丸この龜の伝送方式としては１例え・ズ全二重ダブ
ルパツラア方式トランスミッタレシーバ、ＩＢＭ社の引
−８ｙｎｃ方式と呼ばれる直列データ送信方式が知られ
ているが〜これらの方式はいずれも専用のＬＳＩ（デー
タ通信用ＵａＡｌａＴ）を使用して行なうもので１デー
タの伝送にマイクロブ冒セッサ等の処理装置が介在しな
ければならず、このため処ｌＩ装置はデータ送信中に他
の処理を行なうことは困難であり１したがって制御装置
内の処理装置の負担が大きくなるという欠点を有してい
る。會た１３ｋｌ信信号の形式や送信制御手順などの点
から為その受信相手にも専用のＬＳ Ｉ （Ｕ８ＡＲＴ
）およびμｃｐｕを含む制御装置が必要となり、簡単な
直列データ伝１ｌｌｌ！置を実現することは、不可能で
ある。
この発明は１上述の欠点を除去して制御装置内のＰｃｐ
ｕのソフト的な負担を軽減し、Ｐｃｐｕ等のＬ８ｆを含
まない制御装置とのデータ伝送をも可能にするとともに
、任意のビット数からなるデータ伝送を行ないうるよう
にすることを目的とするものである。
ｕのソフト的な負担を軽減し、Ｐｃｐｕ等のＬ８ｆを含
まない制御装置とのデータ伝送をも可能にするとともに
、任意のビット数からなるデータ伝送を行ないうるよう
にすることを目的とするものである。
上記の目的は、この発明によれば、データ処理装置から
随時発せられる指令にもとづいて処理装置からのＩＩＷ
ｋビットを単位とする並列データを一時記憶する記憶装
置と〜処理装置から与えられるクロック信号を計数し、
その計数出力により前記記憶装置のアドレスを順次更新
してその内容を読出す計数装置とを設け、記憶装置に予
め記憶された所定ビット数の並列データを処理装置から
与えられるタシック信号に同期して随時送出しうるよう
にすることによって達成される。
随時発せられる指令にもとづいて処理装置からのＩＩＷ
ｋビットを単位とする並列データを一時記憶する記憶装
置と〜処理装置から与えられるクロック信号を計数し、
その計数出力により前記記憶装置のアドレスを順次更新
してその内容を読出す計数装置とを設け、記憶装置に予
め記憶された所定ビット数の並列データを処理装置から
与えられるタシック信号に同期して随時送出しうるよう
にすることによって達成される。
以下、この発明の実施例をＳ＊を参照して説明する。
ｊｌｌｍはこの発明の実施例を示すプａツク図であり、
第２ｇは第１図における各部信号波形を示す波形図であ
る。
第２ｇは第１図における各部信号波形を示す波形図であ
る。
第１１！ｌにおいて１１は端子Ｔ、およびアンド回路７
を介して送られてくる処理装置（ｗＪ示なし）からの内
部タロツク信号ＣＬを計数するカウンタ１２はＮ０Ｔｌ
１１ｋ）３−１１＆１４Ｉ〜４ｍ、７はＡＮＤ回路％５
１〜５ｈはれピッ、ト並列の内部データ信号ＷＤを記憶
する記憶回路Ｓ６はＮＡＮＤＩ回路ＳＷＭは送信すべ會
データを記憶回路５に書込むための制御信号、ＡＤはア
ドレス信号ＳＷＤは書込データ、ＲＷは書込みパルス、
ＢＹは同期信号、ＯＤは送信データである。
を介して送られてくる処理装置（ｗＪ示なし）からの内
部タロツク信号ＣＬを計数するカウンタ１２はＮ０Ｔｌ
１１ｋ）３−１１＆１４Ｉ〜４ｍ、７はＡＮＤ回路％５
１〜５ｈはれピッ、ト並列の内部データ信号ＷＤを記憶
する記憶回路Ｓ６はＮＡＮＤＩ回路ＳＷＭは送信すべ會
データを記憶回路５に書込むための制御信号、ＡＤはア
ドレス信号ＳＷＤは書込データ、ＲＷは書込みパルス、
ＢＹは同期信号、ＯＤは送信データである。
なお１上記記憶゛回路としては、例えば標準市販のＲＡ
Ｍ（ランダムアクセスメモリ）を使用することができる
。
Ｍ（ランダムアクセスメモリ）を使用することができる
。
ここで、Ｐｃｐｕ（図示なし）傭から記憶回路５ヘデー
タを書込む場合について説明する０會ず１書込み制御信
号ＷＭを端子Ｔ諺に加えることにより、アドレス指定端
子Ｔ８１〜Ｔ−から与えられる新値の番地情報がＡＮＤ
Ｗｉ路４を介して記憶回路５に与えられるので、端子Ｔ
Ｉに印加される書込みパルスＲＷによって端子Ｔ４１〜
Ｔ−からの書込みデータＷＤが記憶回路５に記憶される
。
タを書込む場合について説明する０會ず１書込み制御信
号ＷＭを端子Ｔ諺に加えることにより、アドレス指定端
子Ｔ８１〜Ｔ−から与えられる新値の番地情報がＡＮＤ
Ｗｉ路４を介して記憶回路５に与えられるので、端子Ｔ
Ｉに印加される書込みパルスＲＷによって端子Ｔ４１〜
Ｔ−からの書込みデータＷＤが記憶回路５に記憶される
。
記憶されたデータは一端子Ｔ、に与えられる内部クロッ
ク信号ＣＬを計数するカウンターの出力により請出され
る。すなわち、カウンターの計敞出も 力はアンド＠１８３（なお・このとき書込み制御信号Ｗ
Ｍは与えられていないので、ＮＯＴ回路２を介してアン
ド回路３１〜３！Ｌの一方の端子に出力が与えられてい
る）を通して記憶回路５に与えられ１これによって計数
出力に応じた番地の内容が端子ＴｙＩ−Ｔｙｎから出力
される。クロック信号ｃＬｓｔ順次与えられるから、こ
れによって記憶回路６の内容も順次Ｉ！出され箋送信デ
ータＯＤとして送出される◇なお、クロツタ信号ＣＬは
同期信号８Ｙとして端子Ｔ・から送出され、したがって
送信データＯＤは同期信号８Ｙに同期して伝送されるご
とになる０このクロック信号ＣＬまたは同期信号ＳＹと
送信データＯＤとの関係は第２図の如く示され−この時
点では書込み制御信号ＷＭは与えられず、これによりＡ
ＮＤ［路３が開いて記憶＠鮎５の内 □容が送出データ
ＯＤとして送出される。
ク信号ＣＬを計数するカウンターの出力により請出され
る。すなわち、カウンターの計敞出も 力はアンド＠１８３（なお・このとき書込み制御信号Ｗ
Ｍは与えられていないので、ＮＯＴ回路２を介してアン
ド回路３１〜３！Ｌの一方の端子に出力が与えられてい
る）を通して記憶回路５に与えられ１これによって計数
出力に応じた番地の内容が端子ＴｙＩ−Ｔｙｎから出力
される。クロック信号ｃＬｓｔ順次与えられるから、こ
れによって記憶回路６の内容も順次Ｉ！出され箋送信デ
ータＯＤとして送出される◇なお、クロツタ信号ＣＬは
同期信号８Ｙとして端子Ｔ・から送出され、したがって
送信データＯＤは同期信号８Ｙに同期して伝送されるご
とになる０このクロック信号ＣＬまたは同期信号ＳＹと
送信データＯＤとの関係は第２図の如く示され−この時
点では書込み制御信号ＷＭは与えられず、これによりＡ
ＮＤ［路３が開いて記憶＠鮎５の内 □容が送出データ
ＯＤとして送出される。
なお曳カウンタをＰｃｐｕ側からプリセットしておくこ
とにより九所値のデータブロック数だけ送信することも
可能である。
とにより九所値のデータブロック数だけ送信することも
可能である。
以上のように１この発明によれば、送信データを一時記
憶装置に記憶するようにしたため、Ｐｃｐｕからみたデ
ータの取扱いが極めて簡単になりλ直列伝送が可能であ
る割にはＰｃｐｕの負担増は殆んどないものである。ま
た、１〜ｎビツトの任意のデータ送信が可能であり、さ
らに記憶素子および力゛ウンタの変更により記憶客量も
自由に変更することができる。
憶装置に記憶するようにしたため、Ｐｃｐｕからみたデ
ータの取扱いが極めて簡単になりλ直列伝送が可能であ
る割にはＰｃｐｕの負担増は殆んどないものである。ま
た、１〜ｎビツトの任意のデータ送信が可能であり、さ
らに記憶素子および力゛ウンタの変更により記憶客量も
自由に変更することができる。
なお−この発明はＰｃｐｕを含む手彫制御装置のほか、
紙テープリーダ、プリンタ等のデータ処理装置とのイン
タ７工イス回路として適用することができ１その場合は
最適な回路でＬｇＩ化することも可能である。
紙テープリーダ、プリンタ等のデータ処理装置とのイン
タ７工イス回路として適用することができ１その場合は
最適な回路でＬｇＩ化することも可能である。
１１１１１ｉはこの発明の実施例を示すブロック図であ
り１第２ｗｉは第１ｗＪにおける各部信号波形を示す波
形図である。 符号説明 １・・・・・・カウンタ、２・・・・・・Ｎ０ＴＶｊ！
ｉｊ［ｌ、３ 、４ 、７・・・・・・ＡＮＤ回路、５
・・・・・・記憶回路、６・・・・・・ＮＡＮＤ［Ｇ、
ＣＬ・・・・・・クロック、ＷＭ・・・・・・書込み制
御信号、ＲＷ・・・・・・書込みパルス、ＷＤ・・・・
・・書込みデータ、ＯＤ・・・・・・出力データ、８Ｙ
・・・・・・同期信号箋ＡＤ・・・・・・アドレス信号 緘
り１第２ｗｉは第１ｗＪにおける各部信号波形を示す波
形図である。 符号説明 １・・・・・・カウンタ、２・・・・・・Ｎ０ＴＶｊ！
ｉｊ［ｌ、３ 、４ 、７・・・・・・ＡＮＤ回路、５
・・・・・・記憶回路、６・・・・・・ＮＡＮＤ［Ｇ、
ＣＬ・・・・・・クロック、ＷＭ・・・・・・書込み制
御信号、ＲＷ・・・・・・書込みパルス、ＷＤ・・・・
・・書込みデータ、ＯＤ・・・・・・出力データ、８Ｙ
・・・・・・同期信号箋ＡＤ・・・・・・アドレス信号 緘
Claims (1)
- 処理装置から随時尭せられる指令にもとづいて処理ＷＩ
Ｉ饋からの複数ビットを単位とする並列データをビット
毎に一時記憶する記憶装置と、処理装置から与えられる
タロツク信号を計数し、該計数出力により前記記憶装置
のアドレスを順次指定してその内容を順次読出す計数装
置とを有してなり、前記記憶装置に記憶された所定ビッ
ト数の並列データは、処理装置から随時与えられるりｐ
ツタ信号に同期して送出されるようにしてなることを特
徴とするデータ送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098334A JPS581241A (ja) | 1981-06-26 | 1981-06-26 | デ−タ送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098334A JPS581241A (ja) | 1981-06-26 | 1981-06-26 | デ−タ送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581241A true JPS581241A (ja) | 1983-01-06 |
Family
ID=14216999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098334A Pending JPS581241A (ja) | 1981-06-26 | 1981-06-26 | デ−タ送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581241A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60222531A (ja) * | 1984-04-20 | 1985-11-07 | Mitsui Eng & Shipbuild Co Ltd | 燃料ガス圧縮機を持つガスタ−ビン駆動システム |
| JPS61235966A (ja) * | 1985-04-12 | 1986-10-21 | Tokyo Keiki Co Ltd | デ−タ転送方式 |
| US12241873B2 (en) | 2021-05-07 | 2025-03-04 | Mitchell Z. Dziekonski | Dynamic autoclave testing system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132145A (ja) * | 1974-09-11 | 1976-03-18 | Nippon Telegraph & Telephone | Nyushutsuryokusochi |
-
1981
- 1981-06-26 JP JP56098334A patent/JPS581241A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132145A (ja) * | 1974-09-11 | 1976-03-18 | Nippon Telegraph & Telephone | Nyushutsuryokusochi |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60222531A (ja) * | 1984-04-20 | 1985-11-07 | Mitsui Eng & Shipbuild Co Ltd | 燃料ガス圧縮機を持つガスタ−ビン駆動システム |
| JPS61235966A (ja) * | 1985-04-12 | 1986-10-21 | Tokyo Keiki Co Ltd | デ−タ転送方式 |
| US12241873B2 (en) | 2021-05-07 | 2025-03-04 | Mitchell Z. Dziekonski | Dynamic autoclave testing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| GB1108805A (en) | Improvements in or relating to electronic data processing systems | |
| GB1418986A (en) | Buffer memory system | |
| US4396995A (en) | Adapter for interfacing between two buses | |
| EP0589499B1 (en) | A multistation communication bus system, and a master station and a slave station for use in such system | |
| US6058439A (en) | Asynchronous first-in-first-out buffer circuit burst mode control | |
| JPS63215134A (ja) | 通信制御装置 | |
| NL6517225A (ja) | ||
| US5163049A (en) | Method for assuring data-string-consistency independent of software | |
| RU2601833C1 (ru) | Прибор приема-передачи информационных массивов | |
| JP2504030B2 (ja) | バツフアメモリ監視回路 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS6153985B2 (ja) | ||
| US4855948A (en) | Bypass booster mechanisms for the line scanners of a communication controller | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| JPH0115100B2 (ja) | ||
| JPS61126841A (ja) | 通信装置 | |
| JPH10105375A (ja) | 非同期ｆｉｆｏバッファ装置 | |
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
| KR900007548Y1 (ko) | 셀프 클럭레이트 에어보정 및 회복회로 | |
| JPH06103892B2 (ja) | データバッファ | |
| JPS5920130B2 (ja) | 過剰デ−タ転送制限方式 | |
| JPS60229156A (ja) | 共有メモリ装置 | |
| Dahan | Versatile 1553 Muxbus Interface |