JPS5812433A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPS5812433A
JPS5812433A JP11106282A JP11106282A JPS5812433A JP S5812433 A JPS5812433 A JP S5812433A JP 11106282 A JP11106282 A JP 11106282A JP 11106282 A JP11106282 A JP 11106282A JP S5812433 A JPS5812433 A JP S5812433A
Authority
JP
Japan
Prior art keywords
circuit
voltage
supplied
differentially
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11106282A
Other languages
English (en)
Other versions
JPS628974B2 (ja
Inventor
Mitsutoshi Sugawara
光俊 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11106282A priority Critical patent/JPS5812433A/ja
Publication of JPS5812433A publication Critical patent/JPS5812433A/ja
Publication of JPS628974B2 publication Critical patent/JPS628974B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特に集積−路に外付けされる抵抗を負荷抵抗
として信号出力を得る半導体回路KNし、特にFM豐調
回路に関する。
外付は抵抗を負荷抵抗とする半導体回路では、その負荷
抵抗は集積回路の出力端子と電源との間に接続される。
この場合、集積回路での電流変化が生じると、を源の内
部インピーダンスによシミ源電圧が変化し、この結果、
負荷抵抗から不所望の信号が出力として得られる。集積
回路での電流変化は、アナログ信号を扱う回路とこの一
部の動作を切如かえる電子的切換回路を含む集積回路装
置においてはよシ顯著となる。この糧のICは、スケル
チ回路をはじめ各権自動切換回路およびその表示回路轡
として多く用いられておシ、切換回路が動作するたびに
大きな雑音が発生してアナログ信号の責を態化させてい
る。具体的には音声信号を扱う回路の場合スピーカ郷か
ら耳されシなシ璽ツク音として出力され不快なばかシで
なく、時としてはスピーカを破壊すること本ある。テレ
ビジ、ンの場合には111面のみだれとなる。
この原因を追求してみると、切換回路が直接にアナログ
信号を断続する際に重畳する直流分も断続するために、
直流分の変化を生じてそれが結合コンデンサで微分され
、彼段で増幅され出力されるものと1間接的に、例え杜
回路の共通布線を流れる電流の変化が布線抵抗や電源の
内部抵抗に電圧変化を庄じ、それがアナログ信号を扱う
回路に影響する場合があることがわかった。本発明は後
者の解決に関するものである。
第1図は従来のFMステレオ放放送マルチプレツク後後
調器ブロック図である。1は電源でその内部抵抗および
布線にともなう抵抗(等動的に2で示される)を介し、
集積回路装置4の外形上(リードフレーム上)の電源端
子5に加えられる。又電源lは交流分に対しては、コン
デンサ3でバイパスされている。端子5に加えられた電
圧は引き出し線(ボンディングワイヤ)等に存在する微
少抵抗(勢価的に6で示される)を介して集積回路基板
上の引き出し用端子(ボンティング・バット)7に加え
られ、集積回路内の各プロ、りの電源として供給される
。同様に接地端子についても集積回路基板上の引き出し
用端子8から布線に伴う抵抗(勢価的に9で示される)
および外形上の端子10を経て接地される。一方%FM
検波された信号11は結合コンデンt12を介して入力
−子13(この部分も正しくは外形上の端子と基板上の
端子とにわけられるが本発明に直接かかわ#)あいない
ので後者を省略した。)から集積回路装置内のエミッタ
ホロア回路15に加えられ、その出力は復調回路16と
副搬送波再生回路23にそれぞれ加えられる。復調回路
16では、再生された副搬送波と工寝ツタホロア回路1
5の出力信号との掛算を行い、外形上の端子17.18
を経て負荷抵抗19.21の両端に復調出力を得る。尚
、コンデンサ20.22はデエンファシス用である。こ
こで、搬送波再生回路23はパイロ、ト信号を2逓倍す
るがその際に集積回路に内蔵できない部品25゜27お
よび28があシ、これらの部品は電源および接地端子5
,10を介さずに電源1に接続され、又は接地される経
路をもっている。29はパイロ、ト信号の有無あるいは
手動でステレオ・モノラル切替や表示ランプ31を駆動
する電子的切換回路である。33.34は次段への信号
出力端子である。又14扛電圧安定化回路である。
かかる回路構成では、切換回路29が切換わる九びに雑
音を発生し、後段(図示せず)で増幅されスピーカから
不快な音を発生する。この原因の1つは、集積回路装置
においてはその享進上基板上の引き出し用端子7.8か
ら細い線で外形上の端子5.10へ引きださねはならず
、そのため微少抵抗6.9が存在し、かつ切換の前後で
電源から副搬送波再生回路23.切換回路29尋に供給
される電流の直流分に差があシ、端子24 、26を流
れる電流の直流分にも差かあ〕、この結果。
電源端子5や接地端子10に流れる電流の直流分に差を
生じて微少抵抗2,6.9等に生ずる電圧が変動するた
めである。今、その抵抗値を0.50として切換前後で
10〜100mAの電流変化があるとすれば数iomv
ppの電、圧変化が生ずることになる。
電源側の微少抵抗の影◆を考えると、電源の内部抵抗2
による電圧降下の変動によって端子33および34と接
地との間の直流電圧かそのまま変動する。なぜなら基板
上の引き出し用端子7の電圧が多少変動しても電圧安定
化回路14のために端子17.18を流れる電流はほぼ
一定に保圧れるので、これらの電流による抵抗19.2
1の両端の電圧はほぼ一定となるからである。いいかえ
ると電源の内部抵抗2に生ずる電圧の変化がそのまま出
力端子33.34と接地の間に埃れるのである。これら
の電圧変化の和が結合コンデンサ等で微分され端子33
.34の後につ<40dB以上の利得をもつ増幅回路で
増幅されるため、スピーカには不快音を出すに十分な電
圧が゛かかることになる。
本発明の目的は′、集積回路に流れるtaの変化によシ
ミ源インピーダンスで発生する電圧変動が本発明によれ
は、信号処理回路の出力端と電源との間に負荷抵抗を接
続し、この負荷抵抗の両端の信号を差動的に次段回路へ
供給することを特徴とする半導体回路を得る。
本発明では、負荷抵抗の両端での信号が差動的に次段へ
結合されているので、電源の変動による負荷抵抗の信号
変動は出力されずに信号処理回路の出力信号は出され、
電源の変動を受りない出力信号が得られる。
以下1図面によシ本発明の詳細な説明する。
第2図は本発明の一実施例を示し、第1図と同一部分は
同じ番号を記してその説明は省略する。
第2図では、負荷抵抗19および210両端の信号が端
子534−534’、533−533’を通り差動的に
次段535,536へ供給されている。今、切換回路2
9の動作により集積回路の電流が変化して電源インピー
ダンス2の供給により電源電圧が変化すると、その変化
は負荷抵抗19および21の両端で同じように変化する
。次段へは差動的にすなわち、電源変動による雑音は次
段以降へ供給されることはない。差動的に次段へ結合す
るに社、差動増幅番を利用したり、エミ、りに電源をペ
ースに入力を入れたエミッタ接地トランジスタを利用し
たシすることができる。
また、第2図に示されるように、接地端子が二つ(30
8,355)に分けられている。これは、切換回路29
の動作による接地ラインの変動を防止したものである。
すなわち、信号入力は信号源11、コンデンサ12.端
子13.エミッタホロア回路15.接地用の引き出し端
子308(その抵抗は郷価的に309で示す)、端子3
10を介して信号源にもどる閉回路をなすが、微少抵抗
  ・309に流れる電流が実用上ステレオ、モノツル
切換の前後で変化しないようにしているため、かかる抵
抗の両端の電圧は一定で、入力を介して切換回路が影響
する仁とはない。具体的にはかかる抵抗には電圧安定化
回路14.エミッタホロア15゜復調回路16.負荷3
19,321に流れる電流と副搬送波再生回路23の初
段のトランジスタ439の工にツタ電流を流しているだ
けで切換動作によっていずれも変化しない。のζシの部
分は#!2の接地引き出し端子355と(等価抵抗35
6)。
外形端子357を介して接地しているので接地引き出し
端子355の電位は切換ごとに変化することになるが、
副搬送波再生回路23と切換回路29の接続は基板上で
閉回路をなすようにしであるため、かかる回路の動作は
上記電位の多少の変動には依存しない。
尚、本発明はFMステレオ放放送マルチプレックス−回
路に限られるものでなく、他の牛導体回路にも適用でき
る。
このように、本発明によれは、を源亀圧変動の影替を受
けない回路とすることができる。又、切換時の直流成分
の変化が問題であって交流成分の変化は通1gt源のバ
イパスコンデンサ(第1図および第3図の3)で吸収さ
れてしまうので問題とはならない。ただし切換時に過渡
的な電流が流れる、例えはコンデンサの充放電部がある
場合には直流成分が過渡的に生じていることになるから
これらの電流を上記のアナログ信号系の接地用引き出し
線を流してはなら表い。
【図面の簡単な説明】
第1図は従来のFMステレオ放送!ルチプレ。 クス復調器のブロック図の例、第2図は本発明の一実施
例を示すFMステレオ放送復N器のブロック図である。 1は電源、2その内部抵抗を郷価的に示したもの、4は
集積回路装@、6および9はそれぞれ電源および接地用
引き出し線の抵抗を都側的に示したもの、7および8は
同様に基板上の引き出し用端子(ボンティング・パッド
)、5および10は外形上(リードフレーム上)の端子
、14は電圧安定化回路、15はエミッタホロア回路、
16Fi。

Claims (1)

    【特許請求の範囲】
  1. 一端が電源に接続された負荷抵抗をもつ信号処理回路を
    備え、該負荷抵抗の両端の信号が差動的に次段へ供給さ
    れていることを%徴とする半導体回路。
JP11106282A 1982-06-28 1982-06-28 半導体回路 Granted JPS5812433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11106282A JPS5812433A (ja) 1982-06-28 1982-06-28 半導体回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11106282A JPS5812433A (ja) 1982-06-28 1982-06-28 半導体回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5210174A Division JPS5936451B2 (ja) 1974-05-10 1974-05-10 集積回路装置

Publications (2)

Publication Number Publication Date
JPS5812433A true JPS5812433A (ja) 1983-01-24
JPS628974B2 JPS628974B2 (ja) 1987-02-25

Family

ID=14551427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11106282A Granted JPS5812433A (ja) 1982-06-28 1982-06-28 半導体回路

Country Status (1)

Country Link
JP (1) JPS5812433A (ja)

Also Published As

Publication number Publication date
JPS628974B2 (ja) 1987-02-25

Similar Documents

Publication Publication Date Title
EP0664605B1 (en) Amplifier device
US4216431A (en) Integrated circuit for frequency conversion
US4205276A (en) Audio amplifier with low AM radiation
US4074075A (en) Circuit for demodulating a stereo signal
US3452282A (en) Auto radio volume and tone control circuit
US2959640A (en) Push-pull amplifier circuits
JPS5812433A (ja) 半導体回路
US4544895A (en) Audio-amplifier arrangement
CN100375391C (zh) 集成电路管脚的双用途以及在所述管脚上的信号切换
US4283793A (en) Muting signal generation circuit for an FM receiver
EP0449104A1 (en) Amplifier having maximum summed power output from a plurality of devices having limited current sinking capability
JPS5936451B2 (ja) 集積回路装置
JPS6147017B2 (ja)
JP3479334B2 (ja) ステレオとデュアル音声信号認識用回路
JP3012741B2 (ja) Fm/am受信回路
EP0526146A1 (en) AC-DC decoupling circuit for audio signals and used in an integrated circuit
US3418593A (en) Amplifier circuit with semiconductor device
US4088902A (en) Channel coupling
US4025870A (en) Low distortion amplifier having high slew rate and high output impedance
KR900001740Y1 (ko) 서라운드회로의 자동제어 회로
JPH0125040Y2 (ja)
JPS60109313A (ja) 中間周波処理用半導体集積回路
JPS61147611A (ja) 受信回路
JP3143223B2 (ja) Fm/am受信回路
JPH0727706Y2 (ja) オーディオ再生回路