JPS58124837U - メモリ内蔵集積回路 - Google Patents
メモリ内蔵集積回路Info
- Publication number
- JPS58124837U JPS58124837U JP2253182U JP2253182U JPS58124837U JP S58124837 U JPS58124837 U JP S58124837U JP 2253182 U JP2253182 U JP 2253182U JP 2253182 U JP2253182 U JP 2253182U JP S58124837 U JPS58124837 U JP S58124837U
- Authority
- JP
- Japan
- Prior art keywords
- built
- memory
- integrated circuit
- predetermined data
- logical operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の１チツプマイクロコンピユータのブロッ
ク図、第２図は本考案の一実施例の要部回路１１７２図
、第３図は第２図中の演算回路部 、の−具体例を
示すブロック図である。 １．１′・・・・・・プログラムカウンタ、２． ２’
・・・・・・ＲＯＭ、３．３’・・・・・・アドレス線
、４． ４’・・・・・・ＲＯＭデータ出力線、５．
５’・・・・・′・ファンクシ ′ヨンブロック、６．
６’・・・・・・出力回路、７，７′・・・・・・出力
端子、８・・・・・・演算回路、９・・・・・・製造工
程におけるマスク焼付けによる一定値設定回路、１０・
・・設定値出力線、１１・・・・・・出力埜止線。
ク図、第２図は本考案の一実施例の要部回路１１７２図
、第３図は第２図中の演算回路部 、の−具体例を
示すブロック図である。 １．１′・・・・・・プログラムカウンタ、２． ２’
・・・・・・ＲＯＭ、３．３’・・・・・・アドレス線
、４． ４’・・・・・・ＲＯＭデータ出力線、５．
５’・・・・・′・ファンクシ ′ヨンブロック、６．
６’・・・・・・出力回路、７，７′・・・・・・出力
端子、８・・・・・・演算回路、９・・・・・・製造工
程におけるマスク焼付けによる一定値設定回路、１０・
・・設定値出力線、１１・・・・・・出力埜止線。
Claims (1)
- メモリ内容を読み出す手段と、所定のデータを保持する
手段と、読み出されたメモリ内容と前記所定のデニタと
を論理演算する手段と、この論理演算結果を外部へ出力
する手段とを有することを特徴とするメモリ内蔵集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253182U JPS58124837U (ja) | 1982-02-19 | 1982-02-19 | メモリ内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253182U JPS58124837U (ja) | 1982-02-19 | 1982-02-19 | メモリ内蔵集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58124837U true JPS58124837U (ja) | 1983-08-25 |
Family
ID=30034608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253182U Pending JPS58124837U (ja) | 1982-02-19 | 1982-02-19 | メモリ内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124837U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6313200A (ja) * | 1986-07-03 | 1988-01-20 | Nec Corp | 集積回路 |
-
1982
- 1982-02-19 JP JP2253182U patent/JPS58124837U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6313200A (ja) * | 1986-07-03 | 1988-01-20 | Nec Corp | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58124837U (ja) | メモリ内蔵集積回路 | |
| JPS59182756U (ja) | マイクロコンピユ−タ | |
| JPS5869399U (ja) | マイクロコンピユ−タ装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS6030008U (ja) | シ−ケンス制御装置 | |
| JPS5933544U (ja) | カウンタ−読み込み回路 | |
| JPS582038U (ja) | パタ−ン発生用ｉｃ | |
| JPS59182757U (ja) | マイクロコンピユ−タの誤動作解析回路 | |
| JPS5847950U (ja) | 電子レジスタ | |
| JPS61653U (ja) | Ｄｍａ転送回路 | |
| JPS60126849U (ja) | マイクロコンピユ−タ用周辺ｌｓｉ | |
| JPS5963744U (ja) | 情報処理装置 | |
| JPS59118041U (ja) | 計算機 | |
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS59189800U (ja) | マイクロコンピユ−タ | |
| JPS5842944U (ja) | 集積回路装置 | |
| JPS617000U (ja) | メモリ内蔵型ｌｓｉ | |
| JPS5839643U (ja) | メモリ装置 | |
| JPS5815245U (ja) | メモリ・アクセス装置 | |
| JPS6142657U (ja) | 機器の管理装置 | |
| JPS5984627U (ja) | 電子計算機に内蔵されたインタ−バルタイマ | |
| JPS5851363U (ja) | マイクロコンピユ−タ用集積回路 | |
| JPS6052536U (ja) | マイクロプロセッサの信号検出回路 | |
| JPS6020098U (ja) | 出力回路 |