JPS58127429A - Ａ／ｄ変換拡張方式 - Google Patents
Ａ／ｄ変換拡張方式Info
- Publication number
- JPS58127429A JPS58127429A JP889882A JP889882A JPS58127429A JP S58127429 A JPS58127429 A JP S58127429A JP 889882 A JP889882 A JP 889882A JP 889882 A JP889882 A JP 889882A JP S58127429 A JPS58127429 A JP S58127429A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- conversion
- converter
- analog
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ム／ｐ変換拡張方式に関′ｒる。
モジュールｍ＜モノリシックｌＯケ含む）Ａ／Ｄ変換器
では、Ａ ／ Ｄ変換精良（変換出力ビツト数）がＡ／
Ｄ変換器の回絡結ｌｌｉ！（ハードウニアンによシ固定
されており、簡単にＦｉｍ換出力ビット数ｔ−仏張して
、その分隋能會高めることはできない。このことよｐ％
ガえは多チャンネルの入力アナログ信号を扱うマイクロ
コンピュータシステムでは、最も高い精度のム／Ｄ変換
ＹｔｄｊＪ費とされる信号の変換ｎｆＩＩＬに合せて、
Ａ／Ｄ［換器の選定を行なう必費かあるため１．−／Ｄ
翼換器のコス））て対する使用効率が愚くなると込う欠
点が生じる。
では、Ａ ／ Ｄ変換精良（変換出力ビツト数）がＡ／
Ｄ変換器の回絡結ｌｌｉ！（ハードウニアンによシ固定
されており、簡単にＦｉｍ換出力ビット数ｔ−仏張して
、その分隋能會高めることはできない。このことよｐ％
ガえは多チャンネルの入力アナログ信号を扱うマイクロ
コンピュータシステムでは、最も高い精度のム／Ｄ変換
ＹｔｄｊＪ費とされる信号の変換ｎｆＩＩＬに合せて、
Ａ／Ｄ［換器の選定を行なう必費かあるため１．−／Ｄ
翼換器のコス））て対する使用効率が愚くなると込う欠
点が生じる。
物に、Ａ／Ｄ変換器を内蔵したマイクロコンピュータで
は、Ａ／Ｄ変換器の変換精良によって、マイクロコンピ
ュータの適用範囲か限定され工しまりという欠点が生じ
る。
は、Ａ／Ｄ変換器の変換精良によって、マイクロコンピ
ュータの適用範囲か限定され工しまりという欠点が生じ
る。
この発明の目的は、Ａ／Ｄ変換器の回路室ｌ！ヲ伴なう
ことなく、その変換精度を高めることかできるＡ／Ｄ変
換拡張方式を提供することにある。
ことなく、その変換精度を高めることかできるＡ／Ｄ変
換拡張方式を提供することにある。
この発明の他の目的は、筒塔な回路を付加することによ
り、変換精度を高めることができるム／Ｄ変換拡張方式
を提供することにある。
り、変換精度を高めることができるム／Ｄ変換拡張方式
を提供することにある。
この発明の他の目的は、マイクロコンピュータに内蔵さ
れたＡ／Ｄ変換器の適用範囲を拡張することかできるＡ
／Ｄ変換絋張鉱式を提供する仁とＫある。
れたＡ／Ｄ変換器の適用範囲を拡張することかできるＡ
／Ｄ変換絋張鉱式を提供する仁とＫある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
らかになるであろう。
以下、この発明を実施例とともに詳細に説明する。
第１図ＶｃＦｉ、この発明の一実施的のブロック図が示
されてｂる。
されてｂる。
特に制限されないが、この実施ガにおいては、Ａ／Ｄｉ
換器が内蔵された１チツプのマイクロコンピュータＭＯ
８に、この発明が適用されてｈる。
換器が内蔵された１チツプのマイクロコンピュータＭＯ
８に、この発明が適用されてｈる。
上記マイクロコンピュータＭＣＢは、同図に点蘇で囲ま
れた１チツプＩＣに、以）の各回路か構成されている； Ｏ２０は、マイクロプロセッサであり、機能別に分けて
説明すると、演算部、制一部及びレジスタ部により構成
されている。これらの畦輻は構成。
れた１チツプＩＣに、以）の各回路か構成されている； Ｏ２０は、マイクロプロセッサであり、機能別に分けて
説明すると、演算部、制一部及びレジスタ部により構成
されている。これらの畦輻は構成。
及び４Ｉｌ能は公知であるので、その説明を省略する。
ＲＯＭａ、 リード・オンリｍ−メモリでめシ、王と
して各種制御プログラムが書き込まれている。
して各種制御プログラムが書き込まれている。
ＲムＭＦｉ、ランダム・アクセス・メモリであり、主と
して各極データ’ｔＮ持しておくために用いられる。Ｉ
／ Ｏは、入出力回路である。そして、ム／ＤがＡ／
Ｄ変換器である。
して各極データ’ｔＮ持しておくために用いられる。Ｉ
／ Ｏは、入出力回路である。そして、ム／ＤがＡ／
Ｄ変換器である。
上記各回路ブロック間のデータの授受は、内部データバ
スＢＵ ８１ｃ介して行なわれる。なお、同図において
は、アドレスバス、１１Ｊ−信号縁は省略されている。
スＢＵ ８１ｃ介して行なわれる。なお、同図において
は、アドレスバス、１１Ｊ−信号縁は省略されている。
１几、仁の実施例に直接関係のない入出力趨子及びその
信号は省略されている。
信号は省略されている。
９２図には、上記ム／Ｄ変換器の具体的−実施例回路か
示されている。
示されている。
このＡ／Ｄ変換方式は、２８分圧（ｐｏｔｅｎ−ｔｌＯ
ｍ９ｔｒｌＣ） 方式と呼はれている。
ｍ９ｔｒｌＣ） 方式と呼はれている。
最大基準電圧ｖＲＩＩと最小基準電圧ｖＩＩＬ＋との間
に抵抗が直列に挿入され、これらの抵抗から分割端子が
取や出されている。ζ、の抵抗の数は、ｎビットのＡ／
Ｄｆ１？！ｉ行なう場合、２ 個の低損が直列形態とさ
れ、２°−１個の分＠端子が敞夕出される。
に抵抗が直列に挿入され、これらの抵抗から分割端子が
取や出されている。ζ、の抵抗の数は、ｎビットのＡ／
Ｄｆ１？！ｉ行なう場合、２ 個の低損が直列形態とさ
れ、２°−１個の分＠端子が敞夕出される。
これによシ、アナログ変換電圧がスケーリングさね、る
。ここ壕では、全並列比較方式と圏じであるが、この先
は（２ｎ＋１−ｚ）個のデコーダを兼ねたアナログスイ
ッチが設けられている。すなわち、これらのアナログス
イッチは、スイッチトリー （ｔｒｅｅ ）デコーダ構
造で、接続点か順次広がシながら上目上分割抵抗の公開
１１７１子に結線されている。
。ここ壕では、全並列比較方式と圏じであるが、この先
は（２ｎ＋１−ｚ）個のデコーダを兼ねたアナログスイ
ッチが設けられている。すなわち、これらのアナログス
イッチは、スイッチトリー （ｔｒｅｅ ）デコーダ構
造で、接続点か順次広がシながら上目上分割抵抗の公開
１１７１子に結線されている。
上記スイッチ） ＩＪ−の基点は、電圧比較器ｕｐの一
万の入力端子（−）に接続され、この電圧比較器ｏｐの
他方の入力端子（＋）には、変換すべきアナログ電圧Ｖ
□、が印加されている。そして、この電圧比較器ｏｐの
出力信号が制ａＳ○ＯＮＴに伝えられ、上記アナログ電
圧ｖｘＮとスイッチトリーを通した電圧が一致するよう
にスイッチの切り換え制御が行なわれる。このようにし
て、上記アナログ電圧ｖｘＮとスイッチトリー倉通し次
電圧とが一致し友とき、上記スイッチトリーのスイッチ
のオン／オフを制御するディジタル信号Ｂ、ないしＢ７
が、アナログ電圧Ｖ工、に灼応したディジタル信号とし
てＩ＠シ出されるっ マ次、オーバーフローは、オーバーフロー検出回路ＯＦ
Ｄによって検出される。オーバーフロー検出回路ＯＦＤ
は、特に制限されないが、上記電圧比較器ｏｐの出力信
号及び上記ディジタル信号Ｂｏな？しＢ、の論理積をと
るような論Ｉｔ（ロ）略によって構成される。このよう
な構成に従えは、上記アナログ１を換電圧範囲において
、最も高い電圧レベルがスイッチ） １３− ｔ−介し
て上記電圧比軟器ＯＰの（−）入力端子に印加され、か
つ上記電圧比較器ＯＰから正の電圧が出力されたときに
、上記オーバーフロー検出（ロ）路ＯＦＤからオーバー
フロー信号ＯＶＦが出力されるようになる。すなわち、
オーバーフローを検出することができるようになる。
万の入力端子（−）に接続され、この電圧比較器ｏｐの
他方の入力端子（＋）には、変換すべきアナログ電圧Ｖ
□、が印加されている。そして、この電圧比較器ｏｐの
出力信号が制ａＳ○ＯＮＴに伝えられ、上記アナログ電
圧ｖｘＮとスイッチトリーを通した電圧が一致するよう
にスイッチの切り換え制御が行なわれる。このようにし
て、上記アナログ電圧ｖｘＮとスイッチトリー倉通し次
電圧とが一致し友とき、上記スイッチトリーのスイッチ
のオン／オフを制御するディジタル信号Ｂ、ないしＢ７
が、アナログ電圧Ｖ工、に灼応したディジタル信号とし
てＩ＠シ出されるっ マ次、オーバーフローは、オーバーフロー検出回路ＯＦ
Ｄによって検出される。オーバーフロー検出回路ＯＦＤ
は、特に制限されないが、上記電圧比較器ｏｐの出力信
号及び上記ディジタル信号Ｂｏな？しＢ、の論理積をと
るような論Ｉｔ（ロ）略によって構成される。このよう
な構成に従えは、上記アナログ１を換電圧範囲において
、最も高い電圧レベルがスイッチ） １３− ｔ−介し
て上記電圧比軟器ＯＰの（−）入力端子に印加され、か
つ上記電圧比較器ＯＰから正の電圧が出力されたときに
、上記オーバーフロー検出（ロ）路ＯＦＤからオーバー
フロー信号ＯＶＦが出力されるようになる。すなわち、
オーバーフローを検出することができるようになる。
この実施例において、上記最小基準電圧ｖＲ９は接地（
０ボルト）されている。したがって、第１図のＡ／Ｄ変
換器は、最大基準電圧Ｖ□が外部から設定されるように
なっている。
０ボルト）されている。したがって、第１図のＡ／Ｄ変
換器は、最大基準電圧Ｖ□が外部から設定されるように
なっている。
上記Ａ／Ｄ変換器は、Ｗ４２図の実施例回路に限定され
ず、全並列比較方式、０−Ｒ亀荷平衡万式等池のＡ／Ｄ
ｆ挨万式のものであってもよいことは５以下の説明から
容易に理隋されるであろう。
ず、全並列比較方式、０−Ｒ亀荷平衡万式等池のＡ／Ｄ
ｆ挨万式のものであってもよいことは５以下の説明から
容易に理隋されるであろう。
第１図のＡ ／ Ｄ変換器を用い、その変換器ｌＩを高
めるため、伺い換えると、その変換出力ビット数音拡張
する友めに、次の外部回路か設けられる。
めるため、伺い換えると、その変換出力ビット数音拡張
する友めに、次の外部回路か設けられる。
Ｕ」えは、変換出力ビット数ｔ−２ビツト拡張する場合
、Ｒ換すべき入力アナログ電圧ｖｘヨの最大皺に対応し
た最大基準電圧Ｖ□か、直列形態の抵抗ｖＲＨ及び最小
基準電圧ｖＲ１，である０ボルトとは、それぞれアナロ
グスイッチＢ、ないし８４に通して共通化され、差動増
幅器ムＭＰの反転大刀端子（−）に選択的に入力抵抗Ｒ
１を介して印加される。一方、この差動増幅器ＡＭＰの
非反転入力端子（＋）には、変換すべき入力アナログ電
圧ｖＩＮか入力抵抗Ｒ１２介して印加されている。
、Ｒ換すべき入力アナログ電圧ｖｘヨの最大皺に対応し
た最大基準電圧Ｖ□か、直列形態の抵抗ｖＲＨ及び最小
基準電圧ｖＲ１，である０ボルトとは、それぞれアナロ
グスイッチＢ、ないし８４に通して共通化され、差動増
幅器ムＭＰの反転大刀端子（−）に選択的に入力抵抗Ｒ
１を介して印加される。一方、この差動増幅器ＡＭＰの
非反転入力端子（＋）には、変換すべき入力アナログ電
圧ｖＩＮか入力抵抗Ｒ１２介して印加されている。
この差動増幅器ＡＭＰの電圧オＩＪ得を、この実施例で
Ｆ１ａとするように、入力抵抗Ｒ４及び帰還抵抗Ｒｆの
抵抗比が設定されている。そして、との差動増幅器ＡＭ
Ｐの出力電圧か、変換すべきアナログ電圧ｖＸＭ’ と
して、上記Ａ ／ Ｄ ｉ換器の入力端子に印加されて
いる。
Ｆ１ａとするように、入力抵抗Ｒ４及び帰還抵抗Ｒｆの
抵抗比が設定されている。そして、との差動増幅器ＡＭ
Ｐの出力電圧か、変換すべきアナログ電圧ｖＸＭ’ と
して、上記Ａ ／ Ｄ ｉ換器の入力端子に印加されて
いる。
上記アナログスイッチＳ、ないしＳ４で構成されたマル
チプレクサＭＰＸは、次のように制御される。
チプレクサＭＰＸは、次のように制御される。
ＤＯＲは、マイクロコンビエータＭＯＢの入出力回路工
１０からの２ビツトの制御信号０．、Ｏ。
１０からの２ビツトの制御信号０．、Ｏ。
【受けて、上記アナログスイッチ８１ないしＳ４を択一
的に選択する信号ｏｏｏ ＊ ０６１ ＋ （’Ｉ。及
び０１に形成するデコーダである。
的に選択する信号ｏｏｏ ＊ ０６１ ＋ （’Ｉ。及
び０１に形成するデコーダである。
この実施例回路のＡ／Ｄ変換動作を第３図の原理図に従
って説明する。
って説明する。
以下の動作は、マイクロコンピュータＮｏＢＫ内販され
たＲＯＭに書き込まれているプログラムに従って実行さ
れる。
たＲＯＭに書き込まれているプログラムに従って実行さ
れる。
例えは、Ａ／Ｄ変換動作の開始にあ次ｐ、上記入出力回
路工１０の制御信号Ｃｏ、 Ｏ，は、′Ｏｌ。
路工１０の制御信号Ｃｏ、 Ｏ，は、′Ｏｌ。
’ｏ’ Ｋ設定され、デコーダＤＯＲにより選択信号Ｃ
１１０が１１′とされ、アナログスイッチＢ４がオン状
態にされる。
１１０が１１′とされ、アナログスイッチＢ４がオン状
態にされる。
このため、上記増幅器五ＭＥ’によって、人力アナログ
電圧ｖＩｌｌ””倍に増幅されてＡ／Ｄ変換器に入力さ
れることになる。今、上記変換すべき入カアナログ電圧
Ｖ が、０ボルト〜〒Ｖ□ の工薦 電圧範囲の人力アナログ電圧Ｖ工、。でめるときには、
Ａ ／ Ｄ ｉ＠器においてオーバーフローが生じるこ
となく、ディジタルＪＴ：供か行なわれる。この場合、
入力アナログ電圧Ｖ工、がそのまま上記ＡＭＰにおいて
、増幅されてム／Ｄ変換されるので、例えは８ビツトの
Ａ／Ｄ変換器では第９．第１０桁目のディジタル値とし
て ％ Ｑ Ｉ 、 ＊ □ Ｉが優加されて、上記Ｒ
ムＭに書き込まれる。
電圧ｖＩｌｌ””倍に増幅されてＡ／Ｄ変換器に入力さ
れることになる。今、上記変換すべき入カアナログ電圧
Ｖ が、０ボルト〜〒Ｖ□ の工薦 電圧範囲の人力アナログ電圧Ｖ工、。でめるときには、
Ａ ／ Ｄ ｉ＠器においてオーバーフローが生じるこ
となく、ディジタルＪＴ：供か行なわれる。この場合、
入力アナログ電圧Ｖ工、がそのまま上記ＡＭＰにおいて
、増幅されてム／Ｄ変換されるので、例えは８ビツトの
Ａ／Ｄ変換器では第９．第１０桁目のディジタル値とし
て ％ Ｑ Ｉ 、 ＊ □ Ｉが優加されて、上記Ｒ
ムＭに書き込まれる。
人力アナログ電圧ｖＩＭが−ｖ！ＩＨより大きいと番
きには、上記Ａ／Ｄ変換器は、オーバーフロー信号０’
ＶＦｔ−出力する。このオーバーフロー信号ｏｖｙによ
り、上記人出力回路工１０がらの制御信号’（１＋ ｏ
、が、％ １１ 、 ％ ０１に変更される。したがっ
て、デコーダＤＯＲによりアナログスイッチ８自がオン
とされ、差動増幅器ムＭＰの（−）入力端子に−ｖ！ｌ
Ｉが伝えられる。
ＶＦｔ−出力する。このオーバーフロー信号ｏｖｙによ
り、上記人出力回路工１０がらの制御信号’（１＋ ｏ
、が、％ １１ 、 ％ ０１に変更される。したがっ
て、デコーダＤＯＲによりアナログスイッチ８自がオン
とされ、差動増幅器ムＭＰの（−）入力端子に−ｖ！ｌ
Ｉが伝えられる。
圧Ｖ工、１であるときには、このときの大刀アナログミ
圧Ｖ工、から−Ｖ□（差し引いた電圧が４倍番 されてＡ／Ｄ変換器に伝えられる。したがって、上記電
圧範囲ｖ１１１１の下では、Ａ／Ｄ変換器がオーバー７
０−を住じることなく、ディジタル籠への変換を行なう
。この変換されたディジタル信号〒ＶＨ１１ｆＬ８ａす
る１′１シタル［０１００００００００が加算されて、
上記ＲＡＭに書き込まれる。言い換えると、８ビツトの
Ａ ／ Ｄ変換出力信号のｇｔｏ。
圧Ｖ工、から−Ｖ□（差し引いた電圧が４倍番 されてＡ／Ｄ変換器に伝えられる。したがって、上記電
圧範囲ｖ１１１１の下では、Ａ／Ｄ変換器がオーバー７
０−を住じることなく、ディジタル籠への変換を行なう
。この変換されたディジタル信号〒ＶＨ１１ｆＬ８ａす
る１′１シタル［０１００００００００が加算されて、
上記ＲＡＭに書き込まれる。言い換えると、８ビツトの
Ａ ／ Ｄ変換出力信号のｇｔｏ。
第９桁目のディジタル信号Ｂ＊＋Ｂ−として、ゝ０ ’
ｔ ’ １ ’か付加されて、ＲＡＭに書き込まれる
っ 大きいときには、上記Ａ／Ｄ変換器がオーバーフロー信
号ｏｖｙ１に出力する。このオーバーフロー信号ＯＶＦ
によって、上記入出力回路Ｉ ／ Ｏからの制御信号０
．、Ｏ，が％ｏｌ、％ １＃Ｋｇ更される。
ｔ ’ １ ’か付加されて、ＲＡＭに書き込まれる
っ 大きいときには、上記Ａ／Ｄ変換器がオーバーフロー信
号ｏｖｙ１に出力する。このオーバーフロー信号ＯＶＦ
によって、上記入出力回路Ｉ ／ Ｏからの制御信号０
．、Ｏ，が％ｏｌ、％ １＃Ｋｇ更される。
し友がってデコーダＤＯＲによりアナログスイッチＢ、
がオンとされ、差動増幅器ムＭＰの（−）今、上記変換
すべき入力アナログ電圧ｖＩｌｌか、圧Ｖ工□でおると
きには、このときの入カアナロ倍されてＡ ／ Ｄ ［
換器に伝えられる。したかって、上記電圧範囲Ｖ工□の
下では、Ａ／Ｄ変換器かオーバーフローを生じることな
く、ディジタル籠への変換を行なう。この変換されたデ
ィジタル信号が加算されて、上記ＲＡＭに書き込まれる
。宮い換えると、８ビツトのＡ／Ｄｆ供出力信号の第１
０゜第９桁目のディジタル信号Ｂ・ 、Ｂ、として、％
１ ＃ 、 ％ ０＃が付加されて、ＲＡＭに書き込
まれる。
がオンとされ、差動増幅器ムＭＰの（−）今、上記変換
すべき入力アナログ電圧ｖＩｌｌか、圧Ｖ工□でおると
きには、このときの入カアナロ倍されてＡ ／ Ｄ ［
換器に伝えられる。したかって、上記電圧範囲Ｖ工□の
下では、Ａ／Ｄ変換器かオーバーフローを生じることな
く、ディジタル籠への変換を行なう。この変換されたデ
ィジタル信号が加算されて、上記ＲＡＭに書き込まれる
。宮い換えると、８ビツトのＡ／Ｄｆ供出力信号の第１
０゜第９桁目のディジタル信号Ｂ・ 、Ｂ、として、％
１ ＃ 、 ％ ０＃が付加されて、ＲＡＭに書き込
まれる。
シ大き匹ときには、上記Ａ／Ｄ変換器がオーバーツク−
信号０ｖＦｔ−出力する。このオーバーフロー信号ｏｖ
ｙによって、上記人出力回路工１０からの制伽信号ｏ、
、ｏｌか％ １ ＃ 、 ”１１１ にＪＴ更される
。したがって、デコーダＤＯＲにょシアナログスイッチ
５．かオンとされ差動増幅器ムＭＰの引い比電圧か４倍
されてＡ／Ｄ変換器に伝えられる。
信号０ｖＦｔ−出力する。このオーバーフロー信号ｏｖ
ｙによって、上記人出力回路工１０からの制伽信号ｏ、
、ｏｌか％ １ ＃ 、 ”１１１ にＪＴ更される
。したがって、デコーダＤＯＲにょシアナログスイッチ
５．かオンとされ差動増幅器ムＭＰの引い比電圧か４倍
されてＡ／Ｄ変換器に伝えられる。
このときのＡ ／ Ｄ ｌｊ’換出力出力信号、上記電
圧するディジタルｆｉｌ１００００００００か加算され
て、上記ＲＡＭに書き込まれる。
圧するディジタルｆｉｌ１００００００００か加算され
て、上記ＲＡＭに書き込まれる。
白い換えると、８ビツトのＡ ／ Ｄ変換出力信号の第
１０．第９桁目のディジタル信号Ｂ、、Ｂ。
１０．第９桁目のディジタル信号Ｂ、、Ｂ。
として、％ １１ 、 ＄ １１が付加されて、ＲＡＭ
に書き込まれる。
に書き込まれる。
これによシ、ＯボルトからＶ□の範囲の久方アナログス
イッチ、か、１０ビツトのディジタル信号（Ｂ、％Ｂ・
）にＡ ／ Ｄ変換される。
イッチ、か、１０ビツトのディジタル信号（Ｂ、％Ｂ・
）にＡ ／ Ｄ変換される。
この実施例では、差動増幅器ムＭＰか、演算増幅器ＯＰ
Ｉからなる減算回路によって構成されており、走の電圧
を形成するとともに、増幅機能ｔも兼ねているが、差を
求める回路と増幅する回路とをそれぞれ設けるものとし
てもよい。
Ｉからなる減算回路によって構成されており、走の電圧
を形成するとともに、増幅機能ｔも兼ねているが、差を
求める回路と増幅する回路とをそれぞれ設けるものとし
てもよい。
１次、拡張すべきビット数に応じて、上記分圧比、増幅
比率は任意に設定されるものである。
比率は任意に設定されるものである。
１ビツトだけＷ、張する場合には、デコーダＤ。
Ｒを省略することかできる。
さらに、差動増幅回路ＡＭＰに、最大基準電圧ｖＩＩＩ
Ｉｔ選択的に印加するようにしておけば、分解能をその
ままにして、オーバーフローの入力に対して、同様にｈ
／Ｄｇ換動作全動作わせることができるから、入力ダイ
ナミックレンジを拡大することもできる。
Ｉｔ選択的に印加するようにしておけば、分解能をその
ままにして、オーバーフローの入力に対して、同様にｈ
／Ｄｇ換動作全動作わせることができるから、入力ダイ
ナミックレンジを拡大することもできる。
上記１チツプマイクロコンピユータに内蔵されたム／Ｄ
Ｋ換器の場合、そのマイクロコンピュータの判定機能、
記憶機能をその筐ま利用できるので、上記簡拳なマルチ
プレクサ、分圧回路及びデコーダＤＯＲｔ−付加するだ
けでＡ／Ｄ変換Ｉｎ１度を高めることができる。さらに
、上記Ａ ／ Ｄ変換器の楕＃Ｌか容易に＾められるこ
とに伴ない、マイクロコンピュータ自身の適用範囲を広
くすることができる。
Ｋ換器の場合、そのマイクロコンピュータの判定機能、
記憶機能をその筐ま利用できるので、上記簡拳なマルチ
プレクサ、分圧回路及びデコーダＤＯＲｔ−付加するだ
けでＡ／Ｄ変換Ｉｎ１度を高めることができる。さらに
、上記Ａ ／ Ｄ変換器の楕＃Ｌか容易に＾められるこ
とに伴ない、マイクロコンピュータ自身の適用範囲を広
くすることができる。
また、モジュール型のＡ ／ Ｄ変換器では、上記オー
バーフローｔ−組数するカウンタと、拡張ビットを付加
するゲート回路等の付加によシ、上記同様な動作【行な
わせることができる。
バーフローｔ−組数するカウンタと、拡張ビットを付加
するゲート回路等の付加によシ、上記同様な動作【行な
わせることができる。
このように、この発？１は、既存のＡ ／ Ｄ変換るに
簡単な回路を付加することにより、容１にＡ／Ｄ変換精
度を高めることができる。
簡単な回路を付加することにより、容１にＡ／Ｄ変換精
度を高めることができる。
第４図には、この発明が適用されたマイクロコ７ビｈ−
ＩＭＯ８１に自動車エンジン制御システムに応用した場
合の一実施例のブロック図か示されている。
ＩＭＯ８１に自動車エンジン制御システムに応用した場
合の一実施例のブロック図か示されている。
５ＵＰｉｊ、バッテリＥ、からの電圧ｖＢｙ（＊−スイ
ッチに８Ｗｉ介して受ける安定化１伽回路である。この
８０Ｐによって定電圧化された１淵電圧ｖ０゜は、次に
説明する回路に供給される。
ッチに８Ｗｉ介して受ける安定化１伽回路である。この
８０Ｐによって定電圧化された１淵電圧ｖ０゜は、次に
説明する回路に供給される。
ま次、上記ム／Ｄ変換のための定電圧ｖＲＨ等も上記電
圧ｖａｃから形成されている（図示せず）。
圧ｖａｃから形成されている（図示せず）。
ＭＯａは、上記この発明が適用されたム／Ｄ変換器會含
むマイクロコンピュータで６．６゜このＭＯ８Ｉ／′ｉ
、センサー回路Ｓ口ないし８ｋから出力されるセンサー
信号を受け、エンジン制御動作のための制御信号ｏｔｒ
’ｒｌないしＯ［ＩＴ、ｌｊ影形成る。
むマイクロコンピュータで６．６゜このＭＯ８Ｉ／′ｉ
、センサー回路Ｓ口ないし８ｋから出力されるセンサー
信号を受け、エンジン制御動作のための制御信号ｏｔｒ
’ｒｌないしＯ［ＩＴ、ｌｊ影形成る。
この実施例では、センサー回路８．ないし８□はアナロ
グ信号を出力するように構成され、センサー回路８□１
ないし５ｋＩｆｉディジＩル信号を出力するように構成
されてｈる。
グ信号を出力するように構成され、センサー回路８□１
ないし５ｋＩｆｉディジＩル信号を出力するように構成
されてｈる。
上記アナログセンサー回路Ｓ、ないし８７は、例えは、
ニンジン排気ガス中における＃ｌ累濃ｔｔ検出するもの
、エンジン冷却水温ａｔ−検出するもの、スロットルバ
ルブ開度を検出するもの、及び空気流入量等を検出する
もの等が含まれる。
ニンジン排気ガス中における＃ｌ累濃ｔｔ検出するもの
、エンジン冷却水温ａｔ−検出するもの、スロットルバ
ルブ開度を検出するもの、及び空気流入量等を検出する
もの等が含まれる。
上記ディジタルセンサー回路日７＋１ないシ８には、エ
ンジンのクランク角が０° になったときにハイレベル
となるパルスを出力するもの、自動車の車速に対応した
数のパルス数を出力する−の等が含まれる。
ンジンのクランク角が０° になったときにハイレベル
となるパルスを出力するもの、自動車の車速に対応した
数のパルス数を出力する−の等が含まれる。
上記各センサー回１６８ ｔ ないし８にの出力信号は
、ＭＯａの制御プログラムが実行されることによって時
分割的にＭｏ８ＫｊｌＤ込まれる。この場合アナログセ
ンサー回路Ｓ、ないし８□から出力されるアナログ信号
を選択する九めに、ＭＯａにチ よって制御されるアナログマ爺シレクサＭＰＸＪＬ設け
られている。こＱＭＰＸ”ｉｆ通したアナログ信号は、
上記拡ｇｋ１ｇｌＴｌ＆か付加され友ム／Ｄ変換器によ
ってディジタル信号に糞力される。
、ＭＯａの制御プログラムが実行されることによって時
分割的にＭｏ８ＫｊｌＤ込まれる。この場合アナログセ
ンサー回路Ｓ、ないし８□から出力されるアナログ信号
を選択する九めに、ＭＯａにチ よって制御されるアナログマ爺シレクサＭＰＸＪＬ設け
られている。こＱＭＰＸ”ｉｆ通したアナログ信号は、
上記拡ｇｋ１ｇｌＴｌ＆か付加され友ム／Ｄ変換器によ
ってディジタル信号に糞力される。
上記各種センサー情報及び各種制御データを利用する所
定のディジタル演算によって、最適エンジン制御出刃信
号０［Ｔ、ないしＯＵＴ！Ｉｌ及び各種のアラーム信号
Ａ−Ｌ、 、ムＬ、等を形成する。
定のディジタル演算によって、最適エンジン制御出刃信
号０［Ｔ、ないしＯＵＴ！Ｉｌ及び各種のアラーム信号
Ａ−Ｌ、 、ムＬ、等を形成する。
ｆＭＪ、ｔば、マイクロコンピュータを構成するＲＯＭ
ＫＦｉ、エンジン回転速度対点火角ｊ［特性を示すよう
な制御データが書き込まれている。ＭＯ８Ｆｉセンサー
回路からの単位時間当シに入力されるクランク角データ
信号ｔカウントすることによって実際のエンジン回転速
［ｔｊＬ出し、とのエンジン回転４度データに基づいて
、ＲＯＭ内の点火角度會参朋する。そして、参照され九
点火角度データと上記クランク角度データ信号とｔ人カ
データとする所定の演算動作により、点火コイルを駆動
するための点火タイミングを出力する。
ＫＦｉ、エンジン回転速度対点火角ｊ［特性を示すよう
な制御データが書き込まれている。ＭＯ８Ｆｉセンサー
回路からの単位時間当シに入力されるクランク角データ
信号ｔカウントすることによって実際のエンジン回転速
［ｔｊＬ出し、とのエンジン回転４度データに基づいて
、ＲＯＭ内の点火角度會参朋する。そして、参照され九
点火角度データと上記クランク角度データ信号とｔ人カ
データとする所定の演算動作により、点火コイルを駆動
するための点火タイミングを出力する。
上記と類φの演算によって、スロットルバルブを制御す
る友めのデータ信号、エンジンの異常温度やバッテリー
の異常低下電圧【警告するアラーム信号等が出力される
。
る友めのデータ信号、エンジンの異常温度やバッテリー
の異常低下電圧【警告するアラーム信号等が出力される
。
このようなエンジン制御のうち、排ガス【規制筒内に抑
えるにあ友シ、例えば空気流入量等は、８ビツトのデー
タでは不足し、よ＃）ｎ度の高いデータが必要とされて
いる。このようによプ高ｈｆ１１度のデータを取シ込む
場合、この発明ｔ−例えは８ビツトのム／Ｄ変換器に適
用することにより、極めて簡単に、かつ、低コストの下
に、その出力ビツト数【ｌ！求に応じて拡張することか
できる。例えば、この発明に従って、空気流入量のデー
タを１０ビツトのディジタル信号に変換した場合、変換
された１０ビツトのディジタル信号はＲＡＭに記憶され
る。この友め、排ガスの制御においては、プログラムに
より、上記ＲＡＭに書き込まれている上記１０ビツトの
ディジタル信号が読み出され、所定の演算が行なわれて
、よｐ正確に排ガスを制御するための制御信号がマイク
ロコンピュータで形成される。
えるにあ友シ、例えば空気流入量等は、８ビツトのデー
タでは不足し、よ＃）ｎ度の高いデータが必要とされて
いる。このようによプ高ｈｆ１１度のデータを取シ込む
場合、この発明ｔ−例えは８ビツトのム／Ｄ変換器に適
用することにより、極めて簡単に、かつ、低コストの下
に、その出力ビツト数【ｌ！求に応じて拡張することか
できる。例えば、この発明に従って、空気流入量のデー
タを１０ビツトのディジタル信号に変換した場合、変換
された１０ビツトのディジタル信号はＲＡＭに記憶され
る。この友め、排ガスの制御においては、プログラムに
より、上記ＲＡＭに書き込まれている上記１０ビツトの
ディジタル信号が読み出され、所定の演算が行なわれて
、よｐ正確に排ガスを制御するための制御信号がマイク
ロコンピュータで形成される。
なお、上記空気流入量等の％Ｋｆｆ度の鳥いＡ／Ｄ変換
【必要とするものに対してのみ、この発明に従つ友ム／
Ｄ変換拡張方式【ム／ＤＩＴ換器に適用し、さほど楕度
の高いム／Ｄ＆換を必要としないセンサーからの出力信
号に対しては、本発明をム／Ｄｉ’換器に適用しないよ
うにしてもよい。このようにすることにより、マイクロ
コンピュータが、Ａ／ＤＩＲ換動作に登している時間を
短かくすることができるようになる。
【必要とするものに対してのみ、この発明に従つ友ム／
Ｄ変換拡張方式【ム／ＤＩＴ換器に適用し、さほど楕度
の高いム／Ｄ＆換を必要としないセンサーからの出力信
号に対しては、本発明をム／Ｄｉ’換器に適用しないよ
うにしてもよい。このようにすることにより、マイクロ
コンピュータが、Ａ／ＤＩＲ換動作に登している時間を
短かくすることができるようになる。
この発明は、前記実施例に限定されな匹。
第１図の実施例回路において、マルチプレクサとして、
最大基準電圧ｖＲＨ”差動増幅器ムＭＰに本人力するよ
うにしておいて、差動増幅器ムＭＰの電圧利得を１’、
２．４のように選択的に切ル換えるようＫしておけば、
ン７トウエアによって８ビットＡ／Ｄ変換、９ビツトＡ
／ Ｄ ｇ換及び１０ピツ）Ａ／Ｄ変換を選択的に行
表わせることができる。ま几、最大基準電圧ＶＢＨの分
圧比と、増幅率とは、所定の関連ｔ−持たせなけれはな
らなｈｏこの場合において、上述のように２ のように
設定することが、最も効率良（Ａ／Ｄ変換精度を高める
ことかできる。しかし、このように限定される必賛はな
く、上記差し引く電圧と、増幅されてＡ／Ｄ変換され次
ディジタル直とが、対応しているようにしておけば何ん
であってもよい。
最大基準電圧ｖＲＨ”差動増幅器ムＭＰに本人力するよ
うにしておいて、差動増幅器ムＭＰの電圧利得を１’、
２．４のように選択的に切ル換えるようＫしておけば、
ン７トウエアによって８ビットＡ／Ｄ変換、９ビツトＡ
／ Ｄ ｇ換及び１０ピツ）Ａ／Ｄ変換を選択的に行
表わせることができる。ま几、最大基準電圧ＶＢＨの分
圧比と、増幅率とは、所定の関連ｔ−持たせなけれはな
らなｈｏこの場合において、上述のように２ のように
設定することが、最も効率良（Ａ／Ｄ変換精度を高める
ことかできる。しかし、このように限定される必賛はな
く、上記差し引く電圧と、増幅されてＡ／Ｄ変換され次
ディジタル直とが、対応しているようにしておけば何ん
であってもよい。
第１図は、この発明の一実施例を示すブロック図、第２
図は、そのＡ ／ Ｄ変換器の−＊ｍ釣１奮示す回路図
、第３図は、その動作ｔ−説明する友めの原理図、第４
図は、この発明の応用汐ａｔ示すブロック図である。 ム／Ｄ・・・ム／Ｄｆ換器、ＲＯＭ・・・リード１オン
リー・メモリ、ＲＡＭ・・・ランタム・アクセス・メモ
リ、ＣＰＵ・・・マイクロプロセッサ、工１０・・・入
出力回路、ＤＣＲ・・・デコーダ、ＭＰＸ 、 Ｍｐｘ
’・・・マルチプレクサ、ＭＯＢ・・・マイクロコンピ
ュータ、８０Ｐ・・・安定化ｔυ回路、Ｓ、〜Ｓｋ・・
・センサー回路。 代理人 弁理士 薄 １）利 串 ２７ 第 １ 図 第 ４ 図 ７ｃ 第 ３ 図 すσｌ〃ρσりσｌσ 第 ２ 図
図は、そのＡ ／ Ｄ変換器の−＊ｍ釣１奮示す回路図
、第３図は、その動作ｔ−説明する友めの原理図、第４
図は、この発明の応用汐ａｔ示すブロック図である。 ム／Ｄ・・・ム／Ｄｆ換器、ＲＯＭ・・・リード１オン
リー・メモリ、ＲＡＭ・・・ランタム・アクセス・メモ
リ、ＣＰＵ・・・マイクロプロセッサ、工１０・・・入
出力回路、ＤＣＲ・・・デコーダ、ＭＰＸ 、 Ｍｐｘ
’・・・マルチプレクサ、ＭＯＢ・・・マイクロコンピ
ュータ、８０Ｐ・・・安定化ｔυ回路、Ｓ、〜Ｓｋ・・
・センサー回路。 代理人 弁理士 薄 １）利 串 ２７ 第 １ 図 第 ４ 図 ７ｃ 第 ３ 図 すσｌ〃ρσりσｌσ 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、予め所定のディジタル随に対応させた複数の電圧を
用意し、入力アナログ電圧との差の電圧を所定の比率で
増幅してＡ／Ｄ変換して、その人／Ｄｆ換出力に、上記
ディジタル箇を加算するようにしたことを特徴とするム
／Ｄ変換拡張方式。 ２、上記所定のディジタル麹に対応させた複数の電圧は
、Ａ／Ｄ変換器の最大基準電圧Ｖ□と最小基準電圧ｖＲ
Ｌｔ−１／ｎづつ分圧して形成されたものであり、上記
ｍａ比軍はｎ倍であることｔ−４？獣とする特許請求の
範囲第１ｇ４記載のム／Ｄ変換拡張方式。 ３、上記ｎ［は２ Ｋ （ｘは正の整数）に設定するも
のであることｔ−％像とする特許請求の範８第２Ｊｊ１
６己載のＡ／Ｄ震換仏張万龜。 ４、上記ム／Ｄｆｆｉ換器は、１チツプマイクロコンピ
ユータに内蔵され、上記複数の電圧を選択する手順及び
上記ディジタル厘とＡ／ｆｉ変換出力との加算ハ、マイ
クロコンビエータのプログラムによル実行されるもので
ある仁とｔ−％黴とするへ許請求の範囲第１．第２又＃
を第３項記載のＡ／Ｄ変換拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP889882A JPS58127429A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP889882A JPS58127429A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127429A true JPS58127429A (ja) | 1983-07-29 |
Family
ID=11705494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP889882A Pending JPS58127429A (ja) | 1982-01-25 | 1982-01-25 | Ａ／ｄ変換拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127429A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216916A (ja) * | 1988-11-24 | 1990-08-29 | Anarogu Debaisezu Kk | Ａ／ｄ変換回路 |
| JPH03190324A (ja) * | 1989-12-19 | 1991-08-20 | Ishida Scales Mfg Co Ltd | 二重積分型アナログ―ディジタル変換装置 |
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
| WO2012144375A1 (ja) * | 2011-04-22 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | データ処理システム |
-
1982
- 1982-01-25 JP JP889882A patent/JPS58127429A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216916A (ja) * | 1988-11-24 | 1990-08-29 | Anarogu Debaisezu Kk | Ａ／ｄ変換回路 |
| JPH03190324A (ja) * | 1989-12-19 | 1991-08-20 | Ishida Scales Mfg Co Ltd | 二重積分型アナログ―ディジタル変換装置 |
| US7312733B2 (en) | 2004-10-12 | 2007-12-25 | Nec Electronics Corporation | Semiconductor apparatus with an analog-to-digital converter and amplifier |
| WO2012144375A1 (ja) * | 2011-04-22 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | データ処理システム |
| US8860593B2 (en) | 2011-04-22 | 2014-10-14 | Renesas Electric Corporation | Data processing system |
| JP5657783B2 (ja) * | 2011-04-22 | 2015-01-21 | ルネサスエレクトロニクス株式会社 | データ処理システム |
| US9065467B2 (en) | 2011-04-22 | 2015-06-23 | Renesas Electronics Corporation | Data processing system |
| US9337858B2 (en) | 2011-04-22 | 2016-05-10 | Renesas Electronics Corporation | Data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| JPS58127428A (ja) | Ａ／ｄ変換拡張方式 | |
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| SU860088A1 (ru) | Квадратор | |
| JPH01316024A (ja) | Ｄ／ａ変換器のテスト装置 | |
| SU647688A1 (ru) | Функциональный преобразователь | |
| JP2005151304A (ja) | アナログ／デジタルコンバータおよびそれを搭載したマイクロコンピュータ | |
| SU715487A1 (ru) | Устройство дл компарировани неравнономинальных сопротивлений | |
| JPS63227115A (ja) | パルス変換装置 | |
| SU739733A1 (ru) | Аналого-цифровой преобразователь | |
| SU409249A1 (ja) | ||
| SU503362A1 (ru) | Преобразователь напр жени в код | |
| SU809559A2 (ru) | Аналого-цифровой преобразователь | |
| RU2250561C2 (ru) | Преобразователь угла поворота вала в код | |
| SU1399771A2 (ru) | Вычислительное устройство дл диагностики двигательных возможностей больных | |
| SU1150767A2 (ru) | Аналого-цифровой преобразователь с самоконтролем | |
| SU720513A1 (ru) | Аналоговое запоминающее устройство | |
| JPH04370801A (ja) | アナログ信号検出装置 | |
| JPH05135190A (ja) | デイジタル・デフアジイフアイヤ回路 | |
| SU955028A1 (ru) | Устройство дл выделени числового интервала | |
| JPS6137805Y2 (ja) | ||
| SU1732184A1 (ru) | Преобразователь разности температур в напр жение | |
| JPH10111183A (ja) | 差温度測定装置 | |
| SU790002A1 (ru) | Аналоговый логарифмический преобразователь | |
| RU1783471C (ru) | Регул тор |