JPS5813021A - 高速スイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は直流的な絶縁が必要でか つ、゛負荷の電圧を高速に切替えるスイッチ回路に関す
るものである。

直流的な絶縁を必要とするスイッチ 回路として、従来第１図に示すものが あった。図において＋１１は電源、１２）は保護抵抗、
（８）はバイポーラ型のトランジスタ、（４）は負荷、
（５）はベース制限抵抗、（６）は整流回路であり以上
によってスイッチ回路部分を構成する。（７１はトラン
ス、（８）は制御回路である。制御回路（８１とスイッ
チ回路部分はトランス１７）で直流的な絶縁がなされて
いる。

次に動作について説明する。トラン ジスタ（８）がオフのときは電源（１）の出力電圧がほ
とんど負荷（４）に印加されている。次に入力信号が制
御回路（８）に入ると、Ｍ１ｍ回路（８）はＤＱ／ＤＣ
コンバータと同じ方式でトランス（７）に交互の電流が
流れるように発振を行う。この時、ト ランス（７）の２次側には第２図で示されるような電流
が流れる。これを整流回 路（６）に通すことにより第３図のような電流がトラン
ジスタ（３）のベース電流として流れる。このベース電
流によって トランジスタ１８１が導通して負荷（４）の両端が短絡
され負荷電圧は零となる。

入力信号がオフとなると制御回路（８）の発振が停止し
て、ペース電流が流れ なくなるのでトランジスタ（８）は再び非導通となる。

以上のようにして制御回 路（８）によって負荷電圧を制御する。ここで制御回路
（８）とスイッチ回路部分はトランス（７）によって直
流的な絶縁がなされている。

従来のスイッチ回路は以上のように 構成されているので、スイッチ時間は トランジスタ１３）の性能に影響を受けもところがトラ
ンジスタ（３）は耐電圧が高くなると、スイッチスピー
ドが違くな る傾向がある。したがって電源（１：の電圧によってス
イッチ速度が制限される という欠点があった。例えば、耐電圧 ｓ’ｏｏｖのとき、一般的なスイッチングスピードはｌ
ｌｌ５が限度である。

この′発明は上記のような従来のもの の欠点を改良するためになされたもの であり、バイポーラ型のトランジスタ に立上りの速いトランジスタを並列に 接続して、パルストランスを介して立 上りの速いトランジスタに駆動信号を 与えゝ、信号の立上り部分をこのトランジスタで補い、
負荷に印加する電圧を 変速で切替えると共に直流的な絶縁も 可能なスイッチ回路を提供することを 目的としている。

以下、この発明の一実施例を図にっ て説明する。、第４図において、第１図と同一符号を付
したものは同−又は相 当品を示す。また、（１８）は制御回路１、αつは立上
りの速いトランジスタ（以下ト　　　１．マランジスタ
という。）、（４）は抵抗１．　（２１）はパルストラ
ンスである。

次に動作を説明する。制御回路（１８）からの信号はト
ランス（７）を経てバイポーラ型のトランジスタ（３）
へ供給されると共に、パルストランス（２１）を経て前
記バイポーラ型トランジスタ（８）と並列に接続されて
いる。トランジスタ（１９）へ供給されそれぞれを制御
して変速スイッチ ングを行う。このような構成のスイッ チ回路によるとトランジスタ（８１のオン時間の連れを
トランジスタ（１９）により次のようにして補うことが
できる。まず 、トランジスタ（８１とトランジスタで１９）がオフの
状態にあると１、電源１１＋の電圧はほとんど負荷（４
）に印加されている。次に入力信号が制御回路（１８）
に入るとパルストランス（２１）を経てトランジスタ（
１９）を導通させる方向に一定パルス幅のゲー ト電圧が印加されｍｅそれと同時にト ランジスタ１３１にもトランス（７１と整流回路（６）
を通して第３図に示すような駆動べ一電流が流れる。

このようにすると負荷（引は、まず最 初にスイッチ時間の短いトランジスタ （１９）により高速に短絡される。そして、このトラン
ジスタα９）が非導通となる頃にはトランジスタ（８）
が導通状態となっているので負荷（４１の短絡状態が維
持される。その後は電源電圧と保護抵抗値 及び、トランジスタ（８）の直流増幅率で決まる小さな
ペース電流を与えることに より、任意の時間だけ負荷（４：の短絡状態を保つこと
ができる。

このときの各部の波形を示したもの が第６図である。同図で（ａ）は制御回路α８）からの
入力信号である。（ｂ）はトランジスタ（８）のみを動
作させたときの出力波形、（Ｃ）はパルストランス（２
１）を介してトランジスタ（１９）のゲートに印加され
る電圧波形、（ｄ）はトランジスタ（１９）のみを動作
させたときの出力波形、である。

そして、ここでトランジスタ（１９）の駆動パルス幅を
トランジスタ（３１のスイッチ内聞よりも長くしておく
と、第６図 ｅのような立上りの速い出力波形が得 られる。なお、ここでＶは最初負荷に 印加されていた電圧である。。

以上の考え方に基づいて構成したス イッチ回路によれば電圧ｔｏ　ｏｖでａ／μＳ程度の速
さで負荷の電圧を切替え ることができる。

なお、上記実施例では従来のスイッ チ素子としてトランジスタを用いた例 を示したが、真空管式スイッチヤリレ イ等を用いた場合でも上記実施例と同 様の効果を毒する。

以上のように、この発明によればバ イポーラ型トランジスタと立上りの速 いトランジスタを並列に接続して、そ れぞれをトランスを介して駆動するよ うにしているので、ＤＣ的絶縁が行え て、しかも高速に電圧を切替えること ができる効果が得られる。

【図面の簡単な説明】

第１図は従来のスイッチ回路を示す 構成図１、第２図及び第３図はトランジスタ）８）の駆
動用信号の波形を示す図、第４図はこの発明の一実施例
による高 速スイッチ回路の構成図、第５図は前 記実施例における入力信号と各部の動 作波形の関係を示す図である。 （！１・・・・直流電源、セ２）・・・・保護抵抗、１
８）・・・・トランジスタ、（４１・・・・負荷、（５
）・・・・制限抵抗、（６）・・・・整流回路、（７１
・・・・トランス、（８１・・・・制御回路、αω・・
・・立上りの速いトランジスタ、■）・・・・抵抗、Ｑ
υ・・・・パルストランス。 なお、図中、同一符号は同−又は相 当部分を示す。□ 第１図 第２凶　　　　　　　第３図 １４凶 １５図

Claims (1)

1. 【特許請求の範囲】 電源と、これに直列に接続された保 護抵抗と、前記直列回路の両端に接続 された負荷と、前記負荷と並列に接続 され制御信号に応じこの負荷の両端を 短絡するスイッチ素子及びこのスイッ チ素子に並列に接続された立上りの速 いトランジスタと、割部信号源からの 制御信号を前記スイッチ素子と前記ト ランジスタに直流的に絶縁して伝達す るトランスとを備えた高速スイッチ回 路。