JPS581390B2 - アンブランキング信号の形成回路 - Google Patents
アンブランキング信号の形成回路Info
- Publication number
- JPS581390B2 JPS581390B2 JP11798979A JP11798979A JPS581390B2 JP S581390 B2 JPS581390 B2 JP S581390B2 JP 11798979 A JP11798979 A JP 11798979A JP 11798979 A JP11798979 A JP 11798979A JP S581390 B2 JPS581390 B2 JP S581390B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sweep
- amplifier
- signal
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015572 biosynthetic process Effects 0.000 title claims 3
- 230000010354 integration Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明はオシロスコープのアンプランキング信号の形成
回路の改良に関するものである。
回路の改良に関するものである。
第1図は従来から周知のアンプランキング信号の形成回
路を含む掃引回路の一例を示すブロック図である。
路を含む掃引回路の一例を示すブロック図である。
同図において1はトリガ入力信号、2はトリが信号によ
って起動し、リセット信号によって終止するフリツプフ
ロツプ回路、3は積分回路、4はのこぎり波出力、5は
比較器、6はホールドオフ回路、7はOR回路、8はN
OT回路で構成されるアンプランキング信号の形成回路
、9はアンプランキング信号、10はフリツプフロツプ
回路2の出力である。
って起動し、リセット信号によって終止するフリツプフ
ロツプ回路、3は積分回路、4はのこぎり波出力、5は
比較器、6はホールドオフ回路、7はOR回路、8はN
OT回路で構成されるアンプランキング信号の形成回路
、9はアンプランキング信号、10はフリツプフロツプ
回路2の出力である。
また、11は比較器5の出力信号である。
第2図は各部の波形を示す図である。
ここで注意されるべき点は、このような従来から周知の
アンプランキング信号の形成回路は、その振幅や極性は
異っても、タイミングは、いわゆる掃引ゲート信号、即
ち、フリツプフロツプ2の出力によって決定されている
ことである。
アンプランキング信号の形成回路は、その振幅や極性は
異っても、タイミングは、いわゆる掃引ゲート信号、即
ち、フリツプフロツプ2の出力によって決定されている
ことである。
このため、速い掃引動作を行ったときは、ここに図示し
ないが、アンプランキング信号9を増幅してブラウン管
に加えるときに、立上り(立下り)時間t1および遅れ
時間t2が相対的に無視できなくなって、帰線の一部が
消去されずに見えてしまう欠点があった。
ないが、アンプランキング信号9を増幅してブラウン管
に加えるときに、立上り(立下り)時間t1および遅れ
時間t2が相対的に無視できなくなって、帰線の一部が
消去されずに見えてしまう欠点があった。
これを第2図の波形Zで示す。Zは図示しない増幅回路
で増幅されたアンプランキング信号である。
で増幅されたアンプランキング信号である。
また、速い掃引動作では積分回路3が復帰する時間もま
た相対的に遅くなるので、この欠点はさらに目立ちやす
くなる傾向にあった。
た相対的に遅くなるので、この欠点はさらに目立ちやす
くなる傾向にあった。
また、前記図示しない増幅器は数10■の出力電圧が必
要とされるので高速化が困難である。
要とされるので高速化が困難である。
本発明の目的は高速掃引時においても、帰線を確実に消
去できるアンプランキング信号の形成回路を得ることに
ある。
去できるアンプランキング信号の形成回路を得ることに
ある。
本発明の実施例を第3図に示す。
ここで8′はNAND回路(負論理)である他は第1図
と同じ機能のものは同一符号で示す。
と同じ機能のものは同一符号で示す。
また、第2図において、破線で示す波形は本発明の実施
例による波形である。
例による波形である。
この動作において従来の第1図と特に異るのは次の2点
である。
である。
まず、第1点は比較器5の出力11が掃引の終止電圧V
Rを検出してレベルが反転するタイミングは、フリツプ
フロツプ2の出力10に対して、その間の伝達時間t3
(第2図アンプランキング信号9波形のt3)だけ先行
している。
Rを検出してレベルが反転するタイミングは、フリツプ
フロツプ2の出力10に対して、その間の伝達時間t3
(第2図アンプランキング信号9波形のt3)だけ先行
している。
従って、アンプランキング信号9は従来のアンプランキ
ング信号に比較して、t3だけ早く輝点消去レベルに達
する。
ング信号に比較して、t3だけ早く輝点消去レベルに達
する。
(アンプランキングに移るタイミングは同一である。
)第2の点は、比較器5とフリツプフロツプ2のR入力
端子間の伝達時間t2を増大させれば、アンプランキン
グ信号が輝点消去レベルに移った十分後(従来より12
時間後)で、積分回路3の復帰動作が開始するように出
来ることである。
端子間の伝達時間t2を増大させれば、アンプランキン
グ信号が輝点消去レベルに移った十分後(従来より12
時間後)で、積分回路3の復帰動作が開始するように出
来ることである。
これは抵抗とコンデンサの付加などで容易に実現できる
だけでなく、むしろこの間の構成の高速性の制約を緩め
るので安価に出来る可能性をもつ。
だけでなく、むしろこの間の構成の高速性の制約を緩め
るので安価に出来る可能性をもつ。
(速度の遅いICゲートが使用できる。
)以上説明したごとく本発明によれば、簡単な構成で、
確実に帰線を消去できるアンプランキング信号を形成で
きる。
確実に帰線を消去できるアンプランキング信号を形成で
きる。
また、輝度変調増幅器や掃引リセツト回路の高速性の制
約を緩められるので、これらを安価に構成できる。
約を緩められるので、これらを安価に構成できる。
本説明においては負論理のNANDゲートを用いたが、
これは極性を変更してNORゲートを用いたり、または
ダイオードやトランジスタを用いて本発明の主旨にそっ
て適宜構成する等の変形は当業者には容易である。
これは極性を変更してNORゲートを用いたり、または
ダイオードやトランジスタを用いて本発明の主旨にそっ
て適宜構成する等の変形は当業者には容易である。
第1図は、従来のアンプランキング信号形成回路を含む
掃引回路のブロック図、第2図は波形図、第3図は本発
明によるアンプランキング信号形成回路を含む掃引回路
のブロック図である。 2:フリツプフロツプ回路、3:積分回路、8′:NA
ND回路、5:比較器。
掃引回路のブロック図、第2図は波形図、第3図は本発
明によるアンプランキング信号形成回路を含む掃引回路
のブロック図である。 2:フリツプフロツプ回路、3:積分回路、8′:NA
ND回路、5:比較器。
Claims (1)
- 【特許請求の範囲】 1 トリガ信号によって起動しリセット信号によって終
止する掃引ゲート信号発生回路と、前記掃引ゲート信号
に応じて積分動作を行う積分回路と、前記積分出力が予
定電圧に達したときにリセット信号を発生する比較器を
含む掃引回路において、前記掃引ゲート信号と前記比較
器出力の両方が掃引レベルのときたけアンプランキング
レベルを出力する論理ゲート手段を有することを特徴と
するアンプランキング信号の形成回路。 2 前記比較器出力と前記論理ゲート手段との間の伝達
遅延時間よりも、前記比較器出力と前記掃引ゲート信号
発生回路との間の伝達時間が大きいことを特徴とする前
記第1項記載のアンプランキング信号の形成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798979A JPS581390B2 (ja) | 1979-09-17 | 1979-09-17 | アンブランキング信号の形成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11798979A JPS581390B2 (ja) | 1979-09-17 | 1979-09-17 | アンブランキング信号の形成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5642150A JPS5642150A (en) | 1981-04-20 |
| JPS581390B2 true JPS581390B2 (ja) | 1983-01-11 |
Family
ID=14725261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11798979A Expired JPS581390B2 (ja) | 1979-09-17 | 1979-09-17 | アンブランキング信号の形成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581390B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187984U (ja) * | 1987-05-26 | 1988-12-01 |
-
1979
- 1979-09-17 JP JP11798979A patent/JPS581390B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187984U (ja) * | 1987-05-26 | 1988-12-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5642150A (en) | 1981-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2648766A (en) | Pulse width discriminator | |
| US2642550A (en) | Electronic information storage device | |
| GB784989A (en) | Electronic shifting register and storage circuit therefor | |
| US2750499A (en) | Circuits for ultrasonic delay lines | |
| US3659115A (en) | Linear sweep circuit | |
| JPH0124984Y2 (ja) | ||
| KR850007155A (ko) | 반도체 메모리 장치 | |
| US4823128A (en) | Digital-to-analog converter filter for producing a continuous analog signal output without distortion | |
| US4558457A (en) | Counter circuit having improved output response | |
| US2830227A (en) | Pulse intensifying circuit for cathoderay oscillograph tubes | |
| JPS585101Y2 (ja) | オ−トスコ−プ | |
| US3564427A (en) | Synchronizing method for high frequency signal | |
| JP2527106B2 (ja) | 半導体記憶回路 | |
| JPS6145974A (ja) | 掃引信号発生回路 | |
| US3663832A (en) | Delay pickoff circuit | |
| JPS5538604A (en) | Memory device | |
| SU400987A1 (ru) | ФОРМИРОВАТЕЛЬ ДЛЯ ПОЛУЧЕНИЯ ИМПУЛЬСОВ ФИКСИРОВАННОЙ ДЛИТЕЛЬНОСТИ ПО ПОЛОЖИТЕЛЬНОМУ и ОТРИЦАТЕЛЬНОМУ ПЕРЕПАДАМ ВХОДНОГО СИГНАЛА | |
| US2889456A (en) | Blocking oscillator having sharp pulse cut-off | |
| JPH01127967A (ja) | フリー・ラン回路 | |
| JPH0545419A (ja) | 半導体試験装置の波形成形回路 | |
| SU376738A1 (ru) | ' -ХНИЧ'-СКАЯ;,.:..:1У1. • .;.>&д fv<bAМ. Кл. G Olv 1/40 •УДК 550.834(088.8) "**-«>& | |
| SU817665A1 (ru) | Устройство дл программногоупРАВлЕНи | |
| JPS61144788A (ja) | 半導体記憶装置 | |
| SU1035785A1 (ru) | Преобразователь последовательности импульсов в одиночный импульс | |
| JPS5913743B2 (ja) | 蓄積表示装置 |