JPS58139221A - 制限電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は制限電圧発生回路の中でも特に制御システムに
おける出力制限回路の下方制限電圧と上方制限電圧を発
生するものに関し、その目的とするとζろは前記制御シ
ステムの制御量変更時における制御システム出力の無駄
な出力増大をな（すことにある。

従来の出力制限回路は第１図のように構成されている。

（１）は制御システムで、被制御量を検知する検出回路
（２）と［御量を設定する電圧設定器（３）を有する。

（４）は下方制限電圧ＶＬと上方制限電圧ｖ１１を発生
する制限電圧発生回路マ、電源電圧Ｖｃｃを抵抗Ｒ１＋
　Ｒ１＊　Ｒ１の直列回路で分割している。（５）はＦ
方制限電圧ｖＬと上方制限電圧ｖｌの２つを基準電圧と
して前記制御システム（１）の出力電圧（ＯＵＴ）を下
方制限電圧Ｖ、と上方制限電圧Ｖ、で決められる範囲内
に維持されるよう増加方向ＩＭＩ＝指示幼と減少方向指
示（Ｉを出力する比較部で、コンパレータ（６）は出力
論理が“ピ（もしくは“Ｈ“）の状態で前記制御システ
、ム（１）に対して減少方向指示（ロ）として作用し、
コンパレータ（７）は出力論理が“ビ（もしくは“Ｈ”
）の状態で前記ｆｉ御システム（１）に対して噌加方向
指示初として作用する。このようにして制１１１１！シ
ステム（１）の出力電圧は前記ｖＬと■、の範囲内に・
：伸持されるが、次のような問題が発生する。

すなわち、出力制御回路は一定値で制介システム（１）
出力を制限しているため、例えば電圧設定器（３）の出
力値を変更したときに制御システム（１）山々、が変化
し、出力制限回路で定めている一定の制限値を越えれば
制御システム（１）の出力を制限′するような構成にな
っているため、電圧設定器（３）の設定電圧を変更すれ
ば制御システム（１）の出力は最大値あるいは最小値を
出力し、その後に目標値〔設定値〕に近づく。仁のよう
に制御システム（１）の出力が目標値に近づくために、
一旦、出力が最大値または最小値をとる仁とは非常に無
駄なことであり、オーバーシュートの原因の一つであり
、セントリングタイムを長くすると云う欠点がある。

そこで本発明は、制御システムの制御量を設定する電圧
設定器の出力をスイッチングダイオードを介して電源電
圧の抵抗分割点に接続し、電圧設定器の一記出力を第１
のツェナーダイオードを介して電源電圧の抵抗と第２の
ツェナーダイオードによる分割点に接続し、−前記抵抗
分割点から前記制御システム出力の下方制限電圧を得、
前記抵抗と第２のダイオード醤こよる分割点から前記制
御システム出力の上方制限電圧を得て、電圧設定器から
の出力値に対応した制御出力制限を行うものであって、
以下本発明の一実施例を第２図〜第４図′に基づいて説
明する。なお、第１図と同一の作用を成すものには同一
符号を付けてその説明を省く。

（８）は制御システム（１）から電圧設定器（３）の出
力電圧Ｖ、が印加される端子、牝）は下方制限電圧出力
端子、輪は上方制限電圧出力端子である。前記端子（８
）はスイッチングダイオードＤ、を介して電源電圧ＶＣ
Ｃの抵抗Ｒ２゜とＲ１゜による抵抗分割点（１，）に接
続し、また前記端子（８）はツェナーダイオードＤＺ、
を介して電源電圧ＶＣＣの抵抗Ｒ１とツェナーダイオー
ドＤＺオによる分割点（Ｊ、）に接続し、この分割点（
Ｊ、）を前記上方制限電圧出力端子（２）（ζ接続し、
前記抵抗分割点（Ｊｌ）を前記下方制限電圧出力端子幅
）に接続している。

ここで、スイッチングダイオードＤＩの電圧降下をＶｓ
Ｂ　、ツェナーダイオードＤＺユ、ＤＺ、の両端電圧　
　　１をそれぞれＶＤ寥１＋　Ｖｌｌｌ！１とすると、
端子（８）に加わる前記電圧設定器（３）出力電圧Ｖ＾
は次の４つの場合が考えられる。

（１）　　Ｖａ≦Ｒ幼 一可■。ＶＣＣ＋　ＶＤＩ　　の場合 仁の場合、スイッチングダイオードＤ１は開放状態とな
り、下方制限電圧出力端子■の出力電圧ＶＬは」気−奄
　　とな塾、下限はこの電圧で決Ｒ１・十Ｒ１・ この場合、抵抗Ｒ廊と−による電源電圧Ｖｃｃの分割は
無意味となり、下方制限電圧出力端子υの出力電圧ＶＬ
はＶム−ＶＤ、−となり、下限は仁の電圧で決定される
。ＶＬ＝ＶＡ　　ＶＤＩより下限値が電圧ＶＡに追従す
る仁とがわかる。

（１）　　Ｖａ　＋　Ｖｌ）恥≦Ｖｓｚｘ　（Ｄ場合仁
の場合、ツェナーダイオードＤＺ、は開放状態となり、
上方制限電圧出力端子（へ）の出力電圧ＶｓはＶム＋Ｖ
Ｂ！ｌとなり、上限はこの電圧で決定される。■、＝ｖ
Ａ＋％−１より上限値が電圧Ｖムに追従する仁とがわか
る。　　　　″　□ （４）　　Ｖａ＋Ｖｎｚｌ＞Ｖｏｚｌの場合この場合、
上方制限電圧出力端子軸の出力電圧−はツェナーダイオ
ードＤｚ！により電圧’ｂｔ１以上にはならない。従っ
て、Ｖ、　＝　ＶＤＩとなり、上限値は電圧Ｖムに追従
しない。

以上により、第２図構成では第８図に示すような特性が
得られる。直線Ａは電圧設定器（３）の特性直線、直線
Ｂは制御システム（１）の動作安定直線、リミッタ（夏
）〜（２）はそれぞれ上記（１）　−Ｑ　（４）の状態
を示す。なお、第１図の従来回路では、上記（１）と（
４）の場合だけであり、その特性は第４図のようになる
。

次にこの第８図と９４図を用いて、第２図の制例えば、
設定値をαからβ〔但しαくβ〕に変更する。従来では
、その出力値は矢印Ｃで示すようにある一定の上限値ま
で達し、βの設定直線上まで上限値のまま移動し、次い
で矢印Ｅのように動作安定点に向かう。一方、第２図の
ものでは、出力値はβで設定される上限値で押えられ、
そのままβの設定直線上まで移動して動作安定点に達す
る。

以上説明のように本発明の制限電圧発生回路によると、
ｔＩ１１御シスデシステム量を変更した際にも無駄な出
力増大がなく、省エネルギー効果がある。

またオーバーシュートが少な（なり、セントリングタイ
ムが短く、制御システムは微妙な制御を実施できる。更
に、構成が簡単であるため、低コストで提供できるもの
である。

【図面の簡単な説明】

第１図は従来の制限電圧発生回路を装備した出力制限回
路の構成図、第２図は本発明の制限電圧発生回路の一実
施例の構成図、第８図は第２図の特性図、第４図は第１
図の特性図である。 （１）・・・制御システム、（２）・・・検出回路、（
３）・・・電圧設定器、（４）・・・制限電圧発生回路
、（５）・・・比較器、Ｖム・・・電圧設定器出力電圧
、ＤＩ・・・スイッチングダイオード、　ＤＺ、・・・
ツェナーダイオード〔第１のツェナーダイオード）、Ｄ
Ｚ、・・・ツェナーダイオード（第２のツェナーダイオ
ード）　、　Ｒｌｏ、Ｒ２゜、Ｒ８゜・・・抵抗、ＶＣ
Ｃ・・・電源電圧、Ｈ・・・上方制限電圧出力端子、Ｌ
・・・下方制限電圧出力端子 第１図 第２図 第３図 劃＊ｈｌ＊ 第４図 制御虐

Claims (1)

【特許請求の範囲】
1. 一１．　　制御システムの制御量を設定する電圧設定器
   の出力をスイッチングダイオードを介して電源電圧の抵
   抗分割点に接続し、電圧設定器の前記出力を第１のツェ
   ナーダイオードを介して電源電圧の抵抗と第２のツェナ
   ーダイオードによる分割点に接続し、前記抵抗分割点か
   ら前記制御システム出力の下方制限電圧を得、１記抵抗
   と第２のダイオードによる分割点から前記制御システム
   出力の上方制限−１圧を得る制限電圧発生回路。