JPS58146113A - Ｆｅｔ増幅器 - Google Patents
Ｆｅｔ増幅器Info
- Publication number
- JPS58146113A JPS58146113A JP2968882A JP2968882A JPS58146113A JP S58146113 A JPS58146113 A JP S58146113A JP 2968882 A JP2968882 A JP 2968882A JP 2968882 A JP2968882 A JP 2968882A JP S58146113 A JPS58146113 A JP S58146113A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- conductor
- amplifier
- fet
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＦＩＴの入出力整合回路をマイクロストリッ
プで構成したマイクロ波帯のＦＥＴ増幅器に関するもの
である。
プで構成したマイクロ波帯のＦＥＴ増幅器に関するもの
である。
ここでは説明を簡単にするために低周波帯で安定係数が
１以下、マイクロ波帯で１以上となるよりなＦＥＴ ’
ｉ使用した場合について示しである。
１以下、マイクロ波帯で１以上となるよりなＦＥＴ ’
ｉ使用した場合について示しである。
第１図（ａ）は従来のＦＥＴ増幅器の正面図、第１図（
ｂ）は第１図（１）のマイクロ波帯での等価回路。
ｂ）は第１図（１）のマイクロ波帯での等価回路。
第１図（（）は第１図（、）の低周波帯での等価回路で
ある。
ある。
第１図（ａ）において（１）はＦＥＴ、 ＋２１はゲー
ト端子。
ト端子。
（３）はソース端子、（４）はドレイン端子、 （５＋
、 （６１゜（７）はス） ＩＪツブ導体、（８）は酵
電体基板、（９）は接地導体、 （ｉｌｍはバイアス端
子、 Ｑｌｌは抵抗、しはコンデンサである。
、 （６１゜（７）はス） ＩＪツブ導体、（８）は酵
電体基板、（９）は接地導体、 （ｉｌｍはバイアス端
子、 Ｑｌｌは抵抗、しはコンデンサである。
ＦＥＴ （ｌｌのケート端子（２）とストリップ導体＋
５１の一端、ドレイン端子（４）とストリップ導体（６
）の一端、ソース端子（３）と接地導体（９）とはそれ
ぞれ半田付等で接続されている。ス） ＩＪツブ導体（
７）の一端はス） ＩＪツブ導体（５）に、他の一端は
バイアス端子α〔にＷ：続されバイアス端子ＯＧと接地
導体（９）との闇には抵抗０１とコンデンサ（２）とが
並列に接続されている。もう１つのストリップ導体（７
）の一端はス） ＩＪツブ導体（６）Ｋ接続されており
。
５１の一端、ドレイン端子（４）とストリップ導体（６
）の一端、ソース端子（３）と接地導体（９）とはそれ
ぞれ半田付等で接続されている。ス） ＩＪツブ導体（
７）の一端はス） ＩＪツブ導体（５）に、他の一端は
バイアス端子α〔にＷ：続されバイアス端子ＯＧと接地
導体（９）との闇には抵抗０１とコンデンサ（２）とが
並列に接続されている。もう１つのストリップ導体（７
）の一端はス） ＩＪツブ導体（６）Ｋ接続されており
。
他の一端はコンデンサａ’ａｔｌ−介して接地導体（９
）Ｋ接続されている。バイアス端子叫はＦＥＴに逸当な
バイアス電圧を印加するための端子であり。
）Ｋ接続されている。バイアス端子叫はＦＥＴに逸当な
バイアス電圧を印加するための端子であり。
直流電源に接続されている。さらにストリップ導体（５
１，＋６１の他の一端はそれぞれ電源と負荷に接続され
ている。
１，＋６１の他の一端はそれぞれ電源と負荷に接続され
ている。
マイクロ波帯での第１図（、）の等価回路を第１図（ｂ
）に示す。
）に示す。
この図において叫は入力整合回路、α４は出力整合回路
、α９はバイアス線路である。入力整合回路αＪは電源
インピーダンスとＦＩＴ （１１の入力インビーダンス
とを整合させる働きを有し、ストリップ導体（５ｊ、誘
電体基板（８）、接地導体（９）とからなるマイクロス
トリップで構成されている。また、出力整合回路α４は
負荷インピーダンスとＦＥＴ（１）の出力インピーダン
スとを整合させる働きを有し、ストリップ導体（６）、
誘電体基板（８）、接地導体（９）とからなるマイクロ
ストリップで構成されている。さらにバイアス線路似は
ストリップ導体（７）、誘電体基板（８）および接地導
体（９）とからなるマイクロストリップで構成されてお
り、バイアス線路α９の長さはン波長に選んでいる。
、α９はバイアス線路である。入力整合回路αＪは電源
インピーダンスとＦＩＴ （１１の入力インビーダンス
とを整合させる働きを有し、ストリップ導体（５ｊ、誘
電体基板（８）、接地導体（９）とからなるマイクロス
トリップで構成されている。また、出力整合回路α４は
負荷インピーダンスとＦＥＴ（１）の出力インピーダン
スとを整合させる働きを有し、ストリップ導体（６）、
誘電体基板（８）、接地導体（９）とからなるマイクロ
ストリップで構成されている。さらにバイアス線路似は
ストリップ導体（７）、誘電体基板（８）および接地導
体（９）とからなるマイクロストリップで構成されてお
り、バイアス線路α９の長さはン波長に選んでいる。
コンデンサ０４の容量はりアクタンスがマイクロ波帯で
ｅｌぼ零となるように選んでおり、 ＦＩＴ（１）の
ゲート端子（２）およびドレイン端子（４）からバイア
ス線路Ｑ５１ （ＩＩＩを見たインピーダンスはほぼ無
限大となる。従って電源から入射したマイクロ波は入力
整合回路（１３１を通り、 ＦＥＴ（１１で増幅これ
。
ｅｌぼ零となるように選んでおり、 ＦＩＴ（１）の
ゲート端子（２）およびドレイン端子（４）からバイア
ス線路Ｑ５１ （ＩＩＩを見たインピーダンスはほぼ無
限大となる。従って電源から入射したマイクロ波は入力
整合回路（１３１を通り、 ＦＥＴ（１１で増幅これ
。
さらに出力整合回路（１４１’ｔ−通って負荷へと供給
される。
される。
第１図（ｃ）は第１図（＆）の低周波帯での等価回路で
ある。この図においてＯｅは電源インピーダンス、αη
は負荷インピーダンスである。ストリップ導体ｔ５＋、
＋６１． （７１の長さが波長に比べ十分小さく、コ
ンデンサ圓のリアクタンスが抵抗ａｔ＋の値に比べて十
分大きな値を持つ低周波帯においてはＦＩＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは電
源インピーダンスα６）と抵抗Ｑｌｌとが並列接続され
たものと表わせる。また、ドレイン端子（４）から負荷
側を見たインピーダンスは負荷αηで表わせる。
ある。この図においてＯｅは電源インピーダンス、αη
は負荷インピーダンスである。ストリップ導体ｔ５＋、
＋６１． （７１の長さが波長に比べ十分小さく、コ
ンデンサ圓のリアクタンスが抵抗ａｔ＋の値に比べて十
分大きな値を持つ低周波帯においてはＦＩＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは電
源インピーダンスα６）と抵抗Ｑｌｌとが並列接続され
たものと表わせる。また、ドレイン端子（４）から負荷
側を見たインピーダンスは負荷αηで表わせる。
ＦＥＴ （１１のドレイン端子（４）からＦＥＴ側を見
た反射係数Ｐｏｕｔは第（１）式で与えられる。
た反射係数Ｐｏｕｔは第（１）式で与えられる。
ここで５１１ｅ ８１□、Ｓ２□、Ｓ２□はＦＩＴ ＋
１）のＳパラメータ、 ＰａはＦＩＴ（１１のゲート端
子（２）から電源側を見た反射係数である。
１）のＳパラメータ、 ＰａはＦＩＴ（１１のゲート端
子（２）から電源側を見た反射係数である。
低周波帯で安定動作させるにはＰｏｕｔと負荷インピー
ダンスａ′？）との関係を適当に選ぶ必要がある。ＦＥ
Ｔ （１１の８ パラメータ、電源インピーダンスＱ６
１および負荷インピーダンスαηは使用するＰＥＴ（１
）、電源および負荷によって決まる。このような場合、
適当な抵抗ａυを用いる事により、負荷インピーダンス
αηに対して安定となるようなＰ ｏｕｔを得る事がで
きる。
ダンスａ′？）との関係を適当に選ぶ必要がある。ＦＥ
Ｔ （１１の８ パラメータ、電源インピーダンスＱ６
１および負荷インピーダンスαηは使用するＰＥＴ（１
）、電源および負荷によって決まる。このような場合、
適当な抵抗ａυを用いる事により、負荷インピーダンス
αηに対して安定となるようなＰ ｏｕｔを得る事がで
きる。
電源インピーダンスは通常５０Ωである。しかしＦＥＴ
増幅器の入力側には導波管が接続されたり、多段増幅器
の場合は他のＦＥＴ増幅器が接続される事がある。これ
らの場合、電源インピーダンス叫はかならずしも５０Ω
ではな（、ＦＥＴ増＠器の入力側に接続されるものによ
ってＰ−が異なってしまう。このため従来はＦＥＴ増幅
器が低周波帯で安定となるようにＰｌｌに応じて抵抗ａ
ｔ＋’ｉ選択して使用していた。
増幅器の入力側には導波管が接続されたり、多段増幅器
の場合は他のＦＥＴ増幅器が接続される事がある。これ
らの場合、電源インピーダンス叫はかならずしも５０Ω
ではな（、ＦＥＴ増＠器の入力側に接続されるものによ
ってＰ−が異なってしまう。このため従来はＦＥＴ増幅
器が低周波帯で安定となるようにＰｌｌに応じて抵抗ａ
ｔ＋’ｉ選択して使用していた。
このようにＦＥＴ増幅器の入力側に接続される導波管の
インピーダンスや他のＦＥＴ増幅器のインピーダンスに
応じて抵抗０１１金選択する必要があり、抵抗αＢの選
択０υの選択が非常にめんどうになる欠点があった。ｆ
だ、ある電源インピーダンス０（へ）に対して抵抗α１
１ヲ選択しても他の電源インピーダンス叫になった時に
発振する事があった。
インピーダンスや他のＦＥＴ増幅器のインピーダンスに
応じて抵抗０１１金選択する必要があり、抵抗αＢの選
択０υの選択が非常にめんどうになる欠点があった。ｆ
だ、ある電源インピーダンス０（へ）に対して抵抗α１
１ヲ選択しても他の電源インピーダンス叫になった時に
発振する事があった。
この発明はこれらの欠点を除去するためαＴ増幅器の入
力整合回路として一端開放のス） ＩＪツブ導体、誘電
体基板、接地導体および一端を抵抗とコンデンサとで終
端したス） ＩＪツブ導体とで構成される結合線路を用
いたもので以下。
力整合回路として一端開放のス） ＩＪツブ導体、誘電
体基板、接地導体および一端を抵抗とコンデンサとで終
端したス） ＩＪツブ導体とで構成される結合線路を用
いたもので以下。
図面について詳細に説明する。
第２図（、）はこの発明のＦＥＴ増幅器の一実施例の正
面図、第２図体）は第２図（ａ）のマイクロ波帯での等
価回路、第２図（ｃ）は第２図（、）の低周波帝での等
価回路である。
面図、第２図体）は第２図（ａ）のマイクロ波帯での等
価回路、第２図（ｃ）は第２図（、）の低周波帝での等
価回路である。
第２図（、）においてＣＩＬ 叫はストリップ導体であ
る。ストリップ導体ｕ檜の一端は電源に接続され、他の
一端は開放となっている。また、ストリップ導体α９の
一端はＦｊＥＴ（１１のゲート端子（２）に接続され、
他の一端にはバイアス端子叫が接続されており、バイア
ス端子頭と接地導体（９）間には抵抗（Ｉｌｌとコンデ
ンサ（２）とが並列に接続されている。ストリップ導体
（１印と（２）とは所定の間隔を置いて平行に配置され
ている。
る。ストリップ導体ｕ檜の一端は電源に接続され、他の
一端は開放となっている。また、ストリップ導体α９の
一端はＦｊＥＴ（１１のゲート端子（２）に接続され、
他の一端にはバイアス端子叫が接続されており、バイア
ス端子頭と接地導体（９）間には抵抗（Ｉｌｌとコンデ
ンサ（２）とが並列に接続されている。ストリップ導体
（１印と（２）とは所定の間隔を置いて平行に配置され
ている。
仁のＦＥＴ増幅器のマイクロ波帯での等価回路は第２図
（ｂ）のように表わされる。この図において（イ）は結
合線路である。コンデンサ（２）の容量はマイクロ波帯
でリアクタンスがｔｌぼ零となるような値に選んである
ため、ストリップ導体（２）。
（ｂ）のように表わされる。この図において（イ）は結
合線路である。コンデンサ（２）の容量はマイクロ波帯
でリアクタンスがｔｌぼ零となるような値に選んである
ため、ストリップ導体（２）。
叫、誘電体基板（８）および接地導体（９）とで結合線
路頭を形成する事ができる。
路頭を形成する事ができる。
この結合線路（イ）は帯域通過フィルタ特性を示すとと
もにストリップ導体（１机（ＩＩＪの幅と長さお−よび
ストリップ導体（２）と（至）との間隔を適当な寸法に
選ぶ事により任意の特性インピーダンスを得ることがで
きる。結合線路頭の長さヲ署波長に選ぶ事により、中心
周波数近傍ではある特性インピーダンスを持つ１／４波
長の伝送線路と見なすことができる。
もにストリップ導体（１机（ＩＩＪの幅と長さお−よび
ストリップ導体（２）と（至）との間隔を適当な寸法に
選ぶ事により任意の特性インピーダンスを得ることがで
きる。結合線路頭の長さヲ署波長に選ぶ事により、中心
周波数近傍ではある特性インピーダンスを持つ１／４波
長の伝送線路と見なすことができる。
従って結合線路（４）はＦＥＴ ｆｉｌの入力インピー
ダンスと電源インピーダンスとを整合させる入力整合回
路（１３１として使用できる。
ダンスと電源インピーダンスとを整合させる入力整合回
路（１３１として使用できる。
このように非常に広帯域特性がｆ泳炙れない通常のＦＥ
Ｔ１１１幅器においては整合回路として結合線路■を使
用しても所望の増幅特性を侍ることができる。
Ｔ１１１幅器においては整合回路として結合線路■を使
用しても所望の増幅特性を侍ることができる。
第２図（ｃ）は低周波帯での等価回路である。第２図（
ｂ）に示す結合線路（４））は低周波帯では十分大きな
特性インピーダンスを持つため、 ＦＥＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは抵
抗圓のみとなり、Ｐｓは電源インピーダンスに関係なく
抵抗（１１１のみによって決まる。従って適当な抵抗α
Ｄを選ぶ事により電源インピーダンスに関係なく低周波
帯で安定処する墨ができる。
ｂ）に示す結合線路（４））は低周波帯では十分大きな
特性インピーダンスを持つため、 ＦＥＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは抵
抗圓のみとなり、Ｐｓは電源インピーダンスに関係なく
抵抗（１１１のみによって決まる。従って適当な抵抗α
Ｄを選ぶ事により電源インピーダンスに関係なく低周波
帯で安定処する墨ができる。
以上のようにｐｖ〒増幅器の入力側に任意のインピーダ
ンスを持つものが接続された場合でもＦＥＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは常
圧抵抗αｌのみとなる。このため従来のようにＦＥＴ増
幅器の入力側に接続される導波管、他のＦＥＴ増幅器の
インピーダンスに応じて抵抗αυを選ぶ必要がない利点
があり、非常に安定なＦＥＴ増幅器を得る事ができる。
ンスを持つものが接続された場合でもＦＥＴ （１１の
ゲート端子（２）から電源側を見たインピーダンスは常
圧抵抗αｌのみとなる。このため従来のようにＦＥＴ増
幅器の入力側に接続される導波管、他のＦＥＴ増幅器の
インピーダンスに応じて抵抗αυを選ぶ必要がない利点
があり、非常に安定なＦＥＴ増幅器を得る事ができる。
第３図、第４図はこの発明の他の実施例であのように抵
抗Ｑυおよびコンデンサ叫はスルホールメッキあるいは
ポンディングを施した貫通孔Ｃ！υを介して接地導体１
９）Ｉｃ ！続した場合であっても良い。
抗Ｑυおよびコンデンサ叫はスルホールメッキあるいは
ポンディングを施した貫通孔Ｃ！υを介して接地導体１
９）Ｉｃ ！続した場合であっても良い。
なお９以上は結合線路を入力整合回路に使用した場合に
ついて説明したが、この発明はこれに限らず出力整合回
路に使用しても良く、多段増幅器の場合は段間に使用し
ても良い。また結合線路をマイクロストリップで構成し
た場合について説明したがストリップ線路で構成しても
この発明に変わりはない。
ついて説明したが、この発明はこれに限らず出力整合回
路に使用しても良く、多段増幅器の場合は段間に使用し
ても良い。また結合線路をマイクロストリップで構成し
た場合について説明したがストリップ線路で構成しても
この発明に変わりはない。
以上のように、この発明によればストリップ導体の一端
を開放にし、そのス） ＩＪツブ導体に所定の間隔を置
いて平行に設けられた他のストリップ導体の一端を抵抗
とコンデンサとで終端した結合線路ｉ ＦＥＴ増幅器の
整合回路として使用する事によりマイクロ波帯で所望の
増幅特性が得られるとともに、低周波帯で安定なＦＥＴ
増幅器を得る事ができる。しかも従来のようにＦＥＴ増
幅器の入力側に接続される導波管や他のＦＥＴ増幅器の
インピーダンスに応じて抵抗ｔｍぶ必要がなくなり、設
計が非常に簡単になる。
を開放にし、そのス） ＩＪツブ導体に所定の間隔を置
いて平行に設けられた他のストリップ導体の一端を抵抗
とコンデンサとで終端した結合線路ｉ ＦＥＴ増幅器の
整合回路として使用する事によりマイクロ波帯で所望の
増幅特性が得られるとともに、低周波帯で安定なＦＥＴ
増幅器を得る事ができる。しかも従来のようにＦＥＴ増
幅器の入力側に接続される導波管や他のＦＥＴ増幅器の
インピーダンスに応じて抵抗ｔｍぶ必要がなくなり、設
計が非常に簡単になる。
第１図１（亀）は従来のＦＥＴ増幅器の正面図、第１図
（ｂ）は第１図（凰）のマイクロ波帯での等価回路図。 第１図（ｃ）は第１図（、）の低周波帯での等価回路図
。 第２図（、）はこの発明のＦＦ、Ｔ増幅器の正面図、第
２図（ｂ）は第２図（＆）のマイクロ波帯での等価回路
図、第２図（ｅ）は第２図（−）の低周波帯での等価回
略図、第３図、第４図はこの発明のＦＢＴ増幅器の他の
実施例の正面図である。 図において、（１）はＦＩＴ、 ＋２１はゲート端子、
（３）はソース端子、（４）はドレイン端子、 （５１
，（６１，（７１はス） ＩＪツブ導体、（８）は誘電
体基板、（９）は接地導体、（１０はバイアス端子、０
１Ｊは抵抗、０２１はコンデンサ、αＱは入力整合回路
、α勾は出力整合回路。 （１５）はバイアス線路、［１は電源インピーダンス。 ｕ′７１は負荷インピーダンス、（２）、叫はストリッ
プ４体、（２１は結合線路、＠は貫通孔である。 なお９図中、同一あるいは相等部分に同一等号を符して
示しである。 代理人 葛 野 信 − 笥１ｒｙＪ（の 第２図（（１） 第２図（υ） 第２図（Ｃ） ＠３図 第４図
（ｂ）は第１図（凰）のマイクロ波帯での等価回路図。 第１図（ｃ）は第１図（、）の低周波帯での等価回路図
。 第２図（、）はこの発明のＦＦ、Ｔ増幅器の正面図、第
２図（ｂ）は第２図（＆）のマイクロ波帯での等価回路
図、第２図（ｅ）は第２図（−）の低周波帯での等価回
略図、第３図、第４図はこの発明のＦＢＴ増幅器の他の
実施例の正面図である。 図において、（１）はＦＩＴ、 ＋２１はゲート端子、
（３）はソース端子、（４）はドレイン端子、 （５１
，（６１，（７１はス） ＩＪツブ導体、（８）は誘電
体基板、（９）は接地導体、（１０はバイアス端子、０
１Ｊは抵抗、０２１はコンデンサ、αＱは入力整合回路
、α勾は出力整合回路。 （１５）はバイアス線路、［１は電源インピーダンス。 ｕ′７１は負荷インピーダンス、（２）、叫はストリッ
プ４体、（２１は結合線路、＠は貫通孔である。 なお９図中、同一あるいは相等部分に同一等号を符して
示しである。 代理人 葛 野 信 − 笥１ｒｙＪ（の 第２図（（１） 第２図（υ） 第２図（Ｃ） ＠３図 第４図
Claims (1)
- マイクロストリップで構成された整合回路とＦＥＴとか
らなるマイクロ波帯のＦＩＣＴ増幅器において、誘電体
基板上に一端開放のス） ＩＪツブ導体を設け、上記ス
トリップ導体に所定の間隔を置いて平行に設けられた他
のストリップ導体の一端を抵抗とコンデンサとで終端さ
せるとともに、他の一端は上記ＦＩＴの所定の端子と接
続したことを特徴とするｐｇ〒増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2968882A JPS58146113A (ja) | 1982-02-25 | 1982-02-25 | Ｆｅｔ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2968882A JPS58146113A (ja) | 1982-02-25 | 1982-02-25 | Ｆｅｔ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58146113A true JPS58146113A (ja) | 1983-08-31 |
Family
ID=12283038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2968882A Pending JPS58146113A (ja) | 1982-02-25 | 1982-02-25 | Ｆｅｔ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146113A (ja) |
-
1982
- 1982-02-25 JP JP2968882A patent/JPS58146113A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3371284A (en) | High frequency balanced amplifier | |
| US5159287A (en) | High efficiency rf power amplifier | |
| US4150345A (en) | Microstrip coupler having increased coupling area | |
| US4275364A (en) | Resonant element transformer | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| US4123730A (en) | Slot transmission line coupling technique using a capacitor | |
| US4260963A (en) | 4:1 Balun | |
| US4005372A (en) | Frequency tunable microwave apparatus having a variable impedance hybrid idler circuit | |
| JPS5930323B2 (ja) | ストリツプ線路用無反射終端 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| US4009446A (en) | Dual diode microwave amplifier | |
| JP2001016053A (ja) | 高周波用電力増幅器 | |
| DaBrecht | Coplanar balun circuits for GaAs FET high-power push-pull amplifiers | |
| JPS62271502A (ja) | マイクロ波装置の整合回路 | |
| JPH02108303A (ja) | 方向性結合器 | |
| JPH0442845B2 (ja) | ||
| JP2004080826A (ja) | マイクロ波増幅器 | |
| JPH04113701A (ja) | マイクロ波増幅器 | |
| JPH11122009A (ja) | インピーダンス変換器 | |
| EP0213864A3 (en) | Balun circuits | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| US3518562A (en) | High idler diode parametric amplifier | |
| JPH05259709A (ja) | 高比誘電率基板整合回路 | |
| JPH03218101A (ja) | インターデジタルフィルタ | |
| JPH0918201A (ja) | 高周波回路内の直流回路 |