JPS58147189A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS58147189A JPS58147189A JP57030018A JP3001882A JPS58147189A JP S58147189 A JPS58147189 A JP S58147189A JP 57030018 A JP57030018 A JP 57030018A JP 3001882 A JP3001882 A JP 3001882A JP S58147189 A JPS58147189 A JP S58147189A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- fluoroethylene
- circuit
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｕ 発明の技術分野
本発明は低温で動作させるジ冒セフソン素子勢を１！！
装するための回路基板に関する。
装するための回路基板に関する。
（２）６発明の背景
従来電子計算機部に用いられる回路基板は、通例常温乃
至これに比較的近い温度で用いられている。そして、回
路基ＩＮＫ搭載される素子の動作速度の高速化と整合さ
せるべく回路基板に低誘電率のもｏ−ｉｓ採用されてい
る。
至これに比較的近い温度で用いられている。そして、回
路基ＩＮＫ搭載される素子の動作速度の高速化と整合さ
せるべく回路基板に低誘電率のもｏ−ｉｓ採用されてい
る。
そして、このような１隆基板に搭載される素子として、
ジ冒セフノン素子等を用い、その回路基板を極低温濃境
円に置き、上記素子を動作させ良場合、この回路基板は
常温では殆んど間１１ＥＫする必要性のなかった熱収縮
が解決しなければならない技術的ＩＩＱとして大きく浮
び上がって来ている。
ジ冒セフノン素子等を用い、その回路基板を極低温濃境
円に置き、上記素子を動作させ良場合、この回路基板は
常温では殆んど間１１ＥＫする必要性のなかった熱収縮
が解決しなければならない技術的ＩＩＱとして大きく浮
び上がって来ている。
（３）、従来技術と間融
即ち、従来回路基板の材料として一般に用いられている
ものは、エポキシ樹脂、セラミック（アルミナ）、ガラ
ス轡である。これらの材料はこれを用いた回路基板をジ
ョセフソン素子等を動作させる極低温にすると、その温
度では熱収縮が１〜２’ｌにもなり、基板のひソ割れ、
基板と回路パターンとの剥離が生じ、回路基板に形成さ
れている電気（ロ）路の機能を著しく阻害するか、その
機能に壊滅的な打撃を与える。また、回路基板自体には
接地手段はない、更に杜、上述材料の誘電率は、例えば
エポキシ樹脂にあって社誘電率が４乃至５、アルミナに
あっては誘電率が６乃至７と高く、信号の伝播に遅延を
与え、上述し九素子の高速性とよく整合し得なくなって
いる。
ものは、エポキシ樹脂、セラミック（アルミナ）、ガラ
ス轡である。これらの材料はこれを用いた回路基板をジ
ョセフソン素子等を動作させる極低温にすると、その温
度では熱収縮が１〜２’ｌにもなり、基板のひソ割れ、
基板と回路パターンとの剥離が生じ、回路基板に形成さ
れている電気（ロ）路の機能を著しく阻害するか、その
機能に壊滅的な打撃を与える。また、回路基板自体には
接地手段はない、更に杜、上述材料の誘電率は、例えば
エポキシ樹脂にあって社誘電率が４乃至５、アルミナに
あっては誘電率が６乃至７と高く、信号の伝播に遅延を
与え、上述し九素子の高速性とよく整合し得なくなって
いる。
（４）９発明の目的
本発明は上述したような従来回路基板の有する欠点に鑑
みて創案されたもので、その目的は極低−Ｋｔかれても
熱収縮から惹起せしめられる問題は生ぜず、信号伝播性
の向上４ｂ図れ、又それ自体に接地手段も儒えている回
路基板を提供することにある。
みて創案されたもので、その目的は極低−Ｋｔかれても
熱収縮から惹起せしめられる問題は生ぜず、信号伝播性
の向上４ｂ図れ、又それ自体に接地手段も儒えている回
路基板を提供することにある。
（５）０発明の構成
そして、この目的は１１面を多孔質化処理したアル２ニ
ウム板上に厚さ０．５ Ｗ以下の４−フッ化エチレン層
を形成し、皺４−フッ化エチレン層上に回路パターンを
形成することＫよって達成される。
ウム板上に厚さ０．５ Ｗ以下の４−フッ化エチレン層
を形成し、皺４−フッ化エチレン層上に回路パターンを
形成することＫよって達成される。
（６）０発明の実施例
以下、添付図面を参照して本発明の詳細な説明する。
添付図面は本発明のｌｌ！麹例を示す。図において、１
はアルミニウム板で、その多孔質表面２に樹脂層（絶縁
層）、例えば犀さ０．５ｍ以下になるように４−フッ化
エチレン層３が塗布されて本発明の回路基板４−が形成
されている。金属板１の熱収縮性は樹脂層３の熱収縮性
と近位されている。例えは、４−フッ化エチレンの３０
０Ｋから４Ｋｔでの熱収縮は２畳であり、アル（ニウム
の熱収縮は他の金属より大きく上記温度間Ｓにおいて０
．５鳴である。
はアルミニウム板で、その多孔質表面２に樹脂層（絶縁
層）、例えば犀さ０．５ｍ以下になるように４−フッ化
エチレン層３が塗布されて本発明の回路基板４−が形成
されている。金属板１の熱収縮性は樹脂層３の熱収縮性
と近位されている。例えは、４−フッ化エチレンの３０
０Ｋから４Ｋｔでの熱収縮は２畳であり、アル（ニウム
の熱収縮は他の金属より大きく上記温度間Ｓにおいて０
．５鳴である。
ソシテ、アルきニウム板１の表面２は陽極酸化により多
孔質に形成され、その多孔質表面２に上述した熱収縮性
を有する４−フッ化エチレン層３が塗布され、比較的に
薄く形成されているから、アルミニウム板１の熱収縮と
４−フッ化エチレン層３の熱収縮とが整合している。従
って、４−フッ化エチレン層３上にジｌセフソン素子勢
を含んで回路パターン５が形成され（６は保Ｓｇ層（４
−フッ化エチレン）である、）、それを４．２ＫｓＩ！
Ｉ：の極低温で動作させても、基板にひソ割れ、基板と
回路パターンとの剥離を生じさせ、回路機能に重大な悪
影響を及ぼす廁れ蝶々くなる。管た、４−７ツ化工チレ
ン層３をアルミニウム板１の多孔質表面に結合させてい
ることと上述の熱収量ｌＩ合性とが相俟って、４−フッ
化エチレン層３の熱収縮の吸収性は更に向上され、上述
の不都合の一層の改曽が果されている。このことは又４
一フツ化エチレン層３自体だけで回路基板を製造したな
ら生ずるであろうそりＯ発生を防止しうる。
孔質に形成され、その多孔質表面２に上述した熱収縮性
を有する４−フッ化エチレン層３が塗布され、比較的に
薄く形成されているから、アルミニウム板１の熱収縮と
４−フッ化エチレン層３の熱収縮とが整合している。従
って、４−フッ化エチレン層３上にジｌセフソン素子勢
を含んで回路パターン５が形成され（６は保Ｓｇ層（４
−フッ化エチレン）である、）、それを４．２ＫｓＩ！
Ｉ：の極低温で動作させても、基板にひソ割れ、基板と
回路パターンとの剥離を生じさせ、回路機能に重大な悪
影響を及ぼす廁れ蝶々くなる。管た、４−７ツ化工チレ
ン層３をアルミニウム板１の多孔質表面に結合させてい
ることと上述の熱収量ｌＩ合性とが相俟って、４−フッ
化エチレン層３の熱収縮の吸収性は更に向上され、上述
の不都合の一層の改曽が果されている。このことは又４
一フツ化エチレン層３自体だけで回路基板を製造したな
ら生ずるであろうそりＯ発生を防止しうる。
また、４−フッ化エチレンの双極子モーメントが小さく
、従って誘電率が小さいから、その上に形成される回路
パターン５を経て伝播する信号の伝播速度を高め得るば
かシでなく、信号に与える歪、減衰も緩和しうる。
、従って誘電率が小さいから、その上に形成される回路
パターン５を経て伝播する信号の伝播速度を高め得るば
かシでなく、信号に与える歪、減衰も緩和しうる。
そして、回路基１［４のアルミニウム板は接地手段とし
て用いることが出来る。
て用いることが出来る。
（７）０発明の効果
以上の説明から明らかなように＊発明によれば次の効果
が得られる。
が得られる。
（１） 熱収縮で従来生じてい友回路基板のひずみの
発生を回避し得る。
発生を回避し得る。
（２） 回路パターンの曳めの接地手段を（ロ）路基板
自体に設けることが出来る。
自体に設けることが出来る。
（３） 信号の伝播性を向上出来る等である。
添付図面は本発明の実施例を示す図である。
図中、ｌは金属板、２は多孔質表面、３は４−７ツ化工
チレン層、５は回路パターン、６は保賎膜である。 特許出願人 富士通株丈会社
チレン層、５は回路パターン、６は保賎膜である。 特許出願人 富士通株丈会社
Claims (1)
- 表面を多孔質化処理したアルＺニウム板上に犀さ０．５
ｍ以下の４−７フ化工チレン層を形成し、＃４−、フッ
化エチレン層上に回路パターンを形成してなることを特
徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030018A JPS58147189A (ja) | 1982-02-26 | 1982-02-26 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030018A JPS58147189A (ja) | 1982-02-26 | 1982-02-26 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147189A true JPS58147189A (ja) | 1983-09-01 |
Family
ID=12292099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030018A Pending JPS58147189A (ja) | 1982-02-26 | 1982-02-26 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147189A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225750A (ja) * | 1984-04-24 | 1985-11-11 | 株式会社 潤工社 | プリント基板 |
| JPS6214490A (ja) * | 1985-07-11 | 1987-01-23 | 日立電線株式会社 | Ｐｇａ用基板 |
-
1982
- 1982-02-26 JP JP57030018A patent/JPS58147189A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225750A (ja) * | 1984-04-24 | 1985-11-11 | 株式会社 潤工社 | プリント基板 |
| JPS6214490A (ja) * | 1985-07-11 | 1987-01-23 | 日立電線株式会社 | Ｐｇａ用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6390890A (ja) | プリント基板 | |
| EP0343936B1 (en) | Module sealing structure | |
| JPS60225750A (ja) | プリント基板 | |
| US4900602A (en) | Printed wiring board | |
| JPS63181399A (ja) | 高熱伝導性厚膜多層配線基板 | |
| US5736234A (en) | Multilayer printed circuit board having latticed films on an interconnection layer | |
| US4719443A (en) | Low capacitance power resistor using beryllia dielectric heat sink layer and low toxicity method for its manufacture | |
| JPH0194696A (ja) | プリント配線板 | |
| JPS61119094A (ja) | 高熱伝導性回路基板の製造方法 | |
| JPH0121638B2 (ja) | ||
| JP3592515B2 (ja) | 半導体素子用パッケージ | |
| JP2761112B2 (ja) | 絶縁層付き金属基板およびその製造方法 | |
| JPS6314494A (ja) | 多層回路基板 | |
| JP3036236B2 (ja) | 回路基板 | |
| JPS60167399A (ja) | 高熱伝導性金属ベ−ス回路基板 | |
| JPS63158861A (ja) | 高熱伝導性回路基板の製造方法 | |
| JPH0680878B2 (ja) | 集積回路 | |
| JPS61251142A (ja) | Ｌｓｉ実装構造 | |
| JPH02260694A (ja) | 混成集積回路用樹脂基板 | |
| JP2760231B2 (ja) | 半導体装置 | |
| JPS59132197A (ja) | 電子回路 | |
| JPS58147192A (ja) | 低温動作素子の実装構造 | |
| JPS6050985A (ja) | 放熱性絶縁回路基板 | |
| JPH01232034A (ja) | 可撓性複合フィルム | |
| JPS5823497A (ja) | 膜状導体回路 |