JPS58148507A - 複合制御増幅器 - Google Patents

複合制御増幅器

Info

Publication number
JPS58148507A
JPS58148507A JP57031067A JP3106782A JPS58148507A JP S58148507 A JPS58148507 A JP S58148507A JP 57031067 A JP57031067 A JP 57031067A JP 3106782 A JP3106782 A JP 3106782A JP S58148507 A JPS58148507 A JP S58148507A
Authority
JP
Japan
Prior art keywords
amplifier
control
current
voltage
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57031067A
Other languages
English (en)
Other versions
JPH0534846B2 (ja
Inventor
Shun Takagi
駿 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Priority to JP57031067A priority Critical patent/JPS58148507A/ja
Publication of JPS58148507A publication Critical patent/JPS58148507A/ja
Publication of JPH0534846B2 publication Critical patent/JPH0534846B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、被制御増幅器を複数個の制御用増幅器で制御
することkより所望の信号を出力する複合制御増幅11
に関する。
従来の複合制御増幅器は、出力段である被制御増幅器と
被制御増幅器の入力部に接続された複数個の制御用増幅
器とで構成されている。複数個の制御用増幅器の入力部
に印加される信号によって制御用増幅器の一つを選択し
、選択された制御用増幅器で被制御増幅器を制御すると
とによって所望の信号を出力している。
第1図は従来の複合制御増幅器の回路図であも第1図に
おいて、 7VB < VM <−V意の範囲では制御
用増幅器lにより出力電圧voを制御し、4が−13以
上になろうとすれば、制御用増幅器2によって、Vヨ=
−v2となる様に出力電流IOを制御する。
又、vllが一■3以下に低下しようとすれば、VM=
:v3となる様に制御用増幅器3により出力電流■。
を制御し、出力電圧voおよび出力電流■oを制御する
以下詳細に説明する。
嬉1図において、1.2.3は制御用増幅器、4.5゜
6は演算増幅器、7は負荷である。コンデンサC1゜C
!、C3は制御用増幅器1.2.3の帯域制限用である
0図中の抵抗Rto 4 R14はs R10” Rl
m g 841 ” R16・R14/ (RIO+ 
R14) = R+s ・Rtz  の条件が設定され
ている。又、スイッチSW1は開状態にある。このの時
、負荷7に流れる負荷電流な■oとすれば、演算増幅器
6の出力電圧寵は次式で表わせる。
■置: ro−R,・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・ +1)よって負
荷電流■oは、出力電圧■置 とレンジ抵抗R9との比
によって求められる。大電流の検出時にはスイッチSW
lが閉じられ、レンジ抵抗R。
がレンジ抵抗R9と並列に挿入される。微小電流検出時
にはスイッチSW1は開かれる。
又、各制御用増幅器1.2.3は、第2図、第3図、第
4図の実線で示す回路で構成されている。即へ演算増幅
器8.8’、8#、飽和防止電流帰還回路9゜9′、9
“、および電流変換回路10.10’、 10”で各々
構成されている。又、各電流変換回路10.10’。
10“内の電流源は、l ”ct l < l I”c
t lt l IC!2 l<1Ic21の条件が設定
されている。
第2図において、演算増幅器8の出力電圧v8が零のと
きは、出力電流■1は流れない。出力電圧v8が正方向
に上昇すると、第5図に示す如く出力電圧vI1.電流
源Il”l e ’C2m抵抗R18+ R1フ、電源
v4−VsKよって決まる出力電流■1が出力される。
さらに出力電圧■8 が正方向に上昇すると出力電流■
1は電流源■c1で決まる電流I4に制限され一定とな
る。
さらに出力電圧v8が正方向に上昇するダイオードD3
.抵抗15を介して電流が流れ始め、遂にはダイオード
Dlが導通し飽和防止電流IIIが流れる。飽和防止電
流Is+ Kよって演算増幅器8は飽和することなく又
、出力電圧■8は一定値に保持される。抵抗18が挿入
されているので、外乱によってダイオードD3が導通し
た際、ダイオードD3 の非直線性が出力に与える影響
は無視できる。
出力電圧v8が負に低下すると、上記と同様の動作によ
り、出力電流I、は電流源■c2で決まる電流−■II
VC制限される。さらに出力電圧v8が低下するとダイ
オードD2* D4が導通し飽和防止電流IIIが流れ
る。
この結果、演算増幅器8は飽和することなく一定出力電
圧に保持される。
制御用増幅器2.3も同様に動作し、各演算増幅器8′
、rは各々飽和防止電流”2e  ’m5VCよって飽
和防止され、一定出力電圧に保持される。
第1図において、説明の簡略化のため[R,=Rz、 
Rm= R−a、 Rs= Rsとし、第6図の時刻1
.で示す初期状態では、出力電圧寵は−V3< VM<
  V2の状態にあり、飽和防止電流XStは流れてい
ない。
この状態では負の入力電圧■!の印加によって、制御用
増幅器1の出力部には出力電流I、が生じている。出力
電流■1の抵抗R6による降下電圧が演算増幅器4で増
幅され、負荷7に供給される。同時に負荷7の端子電圧
voは電圧ホロワを形成する演算増幅器5および抵抗R
1を介して制御用増幅器1の負入力端子に帰還されてお
り、−vt ” VOなる関係が成立している。負荷電
流もの抵抗R9による降下電圧は前述の如く演算増幅器
6の出力電圧Vmとして出力される。出力電圧VMは抵
抗5゜6を介して制御用増幅器2,3の負入力端子に入
力されている。各制御用増幅器2.3に飽和防止電流I
12.Illが流れ、出力電流I、、 +3は流れてい
ない状11にある。時刻t1において入力電圧■1を低
下させると、出力電圧voはvo=−vlの関係を保ち
ながら上昇する。同時に出力電流IOおよび演算増幅器
6の出力電圧vlIも上昇する。
時刻t21において出力電圧■誠が制御用増幅器20入
力電圧v2の関連でv、=−V、となったとき、演算増
幅器8′の飽和防止電流112は零となる。出力電圧■
1は負に低下し始め、負の出力電流■2が流出し、出力
電流IlおよびI!の和電流が抵抗ROに流れる。その
結果、演算増幅器4の入力電圧は低下するので、出力v
oも低下し又、制御用増幅器1の入力電圧は負になるの
で、出力電流■1は増加する。出力電流I、の増加およ
び出力電流■2の低下をくり返し、遂には出力電流■!
は前述の如く電流源IC1によって制限され、電流I4
で一定となる。このとき出力電圧vMおよび入力電圧v
2はVw=  V2となるので、出力電流I、は一定電
流■6となる。
以上の如く増幅器4の制御は、制御用増幅器1に変わり
制御用増幅器2によって行なわれる。制御用増幅器2は
飽和防止されているので速やかに制御動作に入り、パル
スノイズを発生することはない。
時刻t2〜t3において制御用増幅器1への入力電圧v
lを低下させても、飽和防止電流IIIが流れるのみで
他は変化せず、演算増幅器8は飽和することなく待機状
態になる。
次に時刻ts において制御用増幅器2への入力電圧v
2を低下させると出力電流■2は増加し、その結果出力
電圧vo、出力電流IOは増加する。
時刻tnにおいて、出力電圧voと入力電圧v1がVo
ニー Vlとなると、出方電流■1は減少し、出力電流
■2は増加する。出方電流■2が零になったとき、出力
電圧voと入力電圧vIはvo= −V、となり出力電
流■1は一定となる。
その結果、出力電流■!によって制御された出力電圧v
o、出力電流IOが得られ、時刻1.における初期状態
と類似の状態に戻る。以下同様の動作により出力電圧v
o、出力電流IOを制御することができる。
演算増幅器6の出力電圧vIgが負になり、出方電圧v
Mが制御用増幅器3への入力電圧■3 との関連でVw
<  Vs以下に低下しようとすれば制御用増幅器3が
上述と同様な制御を開始する。
いま、第1図において演算増幅器4は制御用増幅器i<
よって制御されており、正の負荷電流■。
が流れているものとする。
この状態で負荷電流■oのモニターレンジ切換のために
スイッチSWlを閉じレンジ抵抗を切換えると、演算増
幅器4の出方は急に変化することが出来ないため、レン
ジ切換前の電流IOによる抵抗R―端子間電圧IO−R
,と、レンジ切換後の抵抗R9端子間電圧Io−Re 
・Rr/ (Rs+ Rr )との差が負荷7に伝達さ
れ、その出方電圧は過渡的に大きなスパイクが生じる。
このため、負荷の破損若しくは特性の劣化が生じるとい
う欠点があった。
本発明は上記欠点に鑑みなされたもので、レンジ抵抗切
換時、特定の制御用増幅器で被制御増幅器を制御するこ
とにより、負荷の端子電圧を一定に保持する複合制御増
幅器を提供することを目的とする。
以下本発明の一実施一例を用いて詳説する。
第7図は本発明に係わる複合制御増幅器のブロック図で
ある。
第1図と同一部分は同一番号を付す。第7図において、
スイッチSW2は制御用増幅器2.3による制御を阻止
するためのスイッチであり通常閉じられている。レンジ
抵抗R6はその抵抗値がランプ状に増減する抵抗であり
、FET等によって構成される(%願昭55−9428
8号参照)。第8図は第7図に示す制御用増幅器1′の
詳細回路図である。
第2図と同一部分には同一番号を付す。第8図において
、13は飽和防止電流ホールド回路である。演算増幅器
8の負入力端子への入力電圧が低下すると出力電圧vs
は上昇する。スイッチSW3は通常閉じられているので
、出力電圧v8が一定電圧以上に上昇するとダイオード
D3+電圧ホロワ12、抵抗20.ダイオードDlを介
して飽和防止電流IIIが流れ始め、コンデンサC4は
出力電圧v8によって充電される。出力電圧■8が低下
すればコンデンサC4の充電電荷は抵抗R1g + R
19を介して放電される。又、コンデンサC4が充電さ
れた状態でスイッチSW3を開けば、コンデンサC4の
充電電荷は放電しないので、飽和防止電流ts+はスイ
ッチSW3を開く前と同じ値に保持される。
次に第9図を用いて本発明の詳細な説明する。
今時側1./で演算増幅器4が制御用増幅器2にjつて
制御されIo −R,(a)= −V2なる正電流の制
御が行なわれている。
この状態では、制御用増幅器1′には飽和防止電流■1
1が流れている。まず時刻1./でSW3を開くと、前
述の説明に従って、飽和防止電流1111が保持される
飽和防止電流■mlと制御用増幅器1′の入力電圧v1
及び出力電圧voの間には vt / Rz + Vo /Rr + I引=0・・
・・・・・・・・・・・・・・・・・・・(21なる関
係が成立している。
このことは制御用増幅器1′が非制御(飽和防止電流が
流れている)中であっても、もし某時点で飽和防止電流
が保持されれば、入力電圧vlが変らない限りは篭の時
点での出力電圧vOを維持するべく制御する様準備され
ていることを意味する。
よって時刻t4<sw、が開いて制御用増幅器2による
演算増幅器4の制御が阻止されると、迅やかに制御用増
幅器1′による制御が実現される。この時この制御用増
幅器転換によるスパイク電圧は発生しない。この状態で
は、演算増幅器4はもっばら制御用増幅器1’によって
制御されているから、この後、V、 、 V2. V3
が変化しても出力電圧vOは変化しない。
第9図では、この間(時刻t2′〜【3′の間)にレン
ジ抵抗1をR(a)からR9の)に図示しない制御手段
を操作すること−によって直線的に変化させる。
レンジ抵抗R,zの変化Kかかわらず出力電圧が一定に
なることは以下の説明で明らかである。
即ちレンジ抵抗R7が減少するとき演算増幅器4の出力
電圧は変化しないので、レンジ抵抗1(9/の減少によ
り、負荷7の端子電圧すなわち演算増幅器5の出力電圧
■oは増加しようとする。そして、出力電圧voは制御
用増幅器1′の負入力端子に入力されているので、制御
用増幅器1′の負入力端子電圧も増加しようとする。そ
れによって、制御用増幅器1′の出力は低下し、演算増
幅器4の出力電圧および負荷7の端子電圧は低下しよう
とする。
その結果、負荷7の端子電圧は、レンジ抵抗R%1′の
変化と無関係に一定となる。又、V2はレンジ抵抗切換
前後で同じ電流が継続制御される様V26))/ R(
b) = vXa)/ Rs(a)なる■(掲に設定し
ている。
次に時刻t3′でSW2を閉じレンジ抵抗切換後、制御
用増幅器2.3による制御を可能にしてから時刻1./
でSW3を閉じ、制御用増幅器1′の飽和防止電流の保
持をとくことによりこのレンジ抵抗切換は終了する。
時刻13/或いは時刻tlのいずれからまたその途中で
演算増幅器4の制御が制御用増幅器1′から2へ転換さ
れることになるが制御用増幅器2は飽和防止されている
ため上記転換の際、出方にスパイク電圧を発生すること
はない。
本実施例において、制御用増幅器2によって制御されて
いる場合を説明したが、制御用増幅器3によって制御さ
れている場合も同様である。
又、制御用増幅器1’ Kよって制御されている場合、
もともと飽和防止電流111が流れていないため、スイ
ッチSW23の開操作およびレンジ抵抗切換後のスイッ
チSW2 、3の閉操作を通じて制御用増幅器1’ k
よる制御が継続される。
制御用増幅器2,3の制御を阻止する手段としてはスイ
ッチSW2を用いずに、電流源lj/、  およびId
をI Ict l > l Ics’ l、l Icz
 l > l Icz’ Iの関係を満足する様に制御
してもよい。
又、飽和防止ホールド回路に従来の飽和防止回路を用い
、演算増幅器8の出力電圧v8をモニタすることにより
、制御中の制御用増幅器2若しくは3の制御から制御用
増幅器1′の制御に転換するような電圧を入力電圧v1
として随時入力すれば出力電圧voを一定に保ちながら
レンジ抵抗R6を変更できる。
又、レンジ抵抗を連続的に変化させる手段は予じめ充電
されたコンデンサーをレンジ抵抗RJ  と並列に接続
しておきレンジ抵抗R,z自身はスイッチにより急変さ
せる等、レンジ抵抗の切換の際の演算増幅器4の急変す
る必要のないものであれば、これに変えることができる
以上述べた如く本発明によれば、レンジ抵抗をランプ状
に増減させ、レンジ抵抗変化中は飽和防止ホールド回路
を有する制御用増幅器により制御するので、レンジ抵抗
切換時負荷の端子電圧が変化することがなく、負荷の破
損、特性の劣化等を防止できる。
【図面の簡単な説明】
第1図は従来の複合制御増幅器のブロック図。 第2図、第3図、第4図は各々第1図に示す制御用増幅
器1,2.3の詳細回路図。 第5図は第2図に示す制御用増幅器1の特性図。 第6図は従来の複合制御増幅器の説明図。 第7図は本発明の複合制御増幅器のブロック乳@8図は
第7図に示す制御用増幅器1′の回路図。 第9図は本発明の複合制御増幅器の説明図。 出願人 横河叱ニーVノド・バツカード株式会社代理人
 弁理士  長 谷 川  次  男篤5図 第6図 τOti  t2t3    ↑4

Claims (1)

    【特許請求の範囲】
  1. 飽和防止電流ホールド回路を有する特定の制御用増幅器
    と、制御阻止手段に接続された非特定制御用増幅器と、
    可変インピーダンス手段と被制御増幅器とから成り、少
    なくとも前記可変インピーダンス手段のインピーダンス
    が変化している間は前記制御阻止手段によって前記非特
    定の制御用増幅器による制御は阻止され、前記特定の制
    御用増幅器によって前記被制御増幅器を制御することを
    特徴とする複合制御増幅器。
JP57031067A 1982-02-26 1982-02-26 複合制御増幅器 Granted JPS58148507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57031067A JPS58148507A (ja) 1982-02-26 1982-02-26 複合制御増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57031067A JPS58148507A (ja) 1982-02-26 1982-02-26 複合制御増幅器

Publications (2)

Publication Number Publication Date
JPS58148507A true JPS58148507A (ja) 1983-09-03
JPH0534846B2 JPH0534846B2 (ja) 1993-05-25

Family

ID=12321106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57031067A Granted JPS58148507A (ja) 1982-02-26 1982-02-26 複合制御増幅器

Country Status (1)

Country Link
JP (1) JPS58148507A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911831B2 (en) 2003-01-10 2005-06-28 Agilent Technologies, Inc. Method for automatically changing current ranges

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911831B2 (en) 2003-01-10 2005-06-28 Agilent Technologies, Inc. Method for automatically changing current ranges

Also Published As

Publication number Publication date
JPH0534846B2 (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
US5939938A (en) Amplifier circuit with reduced DC power related turn-on and turn-off transients
JP3562773B2 (ja) ピーク検出回路
US5703529A (en) Amplifier circuit with reduced DC power related transients
US3902078A (en) Analog switch
US4004158A (en) Keyed comparator
US6348783B2 (en) DC/DC converter for suppressing effects of spike noise
WO1982002128A1 (en) Driver circuit having reduced cross-over distortion
US4506114A (en) Telephone circuit
US3135874A (en) Control circuits for electronic switches
US6064583A (en) Charge pump for dividing input voltage and multiplying output current
JPS58148507A (ja) 複合制御増幅器
CA2104801C (en) Electronic switches
CA2055898C (en) Constant-current integrated power supply
DE69705553D1 (de) Überspannungsdetektionsschaltung zur Auswahl der Betriebsart
GB2126046A (en) Telephone circuit
US11018585B2 (en) Switching regulator stability control circuit and methodology
US4233528A (en) Sample-and-hold circuit with current gain
JPH04328397A (ja) 定電位発生用半導体装置
JPH0236728A (ja) 利得1の電流制限回路
EP0424390A1 (en) VOLTAGE COMPARATOR.
EP0485925B1 (en) Monolithically integratable switch with low power dissipation for telephone sets and the like
US4016559A (en) Digital-to-analog converter having transient suppressor system
JPS6432716A (en) Auto clearing circuit
KR100257637B1 (ko) 제한된 출력전류를 가진 차동증폭기
JPS63135879A (ja) 電源回路