JPS5815183A - 多機能電子時計 - Google Patents
多機能電子時計Info
- Publication number
- JPS5815183A JPS5815183A JP11420181A JP11420181A JPS5815183A JP S5815183 A JPS5815183 A JP S5815183A JP 11420181 A JP11420181 A JP 11420181A JP 11420181 A JP11420181 A JP 11420181A JP S5815183 A JPS5815183 A JP S5815183A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- heavy load
- signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/02—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means wherein movement is regulated by a pendulum
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチング−トランジスタ（以下。
８Ｗ、テｒと略す）を介して並列に接続されている２つ
の電源と重負荷装置を有する多機能電子時計に関し、特
Ｋ ８Ｗ、Ｔｒと重負荷装置の駆動方式に関する。
の電源と重負荷装置を有する多機能電子時計に関し、特
Ｋ ８Ｗ、Ｔｒと重負荷装置の駆動方式に関する。
本発明の目的は、 ＢＹ、テｒのＯＷと重負荷駆動との
タインングを制御し、電荷蓄積部材（以下、コンデンサ
と略す）を用ｖｈ２第２の電源の１重負荷駆動ＩＩＣよ
る電圧降下を防ぎ、回路の誤動作を無くす方式を得るこ
とにある。
タインングを制御し、電荷蓄積部材（以下、コンデンサ
と略す）を用ｖｈ２第２の電源の１重負荷駆動ＩＩＣよ
る電圧降下を防ぎ、回路の誤動作を無くす方式を得るこ
とにある。
第１図は、 １３Ｗ、Ｔｒを介して並列に接続された２
つの電源と重負荷装置を有する多機能時計の胞略図であ
る。
つの電源と重負荷装置を有する多機能時計の胞略図であ
る。
第１図にお込て、 １１は電池であシｂ １２ ｔｆ
コｙ ｆｙすでそれぞれ電源として用いられる。１３＃
ｉ時計回路であシ１発振回路１分局回路、・・カウンタ
＊１制御回路などを含んでｂで、ＶＤＤをアースとじＶ
ｓｇｍを電源として動作する。１４ｉｊ重負荷装置であ
り、 ＶＤＤをアースとしＶＳＳを電源として、１５の
信号が「■工」レベルの時駆動する６１１ｔ ８Ｗ、Ｔ
ｒであり。
コｙ ｆｙすでそれぞれ電源として用いられる。１３＃
ｉ時計回路であシ１発振回路１分局回路、・・カウンタ
＊１制御回路などを含んでｂで、ＶＤＤをアースとじＶ
ｓｇｍを電源として動作する。１４ｉｊ重負荷装置であ
り、 ＶＤＤをアースとしＶＳＳを電源として、１５の
信号が「■工」レベルの時駆動する６１１ｔ ８Ｗ、Ｔ
ｒであり。
１７ノ信号１（ｚＪ）ＯＮ、Ｏ’Ｆ？ｌ、、ＯＮのとき
は電池電源とコンデンサ電源の２つの電源をショートし
、ＯＦＦのときけ２つを分離して別電源にする。
は電池電源とコンデンサ電源の２つの電源をショートし
、ＯＦＦのときけ２つを分離して別電源にする。
インバータの電ｆｌｉｔ１８８Ｂである。
ｔ１１２図＃′ｉ、１１１図の回路にお匹て重負荷の駆
動と８Ｗ、？、のＯＮが素子遅れ等の原因で重なった場
合のＶＳＳとＶＢ８Ｂの様子を示しり本のである。
動と８Ｗ、？、のＯＮが素子遅れ等の原因で重なった場
合のＶＳＳとＶＢ８Ｂの様子を示しり本のである。
第２図にｊｄ ｒ テ、 １５ ｅ １７ 、 ”１８
Ｂ、ＶＢＢＢＪｄ第１図と同様のものであり、ＶＢＢ、
ｍｔｎは電圧降下が起こっていない時のＶＳＳの電位で
ある。また、ｔはインバータによる遅れであり、２１＃
ｉ時計回路１３の最低動作レベルである。信号１５が「
Ｈ工」となって重負荷１４が駆動すると、電源Ｖｓｓけ
その駆動電流にＬシミ圧降下を生じ、図に示す様な電位
となる。また、信号１７が「Ｒ工」のと１１は１３Ｗ、
Ｔｒがａｍし−（ｖｓｓとマーｕ１がシ冒−シしている
ため、１ＶＢ８ＢＦｉＶＢＢと同様に電圧降下を生じ、
信号１７が「ＬＯ」になるとＳＷ、ＴｒがＯＦＦする霞
め、信号１７の立下り時の電位がホールドされ、その後
回路１３の電流消費のためゆるやかな電圧降下を生じて
ｒ（。この時ｖ８１の電圧降下が、回路１３の最低動作
レベル２１を超えると。
Ｂ、ＶＢＢＢＪｄ第１図と同様のものであり、ＶＢＢ、
ｍｔｎは電圧降下が起こっていない時のＶＳＳの電位で
ある。また、ｔはインバータによる遅れであり、２１＃
ｉ時計回路１３の最低動作レベルである。信号１５が「
Ｈ工」となって重負荷１４が駆動すると、電源Ｖｓｓけ
その駆動電流にＬシミ圧降下を生じ、図に示す様な電位
となる。また、信号１７が「Ｒ工」のと１１は１３Ｗ、
Ｔｒがａｍし−（ｖｓｓとマーｕ１がシ冒−シしている
ため、１ＶＢ８ＢＦｉＶＢＢと同様に電圧降下を生じ、
信号１７が「ＬＯ」になるとＳＷ、ＴｒがＯＦＦする霞
め、信号１７の立下り時の電位がホールドされ、その後
回路１３の電流消費のためゆるやかな電圧降下を生じて
ｒ（。この時ｖ８１の電圧降下が、回路１３の最低動作
レベル２１を超えると。
時計の誤動作や停止が生ずる。Ｉまた。 ８Ｗ、’ｒ
ｒのＯＮ、４重負荷駆動の重なシｕｈ ””−Ｔｒ＋重
負荷装置のスイッチング遅れでも起こシ得る。
ｒのＯＮ、４重負荷駆動の重なシｕｈ ””−Ｔｒ＋重
負荷装置のスイッチング遅れでも起こシ得る。
本発明Ｆ！、 ａ記問題点を観みて、これを排除する方
式を提供するものである。以下１図面にＬす本発明の詳
細な説明を加える。
式を提供するものである。以下１図面にＬす本発明の詳
細な説明を加える。
第３図は、本発明による電子時計の電子回路の具体例と
そのタイミング・チャートである。
そのタイミング・チャートである。
第３図におｈて、 １１〜１７は第１図と同様である。
３１は時計回路１３ニジ得られる重負荷駆動信号であシ
、第１図の信号１５に対応する。３４．３５ｆｌインバ
ータであシ、その電源を抵抗Ｒ１〜Ｒ４を通して得てお
り、出力ラインに容量Ｃ，，Ｃ，が接続されていて、２
段の遅延回路を構放している。また、その他のゲージも
特に記して＃ｆ−なｌが、その電源系ＨＶ８８Ｂである
。今、３１にタイミング・チャートに示す様な信号が出
力されると、３４の遅延回路により抵抗Ｒ，，Ｒ，及び
容量Ｃｓの時定数に対応して立上り、立下りがたまった
信号３２が作り出される。この霞め次段のインバータの
スレッシ・ホールドを超えるのが信号３１に対して遅れ
るので、１５の様な信号が作シ出せる。次段の遅延回路
あも同ｗＫして信号おを作り出す。これに！、０．１７
の様な信号を作り出すことができる。この１５ 、１７
の信号を用匹て８Ｗ、Ｔｒ及び重負荷を駆動すれば、
Ｖａｎ＊Ｖ８１！Ｂｔ［Ｉの様になる。ｖｇｓｉｔ系Ｖ
ｓｓ系トシａ −ｈされる時には、必ずＶｓＢ Ｉｒｉ
電圧降下をしていない電位に復帰している時であシ、コ
ンデンサ１２も回路の消費電流ＫＬべて充分大きいため
、ｖＢ８ＢＦｉ決′して回路の最低動作レベル４を起え
ることはない。
、第１図の信号１５に対応する。３４．３５ｆｌインバ
ータであシ、その電源を抵抗Ｒ１〜Ｒ４を通して得てお
り、出力ラインに容量Ｃ，，Ｃ，が接続されていて、２
段の遅延回路を構放している。また、その他のゲージも
特に記して＃ｆ−なｌが、その電源系ＨＶ８８Ｂである
。今、３１にタイミング・チャートに示す様な信号が出
力されると、３４の遅延回路により抵抗Ｒ，，Ｒ，及び
容量Ｃｓの時定数に対応して立上り、立下りがたまった
信号３２が作り出される。この霞め次段のインバータの
スレッシ・ホールドを超えるのが信号３１に対して遅れ
るので、１５の様な信号が作シ出せる。次段の遅延回路
あも同ｗＫして信号おを作り出す。これに！、０．１７
の様な信号を作り出すことができる。この１５ 、１７
の信号を用匹て８Ｗ、Ｔｒ及び重負荷を駆動すれば、
Ｖａｎ＊Ｖ８１！Ｂｔ［Ｉの様になる。ｖｇｓｉｔ系Ｖ
ｓｓ系トシａ −ｈされる時には、必ずＶｓＢ Ｉｒｉ
電圧降下をしていない電位に復帰している時であシ、コ
ンデンサ１２も回路の消費電流ＫＬべて充分大きいため
、ｖＢ８ＢＦｉ決′して回路の最低動作レベル４を起え
ることはない。
従り°Ｃ１時計の誤動作や停止を防止することができる
。また、素子のＤＥＬＡＴ Ｔ工Ｍｌは比較的短いので
。
。また、素子のＤＥＬＡＴ Ｔ工Ｍｌは比較的短いので
。
遅延回路に用いる抵抗、容量は小さくてすみ集積回路（
ＩＣ） Ｋ組み込むことも可能である。さら（ＣＲｔ＝
−Ｒ３本Ｒ＠ ＝Ｒ４、Ｃ＠ ｘｍ Ｇ雪とすることに
よって信号３１と信号１５を全く同じ形にすることも可
能となる。また、電源投入時、容量ＣＩＫより羽が「Ｌ
ｏｌに引かれるため１５も「ＬＯ」となり１負荷が駆動
しな−ので１発振開始に有利々条件となり得る。
ＩＣ） Ｋ組み込むことも可能である。さら（ＣＲｔ＝
−Ｒ３本Ｒ＠ ＝Ｒ４、Ｃ＠ ｘｍ Ｇ雪とすることに
よって信号３１と信号１５を全く同じ形にすることも可
能となる。また、電源投入時、容量ＣＩＫより羽が「Ｌ
ｏｌに引かれるため１５も「ＬＯ」となり１負荷が駆動
しな−ので１発振開始に有利々条件となり得る。
第４図ｉｌｔ、本発明による電子時計の電子回路の別な
具体例とそのタイミング・チャートである。
具体例とそのタイミング・チャートである。
第４図において、１１〜１７け第１図と同様であり。
４１は時計回路１３より得られる重負荷駆動信号であり
、第１図の信号１５に対応する。祠、４５はマスタータ
イプｅラッチであシ２段の遅延回路を構放しており、第
３図のア、３５の遅延回路に対応する。
、第１図の信号１５に対応する。祠、４５はマスタータ
イプｅラッチであシ２段の遅延回路を構放しており、第
３図のア、３５の遅延回路に対応する。
特に記していな論が、各素子の電源系ｉｊ Ｖ８８Ｂで
ある。その動作はタイミング・チャートに示す通りであ
シ、この回路より得られる信号１５ 、１７を用いて、
８Ｗ、Ｔｒ及び重負荷を駆動すると、 Ｖａｓ・Ｗａ
ｓＢは第３図に示したものと同様となる。また、デジタ
ル回路で構匠される遅延回路は本実施例は限定されるも
のではない温 以上の様に１本発明に１れば簡単なタイミング回路乃至
遅延回路の付゛４口でＶ８ＢＢの大きな電圧降下をなく
し、時計の誤動作や停止を防止することができる。［Ｌ
８Ｗ、ＴｒのＯＮと重負荷駆動の重なりを防止するため
の遅延時間は、第３図の例″′Ｃけ抵抗Ｒ，〜Ｒ４及び
容量ＣＩ、Ｃ冨の定数を変えることによって、第４図の
例ではＣＬの周波数を変えるととに工って簡単に変更可
能である。さらに、ＳＷ、ＴｒのＯＮと重負荷の駆動が
０ＩＦＩＦする瞬間は、ｖａｌｌがすぐに回路最低動作
レベル以上に復帰するので、短い時間の重なシなら許容
される。
ある。その動作はタイミング・チャートに示す通りであ
シ、この回路より得られる信号１５ 、１７を用いて、
８Ｗ、Ｔｒ及び重負荷を駆動すると、 Ｖａｓ・Ｗａ
ｓＢは第３図に示したものと同様となる。また、デジタ
ル回路で構匠される遅延回路は本実施例は限定されるも
のではない温 以上の様に１本発明に１れば簡単なタイミング回路乃至
遅延回路の付゛４口でＶ８ＢＢの大きな電圧降下をなく
し、時計の誤動作や停止を防止することができる。［Ｌ
８Ｗ、ＴｒのＯＮと重負荷駆動の重なりを防止するため
の遅延時間は、第３図の例″′Ｃけ抵抗Ｒ，〜Ｒ４及び
容量ＣＩ、Ｃ冨の定数を変えることによって、第４図の
例ではＣＬの周波数を変えるととに工って簡単に変更可
能である。さらに、ＳＷ、ＴｒのＯＮと重負荷の駆動が
０ＩＦＩＦする瞬間は、ｖａｌｌがすぐに回路最低動作
レベル以上に復帰するので、短い時間の重なシなら許容
される。
本発明Ｆｉ、電気−櫓械変換装置、照明装置、音響発生
装置などを有し、 ｓｗ、’ｒｙを介し並列に接続され
た２つの電源を有する多機能電子時計にとって、特に有
効な手段となシ得る。
装置などを有し、 ｓｗ、’ｒｙを介し並列に接続され
た２つの電源を有する多機能電子時計にとって、特に有
効な手段となシ得る。
縞１図・・ｓｖ、’ｒデを介して並列に接続された２つ
の電源と重負荷装置を有する多機 能電子時計の回路図 第２図・・第１図の回路において、 Ｂ’ｉｌ、Ｔｒの
ＯＮと重負荷の駆動が重なった時のタイ ミング・チャート 第３図１ｔ０ＬＨ６１・・本発明ＫＬる電子時計の電子
回路の具体例【α１とそのタイミング・チャーｈ （６
） 第４図１ｔＬＨｂ）−・本発明による電子時計の電子回
路の別な具体例（Ｑ３とそのタイミング会チャート１ｂ
１ 以 上 出願人 株式会社諏肪精工舎 代理人 最 上 務
の電源と重負荷装置を有する多機 能電子時計の回路図 第２図・・第１図の回路において、 Ｂ’ｉｌ、Ｔｒの
ＯＮと重負荷の駆動が重なった時のタイ ミング・チャート 第３図１ｔ０ＬＨ６１・・本発明ＫＬる電子時計の電子
回路の具体例【α１とそのタイミング・チャーｈ （６
） 第４図１ｔＬＨｂ）−・本発明による電子時計の電子回
路の別な具体例（Ｑ３とそのタイミング会チャート１ｂ
１ 以 上 出願人 株式会社諏肪精工舎 代理人 最 上 務
Claims (1)
- 【特許請求の範囲】 １６ スイッチング・シラｙジスタ（ＳＶ、Ｔｒ＞を
介して第１の電源である電池と並列に接続されて−る電
荷蓄積部材を厘２の電源として有し、第１の電源に電圧
降下を生じさせる程の駆動電流を必要とすゐ重負荷装置
のうちタカ（と−１つ以上を駆動する場合、＃ｉ記ＢＷ
、ｆｒを０１Ｐ Ｌ、 ！ １の電源と菖２の電源を切
離しｈ第１の電源を重負荷ａｔの電源とし、Ｉ［２の電
源をその他の回路系の電源として用いる多機能電子時計
にお＾て、ＳＶ、テｒの０１と重負荷ａｔの駆動を時間
的にづらし、両者の重な〕を防止することを目的とした
タイ２ンダ回路乃至遅延回路を有することを轡像とした
多機能電子時計。 ２、 １１１記多機能電子時計において、重負荷装置を
電気−優械変換装置乃ｍ１ｌｌ明装置乃至音響発生装置
とした特許請求の範囲ＩＥＩ頂記叡の多機能電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11420181A JPS5815183A (ja) | 1981-07-21 | 1981-07-21 | 多機能電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11420181A JPS5815183A (ja) | 1981-07-21 | 1981-07-21 | 多機能電子時計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5815183A true JPS5815183A (ja) | 1983-01-28 |
Family
ID=14631729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11420181A Pending JPS5815183A (ja) | 1981-07-21 | 1981-07-21 | 多機能電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815183A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763048A (en) * | 1994-03-31 | 1998-06-09 | Dai Nippon Printing Co., Ltd. | Matte decorative sheet having scratch resistance |
-
1981
- 1981-07-21 JP JP11420181A patent/JPS5815183A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763048A (en) * | 1994-03-31 | 1998-06-09 | Dai Nippon Printing Co., Ltd. | Matte decorative sheet having scratch resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906577B2 (en) | Voltage boosting circuit and method | |
| EP0782373B1 (en) | Method and apparatus for driving capacitive light emitting device | |
| JP3650269B2 (ja) | 発電素子を有する電子時計 | |
| JPS61236326A (ja) | 電子時計 | |
| JPS646618B2 (ja) | ||
| JPH10500560A (ja) | 高効率の倍電圧回路 | |
| KR840005867A (ko) | 액정 장치 구동용 집적회로 | |
| US4395138A (en) | Electronic timepiece | |
| US3678680A (en) | An electronic timepiece | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP3449750B2 (ja) | パルスレベル変換回路を内蔵したアクティブマトリクス型液晶表示装置 | |
| JPS6336217B2 (ja) | ||
| US7099166B2 (en) | Voltage boosting circuit and method | |
| US4485432A (en) | Electronic voltage drop circuit | |
| US5539707A (en) | Electroluminescent lamp driver system | |
| JP3632188B2 (ja) | 容量性負荷の駆動回路 | |
| JPS5815427A (ja) | 電池用電源回路 | |
| JPS6241350B2 (ja) | ||
| JPS6226248B2 (ja) | ||
| JPS6334993B2 (ja) | ||
| JPH0132475B2 (ja) | ||
| JPS6241271Y2 (ja) | ||
| JP2522230B2 (ja) | 電源制御回路 | |
| SU1757091A1 (ru) | Лини задержки | |
| JPS6032428A (ja) | 集積回路の出力制御回路 |