JPS58155369A - ピン回路試験方法 - Google Patents
ピン回路試験方法Info
- Publication number
- JPS58155369A JPS58155369A JP57037950A JP3795082A JPS58155369A JP S58155369 A JPS58155369 A JP S58155369A JP 57037950 A JP57037950 A JP 57037950A JP 3795082 A JP3795082 A JP 3795082A JP S58155369 A JPS58155369 A JP S58155369A
- Authority
- JP
- Japan
- Prior art keywords
- bins
- pins
- test
- bin
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
- G01R31/60—Identification of wires in a multicore cable
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、被検査配線物（以下、単に被検査物と云う
こともある）においてビン間の配線を情報処理装置を用
いて試験する配線導通検査システムにおけるピン回路試
験方法に関するものであり、さらに詳しくは、タイプの
異なる（ピン数を異にする）被検査配線物に対しても、
能率の良い試験を可能とするピン回路試験方法に関する
ものである。
こともある）においてビン間の配線を情報処理装置を用
いて試験する配線導通検査システムにおけるピン回路試
験方法に関するものであり、さらに詳しくは、タイプの
異なる（ピン数を異にする）被検査配線物に対しても、
能率の良い試験を可能とするピン回路試験方法に関する
ものである。
一般に被検査配線物の配線検査は、第１図のブロック図
に示す如き入力装置１、被検査配線物４、テスタ３．処
理装置２、出力装［６からなる配線導通検査システムに
よって行なわれ為。
に示す如き入力装置１、被検査配線物４、テスタ３．処
理装置２、出力装［６からなる配線導通検査システムに
よって行なわれ為。
即ち被検査配紳物４０本来あるべき正規な配線情叩（マ
スタネットデータ）が入力装ｆｆ１１を介して処理装置
２に入力されると、処理装置２は該マスクネットデータ
に従い被配線検査物４の配線状態なテスタ３によって検
査し、この検査結果であるテストネットデータを前記マ
スタネットデータとな比較して誤配線検出を行なう。
スタネットデータ）が入力装ｆｆ１１を介して処理装置
２に入力されると、処理装置２は該マスクネットデータ
に従い被配線検査物４の配線状態なテスタ３によって検
査し、この検査結果であるテストネットデータを前記マ
スタネットデータとな比較して誤配線検出を行なう。
誤配線が処理装置２によって検出され友場合、処理装置
２はこの誤配線情報を出力装置５に出力する。
２はこの誤配線情報を出力装置５に出力する。
１４２図は、第１図におけるテスタ３の詳細ブロック図
である。同図において、３１はデータ送受部、３２はノ
ースピンレジスタであり、データ送受部６１を介して処
理装置２より与えられるソースビンアドレスを待避して
おくために使用される。５６はビンマトリックス部であ
り、被検査物４が′磁気的に接続されている。３５はソ
ースピンカウンタであり、ノースピンレジスタ６２に記
憶されているノースピンアドレスに達する壕でカウント
アツプして、ピンマトリックス部Ｓ４の該当するビンア
ドレスのビンを指定するために使用さｎる。ろ８はテス
トビンカウンタで、ピンマトリックス部６６のアドレス
ケ順次カウントアツプするために使用される。５９は検
出回路で。
である。同図において、３１はデータ送受部、３２はノ
ースピンレジスタであり、データ送受部６１を介して処
理装置２より与えられるソースビンアドレスを待避して
おくために使用される。５６はビンマトリックス部であ
り、被検査物４が′磁気的に接続されている。３５はソ
ースピンカウンタであり、ノースピンレジスタ６２に記
憶されているノースピンアドレスに達する壕でカウント
アツプして、ピンマトリックス部Ｓ４の該当するビンア
ドレスのビンを指定するために使用さｎる。ろ８はテス
トビンカウンタで、ピンマトリックス部６６のアドレス
ケ順次カウントアツプするために使用される。５９は検
出回路で。
ソースピンカウンタｉ！！およびテストピンカウンタ５
８で指示されるピンマトリックス部５４のそれぞれのビ
ンアドレス間の導通を検出する九めに用いられる。４０
はテストビンレジスタで検出回路６！が導通を検出した
ときのテストピンカウンタ５８の内容をデータ送受部３
１を介して処理装置２に送出する壜で待避する九めに使
用される。
８で指示されるピンマトリックス部５４のそれぞれのビ
ンアドレス間の導通を検出する九めに用いられる。４０
はテストビンレジスタで検出回路６！が導通を検出した
ときのテストピンカウンタ５８の内容をデータ送受部３
１を介して処理装置２に送出する壜で待避する九めに使
用される。
被検査配線物４は１例えばプリント基板４２を挿通され
た多数のビン４Ｐを有しており、テスタ５によシ実施す
るビン回路試験は、多数のピン４Ｐ同士の間で、所定の
導通１７ｔは不導過状態が実埃されているか否かの試験
である。ビンマトリクス部３６には、被検査物４の備え
得る最高の数のピン数と同じ数のビン３Ｐが設けられて
いる。
た多数のビン４Ｐを有しており、テスタ５によシ実施す
るビン回路試験は、多数のピン４Ｐ同士の間で、所定の
導通１７ｔは不導過状態が実埃されているか否かの試験
である。ビンマトリクス部３６には、被検査物４の備え
得る最高の数のピン数と同じ数のビン３Ｐが設けられて
いる。
従ってビンマトリクス部５６の各ビン３Ｐと被検査物４
の各ビン４Ｐとは１対１の関係でケーブルＸｒＣよシ接
続される。テストとしては、多数のビン３Ｐのうちの特
定の一つをソースビンとして指定し、このソースピンに
図示せざる手段によｐ電流を供給し、残シのビンを順次
テストビンとして指定し、各テストビンよシミ流が流出
するか否かをビンマトリクス部３６において調べ、流出
するビン（導通ビン）を検出したら、そのことを検出回
路３９に知らせる。順次指定されるテストビンのアドレ
スをテストピンカウンタｉ８が順次カウントしているの
で、検出＠＠５９は、ビンマトリクス１ｌｓ５６よ〉導
通ビン検出の知らせを受けると、そのと自のテストカウ
ンタ５・の内容（ビンマトリクス部における導通ピンの
アドレス）をテストビンレジスタ４０に絖堆らせ、該レ
ジスタ４０からデータ送受部５１を介して錫塩装置２へ
送出させる。従って、処理装置２ＫＴｈいては、被検査
物４の多数のビン４Ｐのうちで、どＯピンをソースピン
として電流を供給したと亀、残りのどのビンから電流が
流出し、導通が確認され九かを知り得るわけである。
の各ビン４Ｐとは１対１の関係でケーブルＸｒＣよシ接
続される。テストとしては、多数のビン３Ｐのうちの特
定の一つをソースビンとして指定し、このソースピンに
図示せざる手段によｐ電流を供給し、残シのビンを順次
テストビンとして指定し、各テストビンよシミ流が流出
するか否かをビンマトリクス部３６において調べ、流出
するビン（導通ビン）を検出したら、そのことを検出回
路３９に知らせる。順次指定されるテストビンのアドレ
スをテストピンカウンタｉ８が順次カウントしているの
で、検出＠＠５９は、ビンマトリクス１ｌｓ５６よ〉導
通ビン検出の知らせを受けると、そのと自のテストカウ
ンタ５・の内容（ビンマトリクス部における導通ピンの
アドレス）をテストビンレジスタ４０に絖堆らせ、該レ
ジスタ４０からデータ送受部５１を介して錫塩装置２へ
送出させる。従って、処理装置２ＫＴｈいては、被検査
物４の多数のビン４Ｐのうちで、どＯピンをソースピン
として電流を供給したと亀、残りのどのビンから電流が
流出し、導通が確認され九かを知り得るわけである。
ビンマトリクスｇ１５４の多数のビン３Ｐの中からソー
スピンを指定するのがソースピンカウンタ３５であり、
ソースビンカウンタ３５は、ソースビンレジスタ３２に
、処理装置２からデータ送受部３１を介して与えられる
ノースピンアドレスをカウントアツプを出力することＫ
よシ、ソースピンを指定するわけである。ノースピンの
指定の仕方は、ビンマトリクス部５６の多数のビン５Ｐ
のうちで、一番最初、つｔｂ先頭アドレスのビンを先ず
ソースピンとして指定し、残りのビンを順次テストピン
として導通の有無を調べ終ええら、次のアドレスのビン
をソースピンに指定し、残りのビンを同様にテストビン
として圓ぺ、以下、同１１Ｋしてアドレス順に全部のビ
ンをソースピンとして順次指定して行く仕方である。
スピンを指定するのがソースピンカウンタ３５であり、
ソースビンカウンタ３５は、ソースビンレジスタ３２に
、処理装置２からデータ送受部３１を介して与えられる
ノースピンアドレスをカウントアツプを出力することＫ
よシ、ソースピンを指定するわけである。ノースピンの
指定の仕方は、ビンマトリクス部５６の多数のビン５Ｐ
のうちで、一番最初、つｔｂ先頭アドレスのビンを先ず
ソースピンとして指定し、残りのビンを順次テストピン
として導通の有無を調べ終ええら、次のアドレスのビン
をソースピンに指定し、残りのビンを同様にテストビン
として圓ぺ、以下、同１１Ｋしてアドレス順に全部のビ
ンをソースピンとして順次指定して行く仕方である。
さて、以上の説明では、被検査物４において、プリント
基板４２かも突出している多数のビン４Ｐにだけ着目し
ていた。しかしプリント基板４２０裏面を見ると、多数
のコネクタ４Ｃが配置されており、これらのコネクタに
収容されているビンがビン４Ｐとしてプリント基板４２
から突出しているわけである。ｔた実際の配線導通検査
では。
基板４２かも突出している多数のビン４Ｐにだけ着目し
ていた。しかしプリント基板４２０裏面を見ると、多数
のコネクタ４Ｃが配置されており、これらのコネクタに
収容されているビンがビン４Ｐとしてプリント基板４２
から突出しているわけである。ｔた実際の配線導通検査
では。
プリント基板４２に取付けられたどのコネクタに属する
どのビンと、他のどのコネクタに属するどのビンとが導
通状態にあるか否かを調べよ。
どのビンと、他のどのコネクタに属するどのビンとが導
通状態にあるか否かを調べよ。
というように、コネクタアドレスと該コネクタにおける
ビンアドレスとを指定するととによ〉、ビン位置を指定
してくる。そζで、纂２１１において、ソースカウンメ
Ｂｓは、コネクタアドレスをカウントするコネクタカウ
ンタＢ６にと、幽腋コネクタ内のビンアドレスをカウン
トするビｙカクンタ３ｉ＠から成りておｐ、同様に、テ
ストピンカクンタＳ−も、コネクタカウンタｓｓｈ ト
ピンカウンタ３８ｍから成っている。
ビンアドレスとを指定するととによ〉、ビン位置を指定
してくる。そζで、纂２１１において、ソースカウンメ
Ｂｓは、コネクタアドレスをカウントするコネクタカウ
ンタＢ６にと、幽腋コネクタ内のビンアドレスをカウン
トするビｙカクンタ３ｉ＠から成りておｐ、同様に、テ
ストピンカクンタＳ−も、コネクタカウンタｓｓｈ ト
ピンカウンタ３８ｍから成っている。
所で、コネクタは、その１１＃ＩＡによりてｌ容するピ
ン数が異なりている０例えば、１００ビンを収容するコ
ネク１４Ｃ１００が最大で、以下ｉ。
ン数が異なりている０例えば、１００ビンを収容するコ
ネク１４Ｃ１００が最大で、以下ｉ。
ビンを収容するコネクタ４０５０．２０ピンを収容する
コネクタ４Ｃ２０等がありたとする。そして今、コネク
タ４Ｃ１０Ｑを誇備取付けたプリント基板を考えると、
その突出ビン４Ｐの総数は５Ｘ１０ロピンとなるから、
ビンマトリクス部８６に＊ケｈビン３Ｐの数も、これと
同数だけ設ける必要があられ九テスタ５を用いて、コネ
クタ４Ｃｆｉｎ ヲｓ個取付けたプリント基板のビン回
路試験をする場合を考える。この場合、プリント基板４
２から突出するビン４Ｐの総数は、ルＸ５０ビンである
から、先の場合の手数となる。従ってビンマトリクスｓ
３６におけるビン３Ｐの半数はピンリと１対１の関係で
接続されるが、残シの手数は、空車状態となる。それに
４かかわらず、ソースビンの指定の仕方、テストビンの
指定の仕方が従来通りの方法で行なわれたとすると、空
車状態Ｏビ／も同じようにテストするので、テストＫＨ
する時間は′、先の場合と変わらず、大変不経済である
。
コネクタ４Ｃ２０等がありたとする。そして今、コネク
タ４Ｃ１０Ｑを誇備取付けたプリント基板を考えると、
その突出ビン４Ｐの総数は５Ｘ１０ロピンとなるから、
ビンマトリクス部８６に＊ケｈビン３Ｐの数も、これと
同数だけ設ける必要があられ九テスタ５を用いて、コネ
クタ４Ｃｆｉｎ ヲｓ個取付けたプリント基板のビン回
路試験をする場合を考える。この場合、プリント基板４
２から突出するビン４Ｐの総数は、ルＸ５０ビンである
から、先の場合の手数となる。従ってビンマトリクスｓ
３６におけるビン３Ｐの半数はピンリと１対１の関係で
接続されるが、残シの手数は、空車状態となる。それに
４かかわらず、ソースビンの指定の仕方、テストビンの
指定の仕方が従来通りの方法で行なわれたとすると、空
車状態Ｏビ／も同じようにテストするので、テストＫＨ
する時間は′、先の場合と変わらず、大変不経済である
。
この発明は、このような従来技術における問題点を解決
するためになされたものであｐ、従ってこの発明の目的
は、同一の検査装置において、被検査物のピン数が少な
く、マトリクス部におけるピンＫＩｍ続不要の空きビン
が生じるときは、その空きビンの試験は省略することに
より、試験時間の短縮を可能にするビン回路試験方法を
提供するととくある。
するためになされたものであｐ、従ってこの発明の目的
は、同一の検査装置において、被検査物のピン数が少な
く、マトリクス部におけるピンＫＩｍ続不要の空きビン
が生じるときは、その空きビンの試験は省略することに
より、試験時間の短縮を可能にするビン回路試験方法を
提供するととくある。
この発明の構成の要点は、９自ビンの発生はコネクタの
種類によって予め判るので、ソースピン、テストビンの
指定の際、９自ビンは自動的に飛ばして走査し、空きで
ないビンのみを指定するように回路を構成した点にある
。
種類によって予め判るので、ソースピン、テストビンの
指定の際、９自ビンは自動的に飛ばして走査し、空きで
ないビンのみを指定するように回路を構成した点にある
。
次に図を参照して、この発明の一実ＭＡｎｔＩ！明する
。
。
第３図は、この発明の一実施内を示すブロック図であり
、第２図におけるのと同じ物には同じ番号を付しである
。同図において、ピン数レジスタ５４は、被検査物にお
けるコネクタのピン数を予めデータ送受部６１よシ受取
り待避しておくのに使用されるレジスタである。除算回
路部６３は、ソースビンレジスタ３２に待避しであるビ
ンアドレス、（ビンマトリクス部５６におけるビン位置
を通し番号で表わした数）を、ビンレジスタ５４に待避
しであるコネクタのピン数で除算し除算結果である商に
１をプラスした値と、余シを出力する回路である。ｔた
ビンマトリクス部５６において、ビンアドレスは、ビン
位置を全部の通し番号で表わすアドレス表現のほか、コ
ネクタ単位で考えたコネクタアドレスと、コネクタ内の
ビン位置を表わすビンアドレスとｋよりても表現される
ので、後者の場合を考え、装着コネクタ３７として、コ
ネクタ単位を表現している。
、第２図におけるのと同じ物には同じ番号を付しである
。同図において、ピン数レジスタ５４は、被検査物にお
けるコネクタのピン数を予めデータ送受部６１よシ受取
り待避しておくのに使用されるレジスタである。除算回
路部６３は、ソースビンレジスタ３２に待避しであるビ
ンアドレス、（ビンマトリクス部５６におけるビン位置
を通し番号で表わした数）を、ビンレジスタ５４に待避
しであるコネクタのピン数で除算し除算結果である商に
１をプラスした値と、余シを出力する回路である。ｔた
ビンマトリクス部５６において、ビンアドレスは、ビン
位置を全部の通し番号で表わすアドレス表現のほか、コ
ネクタ単位で考えたコネクタアドレスと、コネクタ内の
ビン位置を表わすビンアドレスとｋよりても表現される
ので、後者の場合を考え、装着コネクタ３７として、コ
ネクタ単位を表現している。
第４図は、第３図における要部の拡大図であり、この発
明の動作を分り易くすゐため、具体的に数値を記入した
ブロック図である。
明の動作を分り易くすゐため、具体的に数値を記入した
ブロック図である。
第３図、第４図（主に第４＃Ａ）を参照して動作を説明
する。先ずビンマトリクス＠ｎ６には。
する。先ずビンマトリクス＠ｎ６には。
１００ヒン収容のコネクタ４Ｃ１０ロ のル個ヲテスト
するに足るピン数（１００Ｘ１％本）が備えられている
ものとする。所が、唯今の場合、被検査物４におけるコ
ネクタが、５０ビン収容の４Ｃ５０であり、このコネク
タル個Ｏ合計ピン数（５０８４本）のビン回路試験を行
なうことくな一２九４のとする。すると轟然、ビンマト
リクス部５６においては、コネクタ単位Ｖ−表現し九５
個の俟着コネタタ■、■・・・・＠のどＯコネクタにお
いても。
するに足るピン数（１００Ｘ１％本）が備えられている
ものとする。所が、唯今の場合、被検査物４におけるコ
ネクタが、５０ビン収容の４Ｃ５０であり、このコネク
タル個Ｏ合計ピン数（５０８４本）のビン回路試験を行
なうことくな一２九４のとする。すると轟然、ビンマト
リクス部５６においては、コネクタ単位Ｖ−表現し九５
個の俟着コネタタ■、■・・・・＠のどＯコネクタにお
いても。
１００ビンのうち、後の半分の５０ビンは、被検査物に
！Ｉ続されない空きのピンというととｋなる。
！Ｉ続されない空きのピンというととｋなる。
この空きのピンに対する試験を省略することがこの発明
の目的であり九。
の目的であり九。
ピンマトリクスｆ４Ｂ４Ｖｃおけるピン総数は、空ＩＫ
なるのも含めて、全部で（１００Ｘ ｎ）本＆Ｊ１，１
ｙｈ＝１００とすれば１０，０００＊である。こＯ１０
，０００本のアドレスは、１から１０１００［）１１ま
でＯ番号によってもアドレス付けされることができる。
なるのも含めて、全部で（１００Ｘ ｎ）本＆Ｊ１，１
ｙｈ＝１００とすれば１０，０００＊である。こＯ１０
，０００本のアドレスは、１から１０１００［）１１ま
でＯ番号によってもアドレス付けされることができる。
今。
データ送受部５１を介して処理装置からノースピンレジ
スタ３２にセットされたソースピンアドレスが、上記番
号順のアドレスで（２００１）であう九とする。またビ
ン数レジスタ３４にセクトされ良数は、コネクタの収容
ビン数が５０であるから。
スタ３２にセットされたソースピンアドレスが、上記番
号順のアドレスで（２００１）であう九とする。またビ
ン数レジスタ３４にセクトされ良数は、コネクタの収容
ビン数が５０であるから。
５０となる。除算回路部５ｊＳでは、（２００１÷５０
）の除算を行ない、その商である４０に１をプラスして
４１をコネクタカウンタ３５ｂにセットし、余シである
１をピンカウンタ５５ｇにセットする。９ｔ−ｐける第
１Ｉのピンがソースピンとして指ｆｉｎれることｋなる
。この指定され九ビンは、：Ｉネクタ＠において前半５
０本に入るピンでｓＩ為から。
）の除算を行ない、その商である４０に１をプラスして
４１をコネクタカウンタ３５ｂにセットし、余シである
１をピンカウンタ５５ｇにセットする。９ｔ−ｐける第
１Ｉのピンがソースピンとして指ｆｉｎれることｋなる
。この指定され九ビンは、：Ｉネクタ＠において前半５
０本に入るピンでｓＩ為から。
空きピンでないことは明らかである。このように、ノー
スピンレジスタ５２に、如何なる番号のアドレスがセッ
トされようとも、それは必らず。
スピンレジスタ５２に、如何なる番号のアドレスがセッ
トされようとも、それは必らず。
コネクタ■〜［株］（仁の場合、ルは１００）のどれか
一つの前半６０本のうちの１本を指定することになるの
で、ピンマトリクス部５４において、空きのピンがソー
スピンとして指定されることはあ知得なくなる。
一つの前半６０本のうちの１本を指定することになるの
で、ピンマトリクス部５４において、空きのピンがソー
スピンとして指定されることはあ知得なくなる。
ピンｉトリクス＄５４におけるテストピンの指定の仕方
は、ソースピンの指定とは独立になされる。すなわち、
ピンマトリクス部ＢａｔＩＣおいてｉどのピンがソース
ピンとして指定されようとも。
は、ソースピンの指定とは独立になされる。すなわち、
ピンマトリクス部ＢａｔＩＣおいてｉどのピンがソース
ピンとして指定されようとも。
その都度、テストビンは、各コネクタ単位で。
全部のピンが一度は指定される。唯今の場合、テストピ
ンカウンタ５ＴａＫおけるピンカウンタ５８喝は、ビン
数レジスタ５４によ）上限が５０にセットされるので、
５０個カウントしたらコネタタカクン１５８邊において
、桁上げを生じ、カウンタ３にはリセットする。このよ
うにすれは、各コネクタ■〜［株］において、９暑ビン
の存在する後牛分５０本がテストビンに指定されること
はめｐ得ない。
ンカウンタ５ＴａＫおけるピンカウンタ５８喝は、ビン
数レジスタ５４によ）上限が５０にセットされるので、
５０個カウントしたらコネタタカクン１５８邊において
、桁上げを生じ、カウンタ３にはリセットする。このよ
うにすれは、各コネクタ■〜［株］において、９暑ビン
の存在する後牛分５０本がテストビンに指定されること
はめｐ得ない。
以上説明し九とおｐであるから、この発Ｗ１４によれば
、最大ビン数を有するコネクタを対象として構成された
配線検査システムにおいて、それ以下のビン数を有する
コネクタを対ｌＡにピン回路試験を行なう場合には、ビ
ン数の減少制置に応じて、テスト時間を短縮で龜るとい
う利点がおる。
、最大ビン数を有するコネクタを対象として構成された
配線検査システムにおいて、それ以下のビン数を有する
コネクタを対ｌＡにピン回路試験を行なう場合には、ビ
ン数の減少制置に応じて、テスト時間を短縮で龜るとい
う利点がおる。
第１図は、配線導通検査システムの構成を示すブロック
図、第２図は、第１図におけるテスタ３の詳細ブロック
図、第５図は、この発−の一実施例を示すブロック図、
第４図は、第ｆｉｌｌＫおける要部の拡大ブロック図、
である。 符号説明 ５・・・テスタ、 ３１・・・データ送受部。 ５２・・・ノースピンレジスタ、 ３３・・・除算回路部、３４・・・ビン数レジスタ、３
５・・・ノースピンカウンタ、 ３６・・・ピンマトリックス部。 ３７・・・装着コネクタ。 ３８・・・テストピンカウンタ、 ５９・・・検出回路。 ４０・・・テストピンレジスタ。 代［Ａ″ｐＨ′ｉ″ ７８９）！ｉ〜 才 １ 図 才３図 ／１′２ 目
図、第２図は、第１図におけるテスタ３の詳細ブロック
図、第５図は、この発−の一実施例を示すブロック図、
第４図は、第ｆｉｌｌＫおける要部の拡大ブロック図、
である。 符号説明 ５・・・テスタ、 ３１・・・データ送受部。 ５２・・・ノースピンレジスタ、 ３３・・・除算回路部、３４・・・ビン数レジスタ、３
５・・・ノースピンカウンタ、 ３６・・・ピンマトリックス部。 ３７・・・装着コネクタ。 ３８・・・テストピンカウンタ、 ５９・・・検出回路。 ４０・・・テストピンレジスタ。 代［Ａ″ｐＨ′ｉ″ ７８９）！ｉ〜 才 １ 図 才３図 ／１′２ 目
Claims (1)
- 少なくも被検査物の採〕得ゐ最大ピン数と同数のビンを
有するピンマトリクス部をもつ検査装置において、被検
査物のビンとマトリクス部のビンとを１対１０関係でＩ
ｉ枕した後、ビンマトリクス部における特定のビンをソ
ースピンに選定し、残りのビンを順次テストビンに選定
しソースビンとテストビンの間の導通の有無を順次検査
し、次に他の特定ビンをノースピンに選定し、残りのビ
ンを同様に順次テストビンに遇足し、両ビン間の導通の
有無を順次検査し、以下、同様のことを繰ｐ返すピン回
路試験方法において、被検査物のビン数が前記最大ビン
数を下ｔわりてピンマトリクス部のビンと１対１に対応
しなくなｐ、被検査物のピンＫｍ続されない空きのビン
がビンマトリクスｉｌＫお匹て生じるときは、骸マトリ
クスＩＩＫおけるノースピンならびにテストビンの選定
の−、被検査物に！Ｉ続されない空きのビンが自動的に
除外され、被検査物のビンに接続されたビンの中からし
かソースピンまたはテストビンが選定されないようにし
たことを％像とするビン回路試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037950A JPS58155369A (ja) | 1982-03-12 | 1982-03-12 | ピン回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037950A JPS58155369A (ja) | 1982-03-12 | 1982-03-12 | ピン回路試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58155369A true JPS58155369A (ja) | 1983-09-16 |
| JPH0316624B2 JPH0316624B2 (ja) | 1991-03-06 |
Family
ID=12511821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037950A Granted JPS58155369A (ja) | 1982-03-12 | 1982-03-12 | ピン回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155369A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634068A (en) * | 1979-06-28 | 1981-04-06 | Tekno Term Systems Ab | Method of defrosting heat pump |
-
1982
- 1982-03-12 JP JP57037950A patent/JPS58155369A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634068A (en) * | 1979-06-28 | 1981-04-06 | Tekno Term Systems Ab | Method of defrosting heat pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316624B2 (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12408287B2 (en) | Perceptible indicators of wires being attached correctly to controller | |
| US4622647A (en) | System for the automatic testing of printed circuits | |
| EP0116553B1 (en) | Method and apparatus for bus fault location | |
| CN102636704B (zh) | 一种电子产品的测试方法、装置及系统 | |
| CN110658400B (zh) | 基于嵌入式的测试方法、微控制器和系统 | |
| CN106531654A (zh) | 一种芯片输入引脚测试方法和装置 | |
| US3851161A (en) | Continuity network testing and fault isolating | |
| KR850003007A (ko) | 데이타 처리 시스템의 시험 및 보수 방법과 장치 | |
| US3370232A (en) | Switching apparatus for verifying the resistive integrity of electrical wiring systems | |
| US3428945A (en) | Error detection circuits | |
| JP2015001488A (ja) | 導通確認方法及び導通確認装置 | |
| CN207730842U (zh) | 一种电缆线线序检测装置 | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPS58155369A (ja) | ピン回路試験方法 | |
| CN117169700B (zh) | 一种基于分组测试的芯片测试系统及方法 | |
| CN107229567A (zh) | 一种ipmi固件自动化测试系统 | |
| JPS60123778A (ja) | 自動テスト装置 | |
| KR19990024602A (ko) | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 | |
| CN219225008U (zh) | 硬件测试电路 | |
| US7107203B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system | |
| US6603303B1 (en) | Method and apparatus for testing integrated circuit | |
| SU650080A1 (ru) | Устройство дл диагностики блоков электронных вычислительных машин | |
| CN107656194A (zh) | 一种智慧型数字集成电路故障检测系统 | |
| JPS61262672A (ja) | プリント板検査装置 | |
| CN118444134A (zh) | 一种边界扫描测试方法及系统 |