JPS58161334U - 単安定マルチバイブレ−タ - Google Patents
単安定マルチバイブレ−タInfo
- Publication number
- JPS58161334U JPS58161334U JP1982056388U JP5638882U JPS58161334U JP S58161334 U JPS58161334 U JP S58161334U JP 1982056388 U JP1982056388 U JP 1982056388U JP 5638882 U JP5638882 U JP 5638882U JP S58161334 U JPS58161334 U JP S58161334U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- differential amplifier
- flip
- logic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の単安定マルチバイブレークのブロック図
、第２図Ａ〜Ｅは第１図のタイムチャート、第３図は本
考案になる単安定マルチバイブレータの論理回路、第４
図Ａ〜には第３図のタイムチャートである。 、 図中符号８はＤフリップフロップ、５は第１の論理回路
、６は第２の論理回路、７はアンド回路、９は遅延形単
安定マルチバイブレータ、１０は時定数制御回路、１１
は基準電圧切換回路、１２は差動増幅器、１３は位相変
換増幅器、Ａ、 Ｃ，Ｘはピン、Ｃ１はコンデンサであ
る。
、第２図Ａ〜Ｅは第１図のタイムチャート、第３図は本
考案になる単安定マルチバイブレータの論理回路、第４
図Ａ〜には第３図のタイムチャートである。 、 図中符号８はＤフリップフロップ、５は第１の論理回路
、６は第２の論理回路、７はアンド回路、９は遅延形単
安定マルチバイブレータ、１０は時定数制御回路、１１
は基準電圧切換回路、１２は差動増幅器、１３は位相変
換増幅器、Ａ、 Ｃ，Ｘはピン、Ｃ１はコンデンサであ
る。
Claims (1)
- トリガパルスの立下りで充電され立上りで放電されるコ
ンデンサが一方の入力端子に接続され、前記トリがパル
スの立下りで第１の基準電位を第２の基準電位に切換え
る基準電位切換手段が他方の入力端子に接続された差動
増幅器を有し、前記コンデンサの充放電時間に応じて準
安定状態となる単安定マルチバイブレークにおいて、入
力された方形パルスをデータ入力とし、前記差動増幅器
の前記準安定状態の出力をクロック入力とするＤフリッ
プフロップと、前記方形パルスの立上りで負論理となり
前記Ｄフリップフロップの動作に応じて正論理に復帰す
る第１の論理回路と、前記方形パルスの立上りで負論理
となり前言ａＤフリップフロップの動作に応じて正論理
に復帰する第２の論理回路とを具備し、前記方形パルス
の前記立上り並びに立下り時点で前記トリガパルスを生
成するよう構成したことを特徴とする単安定マルチバイ
ブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982056388U JPS58161334U (ja) | 1982-04-20 | 1982-04-20 | 単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982056388U JPS58161334U (ja) | 1982-04-20 | 1982-04-20 | 単安定マルチバイブレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58161334U true JPS58161334U (ja) | 1983-10-27 |
Family
ID=30066918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982056388U Pending JPS58161334U (ja) | 1982-04-20 | 1982-04-20 | 単安定マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161334U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291903A (ja) * | 1992-02-14 | 1993-11-05 | Seikosha Co Ltd | 電磁駆動回路 |
-
1982
- 1982-04-20 JP JP1982056388U patent/JPS58161334U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291903A (ja) * | 1992-02-14 | 1993-11-05 | Seikosha Co Ltd | 電磁駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JPS59144931U (ja) | ラツチドコンパレ−タ | |
| JPS58173939U (ja) | パルス回路 | |
| JPS59179382U (ja) | スロ−プ検出器 | |
| JPS58173927U (ja) | ロ−バスフイルタ | |
| JPS5837231U (ja) | 遅延回路 | |
| JPS6142660U (ja) | 二重積分回路 | |
| JPS5819540U (ja) | 時限回路 | |
| JPS617129U (ja) | チヤ−ジ・ダンプ回路 | |
| JPS60158233U (ja) | リセツト回路 | |
| JPS5897564U (ja) | 周波数変化検出回路 | |
| JPS5868741U (ja) | タイミング回路 | |
| JPS5984605U (ja) | 加減速信 | |
| JPS6025244U (ja) | タイマ−回路 | |
| JPS58172234U (ja) | 発振回路 | |
| JPS58107627U (ja) | 電圧−周飲数変換回路 | |
| JPS58147332U (ja) | パワ−オンリセツト回路 | |
| JPS6037874U (ja) | パルス幅−電圧変換器 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS60158250U (ja) | デ−タ出力装置 | |
| JPS6138571U (ja) | 信号の極性弁別回路 | |
| JPS5925428U (ja) | 流量積算回路 | |
| JPS586437U (ja) | 初期設定用リセツト信号発生回路 | |
| JPS5957035U (ja) | 位相比較器 | |
| JPS5950596U (ja) | パルスモ−タ駆動回路 |