JPS5816190B2 - Ｃｒｔデイスプレイ駆動方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、キャラクタディスプレイとグラフィックディ
スプレイの両ディスプレイを一台でなし得るＣＲＴディ
スプレイ駆動方式に係り、特に、グラフィックディスプ
レイモードの時のキャラクタ−パターンの重畳手段に関
するものである。

一般のＣＲＴディスプレイ装置に於いては、通常キャラ
クタ−のパターンを記憶しているキャラクタゼネレータ
ー、表示すべきキャラクタ−をコードパターンで記憶す
るランダムアクセスメモリー（以下ＲＡＭと称す）を内
蔵し、ＣＲＴ画面上にキャラクタ−を表示させる場合に
は前記ＲＡ、Ｍに表示キャラクタ一対応コードを書きこ
む様にし又、グラフィックディスプレイも行ない得るＣ
ＲＴディスプレイ装置に於いてはグラフィックディスプ
レイモードにおいて前記ＲＡ Ｍに表示パターンと同一
パターンを記憶する様にし、表示するのにキャラクタ
ゼネレーターを迂回させる様になっている。

これらの二つのモードであるキャラクタ−ディスプレイ
モードとグラフィックディスプレイモードはソフト的に
或いはオペレーターの操作により選択される訳であるが
いずれの場合であっても、ＲＡ、Ｍの記憶要素の配列と
ＣＲＴ画面の表示要素の配列は相対的に１対１の関係（
こある（本発明にいう１対１の関係とはこの様な関係を
いうものとする）のが一般的である。

而して、この様な両モードの表示力市賄恥Ｋｃ Ｒ，Ｔ
ディスプレイ装置ではグラフィックディスプレイモード
において、キャラクタ−パターンの重畳が実用上要請さ
れており、従来はこれに応える方式としてグラフィック
ディスプレイ動作中にソフトウェアで必要なキャラクタ
−のパターンを発生させこれを上述したＲＡＭに書き込
む方式を採っていた。

しかしながら、この方式ではキャラクタ−パターンを全
て記憶する必要があり、ソフトウェアの負担増大と共に
メモリー容量が一挙に増えコスト的に問題があった。

本発明はこの様なソフトウェア上、或いはメモリー容量
増大等のバード的負担を軽減させ、より簡易で効率的な
ＣＲＴディスプレイ、駆動方式を提供するものである。

以下、本発明の実施例を図面に従って説明する。

図は本発明に係るＣＲＴディスプレイ、駆動装置の回路
例であるが後述の各種バスに接続される中央演算装置（
以下ｃｐｕと称す）１は他のユニットに設置されること
が可能である。

２はＣＲＴディスプレイ駆動装置を前記ｃｐｕ１と共に
なって実質的に制御する制御部であり、該駆動装置に必
要な全ての信号を発生させる。

ｃｐｕｌの入出力情報はアドレスバス１３、チーターバ
ス１４、コントロールバス１１の３本のパスラインによ
り伝達され、それぞれアドレスバス１３はＲＡＭのアド
レスデーター、キャラクタゼネレーターの上位アドレス
のデーターを伝達し、データーバス１４はＲＡＭにデー
ターを書き込む場合等のデーターの伝送経路となり、コ
ントロールバス１１は各種オペレートに対し所定の条件
をつける信号を伝達するものである。

これらの具体的な動作については後の説明から明らかと
なる。

１７はＣＲＴ画面上に所望の１パターンを表示すべき位
置を指定するアドレスラインであり、制御部２から発生
しアドレスセレクタ３に入力する１該アドレスセレクタ
３はアドレスライン１７とアドレスバス１３とを入力し
、コントロールバス１１に接続されるライン１５の信号
により、いずれかの入力を選択しライン１９に出力する
。

該ライン１９はリフレッシュメモリーとしての特性を有
するＲＡＭ４に接続され、ＲＡ Ｍ内のアドレスを決定
する。

コントロールバス１１からＲＡＭ４に接続されるライン
１６は書き込み信号を乗せるものであり、この信号が有
効な時にはＲＡＭ４はＷｒ ｉ ｔ ｅ 状態となりデ
ーターバス１４に乗せられたデータがライン１９により
指定されるＲＡＭＪ内のアドレスに書き込まれる。

従って、この状態ではＲＡＭ４の出力ライン２０は無効
である。

ライン１６が無効となった場合はＲＡＭ４へのデーター
書き込みが終了した時点であり、直ちにＷｒ −１ｔｅ
状態からＲｅａｄ状態に遷移し、ＲＡＭ４の記憶内容が
ＣＲＴ画面上に表示されることになる。

５はキャラクタゼネレーター７のアドレスセレクタで、
１キヤラクタ分のアドレス、即ち上位アドレスを決定す
る。

該セレクタはデーターバス１４とＲＡＭ４の出力ライン
２０を入力とし、コン１〜ロールバス１１に接続される
ライン２１の信号によりいずれかの入力が選択・有効化
され出力ライン２２によって次段のキャラクタ−ゼネレ
ーター７へ入力される。

６はキャラクタ−ゼネレーターＩにおいて上記アドレス
セレクタ５によって選択される１キャラクタ−の１走査
分を選択する下位アドレスセレクタである。

該セレクタは入力ラインとしてアドレスバス１３と、制
御部２からの走査線アドレスライン３３を有し、いずれ
かの入力が上記ライン２１により選択・有効化され出力
ライン２３を介してキャラクタ−ゼネレーター７への入
力となる。

従って、アドレスセレクタ５及び６によりキャラクタゼ
ネレーターフ内の１キャラクタ−分の１走査線パターン
データーが選択され、並列データとしてライン２４に出
力される。

このライン２４は上述したＲＡＭ４の出力ライン２０と
共にデーターセレクタ８に入力され、コントロールバス
１１に接続されるライン２５によりいずれかの入力が選
択・有効化されてライン２６を介して次段の並列入力−
直列出力シフトレジスタに入力される。

ここでは制御部２からのシフトレジスタ制御ライン２９
により並列データを直列データーに変換し、画像データ
ーとしてライン３０を介してビデオ制御部１０に入力さ
れる。

尚、制御ライン２９の信号は、ライン２６上の並列デー
ターを並列入力直列出力シフトレジスタにロードするロ
ードクロック及びロード後のデーターを右シフトするシ
フトクロックとからなっている。

次に、画像データーとしてビデオ制御部１０に入力した
データーは、制御部２からのライン３１に乗った同期及
びブランキング信号と一体となりライン３２を通過して
ＣＲＴの入力回路へと導かれる（図示せず）。

この出力信号はＣＲＴが例えば民生用テレビジョン受像
機であるならば、テレビ放送局が送信するテレビ信号に
相当するものである。

尚、同図中１２はデーター制御回路で、ライン２４上の
データーをコントロールバス１１に接続されるライン２
γの信号を条件としてデーターバス１４に移し変える回
路であり、本発明の実施例中、重要な回路要素となるも
のである。

以上、各回路要素の機能を説明したが、本発明の詳細な
説明する前に先ず、この駆動装置の２つのモードである
キャラクタ−ディスプレイモードとグラフインクディス
プレイモードにつき各々具体的動作を説明する。

先ずキャラクタ−ディスプレイモードの場合について説
明する。

先に説明した様に、このモードでは表示内容を記憶する
ＲＡＭと共に、キャラクターゼネレータ−が不可欠であ
る。

又、ＲＡＭの記憶要素とＣＲＴの表示要素の関係が１対
１であるため、ＣＲＴの掃引信号とＲＡＭの読み出し信
号を同期させる必要がある。

これらの制御は図中の制御部２で行っていることは既述
した通りであり、従ってキャラクタ−ディスプレイモー
ドに於いては、制御部２ＲＡＭ４、キャラクタ−ゼネレ
ーター７が主要な回路要素となる。

ＲＡＭＪ内の記憶内容は、表示に先だってアドレスセレ
クタ３がアドレスバス１３を選択し、且つライン１６が
書き込み信号を出力しＲＡＭ４をＷｒ ｉ ｔ ｅ 状
態にすることによってデーターバス上にのったデーター
が書き込まれたものである。

言うまでもないが、このデーターはキャラクタ−コード
であり、例えば１キャラクタ−を８ビツトで表わしたも
のである。

書き込みが終了する時ｃｐｕｌはライン１６を無効とし
、直ちにＲＡＭ４をＲｅａｄ状態に置く。

同時にライン１５はアドレスセレクタ３が制御部２の出
力であるアドレスライン１１を選択する様にコントロー
ルされ、ＲＡＭ４は制御部２により順次読み出され、そ
の出力データーはアドレスセレクタ５及びデーターセレ
クタ８の入力へと導かれる。

又、ライン２１は、ＲＡＭ４がＲｅａｄ状態で、アドレ
スセレクタ５がライン２０を選択・有効化してそのデー
ターをライン２２へ導出する様コントロールされている
。

従って、制御部２によって選択されたＲＡＭＪ内のキャ
ラクタ−コードは、同時にそれに対応したキャラクタ−
パターンのデーターをキャラクターゼネレークー７内に
て選択している。

一方、制御部２は、ＣＲＴの走査線（図示しない）に同
期した信号を走査線アドレスライン３３上に乗せ、これ
をアドレスセレクタ６、ライン２３を介してキャラクタ
−ゼネレーター７に入力せしめ」二記ライン２２によっ
て選択されたキャラクタ−パターンのデーターを１走査
線のパターンデーターに変換してライン２４上に乗せる
。

この時、アドレスセレクタ６は、ライン２１によって４
走査線アドレスライン３３を選択−有効化する様になっ
ていなければならないことはもとよりである。

又、データーセレクタ８をコントロールするライン２５
もキャラクターゼネレーク−７からの出力であるライン
２４を選択する様になっていることが必要である。

こうして、キャラクタセ゛ネレーター７から出力された
データーは、次に並列入力、直列出力シフトレジスタ９
に入力されて行くが、これは制御部２からのシフトレジ
スタ制御ラインである２９上のロードクロックとシフト
クロックで行なわれる。

即ち、ロードクロックで該レジスターに入力し、シフト
クロックで右シフトを行なうこと；により、並列データ
ーを直列データーに変換する。

この直列データーは画像データーとなって、制御部２か
ら発する同期及びブランキング信号と共にライン３２上
に乗り次段のＣＲＴ入力回路へ導かれるのである。

以上の動作で、ＣＲＴの走査線が一走査する期間に同期
して、走査線アドレスライン３３はアドレスのカウント
アツプを行い、アドレスライン１７は一走査期間に一行
分のキャラクタ−（空白も含む）をカウントするパルス
列の信号をＲＡＭ４に供給している。

一画面の走査が終了しても更に繰り返して上述の動作が
行なわれ、ＲＡＭ４の内容は表示時に常に読み出されて
いる。

画面に新たな文字を表示する場合には、その表示位置に
対応するＲＡＭ４のアドレスをｃｐｕｌからアドレスバ
ス１３に乗せ、同時にライン１５をアドレスセレクタ３
が該バス１３の入力を選択・有効化する様コントロール
し、且つライン１６を有効にしてＲＡＭ４をＷｒ ｉ
ｔ ｅ状態にしてデーターバス上のデーターを上記アド
レスに書き込む様にすればよい。

以上がキャラクタ−ディスプレイモードの場合の動作説
明である。

次にグラフィックディスプレイモードの場合の動作につ
いて説明を行う。

この場合、回路構成としてはキャラクタ−ゼネレーター
を要しなく、Ｒ，ＡＭ４と制御部２が主要な要素となる
。

先ずＲＡＭ４に記憶されるグラフィックパターンは、中
途にキャラクタ−ゼネレーターの様なデーター変換媒体
を用いないので表示パターンそのままである。

従って、例えば横８絵素分を１単位としてＲＡＭ４に書
き込み、或いは読出される。

従ってＲＡＭ４のアドレスの指定は８絵素分のデークー
を出力することとなる。

ＲＡＭ４へのデーターの書き込みは、上述したキャラク
タ−ディスプレイモードの場合と同一であり、データー
の読み込みも同じである。

しかるにキャラクターゼ゛ネレータ−７は使用しないの
でＲＡＭ４の出力ライン２０はアドレスセレクタ５に対
して意味がなく、データーセレクタ８に対してのみ意味
がある。

そして、ライン２５はこのモードの時常にＲＡＭ４の出
力ライン２０を選択する様コントロールされている。

次段の並列人力直列出力シフトレジスタ９及びビデオＩ
ＩＪ御部１０の動作については上述のキャラクタ−ディ
スプレイモードの場合と全く同一である。

又１画面上に新たな絵素を書き映す場合においても」二
連の場合と同じである。

只、書き込みを行う１単位が８絵素分である点て上述の
場合と少しく異なる。

以上、キャラクタ−ディスプレイモードとグラフィック
ディスプレイモードの場合に分けてそれぞれの動作を詳
細に説明したが、以上−に本発明の要点であるグラフィ
ックディスプレイモード時でのキャラクタ−パターンの
重畳する手段、即ち、所望のキャラクタ−パターンをキ
ャラクタ−ゼネレーターから読み出し、次いでＲＡＭに
書き込む制御回路につき詳細に述べる。

図において、表示モードがグラフィックディスプレイモ
ードになっている場合を考える。

即ち、同図中キャラクタ−ゼネレーター７はグラフィッ
クパターン表示に関与していなく、データセレクタ８は
、コントロールバス１１に接続されたライン２５により
ＲＡＭ４の出力ライン２０を選択し有効化している。

この状態で、成るキャラクタ−を表示させる場合は、先
ず表示すべきキャラクタ−コードをライン２１のコント
ロールによりアドレスセレクタ５に入力させライン２２
上に出力させる。

従ってこ。のコードはキャラクタ−ゼネレーター７の上
位アドレスを示すことになる。

又、前述した走査線アドレスライン３３の信号に相当す
る信号はアドレスバス１３に乗す、ライン２１のコント
ロールによりアドレスセレクタ６、ライン２３を介して
キ・ヤラクターゼネレータ−７に入力される。

従ってこの走査線アドレス信号はキャラクタ−ゼネレー
ター７の下位アドレスを示すことになる。

ここで、例えば１キャラクタ−パターンが７本の走査線
で成立するものとすれば、先ず１番目の走査線のそのキ
ャラクタ−のパターンをキャラクターゼ゛ネレータ−７
から読み出してくるために、ｃｐｕｌからアドレスバス
１３に１番目の走査線に相当する’ ｏ ｏ ｏ ”の
テ゛−ターを出力する。

そうすれば、キャラクタ−ゼネレーターγはそのキャラ
クタ−の−・番目の走査線のパターンとなる８ビツトの
デ゛−クーをライン２４に出力し、これをデーター制御
回路１２に入力する。

尚、テ゛−タセレクタ８への入力はライン２５によって
選択されていないので無効である。

データー制御回路１２に人力された上記データーはライ
ン２７によりデーターバス１４に乗せる様コントロール
される。

この時点でｃｐｕｌは画面上にそのキャラクタ−の一番
目のパターンを表示すべきアドレスをアドレスバス１３
に出力し、同時にライン１５によりアドレスセレクタ３
がアドレスバスの入力を選択・有効化しライン１９を介
してＲＡＭ４のアドレスを指定しつつ、且つライン１６
を有効化して書き込み状態にすることによって、データ
ーバス１４に乗っている上記データーを書き込む様にす
る。

次に、当該キャラクタ−の２番目の走査線のパターンを
Ｒ，、Ａ Ｍ ４に書き込むために、上記と同じ様にそ
のキャラクタ−のコードをｃｐｕｌからデーターバス１
４に乗せるが、ｃｐｕｌからアドレスバス１３に乗せる
走査線アドレス信号のデークーは００１．、にし、ライ
ン２１のコントロールにより、各々のデーターはライン
２２と２３に取り出され、キャラクタ−ゼネレーター７
の上位アドレス及び下位アドレスとなる。

斯るアドレス指定によって出力された当該キャラクタ−
の２番目の走査線のパターンは、データ制御回路１２を
介してデーターバス１４に乗せられ、次いでこのデータ
ーが上述した１番目のパターンの下に表示されるように
それに相当したアドレスがｃｐ口１からアドレスバス１
３に出力されて、アドレスセレクタ３を介してＲＡＭ４
に入力し、ライン１６を有効づけることにより当該キャ
ラクタ−の２番目のパターンがＲＡＭＪ内に書き込まれ
る。

以下、７番目の走査線のパターンをＥ、 Ａ Ｍ ４に
書き終えるまで上述のオペレートが繰り返され、所望の
キャラクタ−パターンがグラフィック画面に映し出され
ることとなる。

以上、詳述した動作から、グラフィックディスプレイモ
ードに於けるキャラクタ−パターンの重畳はｃｐｕＩ内
のソフ］・ウェア負担を重くすることにはならない。

即ち、ソフトウェアー上考慮すべき点は各セレクタ３，
５，６，８等のコン１へロールを少しく複雑にする点と
、アドレスバス上の走査信号をＣＲＴディスプレイの走
査に同期させる点のみであり、キャラクタ−パターンの
コードをｃｐｕＩ内で直接発生させる場合に起こりうる
メモリーの増大、ソフトウェアの複雑化等の欠点から完
全にのがれることができるものである。

而してこの様な効果を奏するのはグラフィックデ・イス
プレイモードにおいてもキャラクタ−ゼネレーターを有
効に利用したからであり、その効用は特に高価な、メモ
リーを節減出来る点て、極めて優れているということが
できる。

【図面の簡単な説明】

図は本発明の実施例である。 １・・・・・・Ｃｐ ｕ、２・・・・・・制御部、４・
・・・・・ＲＡ Ｍ、７・・・・・・キャラクタ−ゼネ
レーター、１２・・・・・・データー制御回路。

Claims (1)

【特許請求の範囲】
1. １ グラフィックパターン又はキャラクタ−コードを記
   憶し、且つＣＲＴ表示画面と一対−の関係にあるメモリ
   ーと、キャラクタ−コードを所望のキャラクタ−パター
   ンに変換するキャラクタ−ゼネレーターを基本構成体と
   し、前記メモリーがグラフィックパターンを記憶してい
   る状態で更にキャラクタ−パターンを重畳する場合に、
   該キャラクタ−パターンを前記キャラクタ−ゼネレータ
   ーから読み出しつつ前記メモリーに書き込むようにした
   ことを特徴とするＣＲＴディスプレイ駆動方式。