JPS58162152A - ル−プ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ループ伝送方式に関し、特にループ回線の多
重通信において、代数的符号化法則を用いてフレーム同
期および誤ビット自動訂正を行うループ伝送方式に関す
るものである。

従来よりデータ伝送では、送信側から情報符号を連続し
て伝送し、受信側でこの符号の変換点（“１″′から“
０゛′へ、あるいは０″から１′”へ）により受信用の
タイミングを取り出し、そのタイミングで受信符号を検
出して同期をとる同期方式と、調歩式のように、ｌキャ
ラクタの始めにスタート・ピッドＯを付加し、キャラク
タ・ビットの最後にストップ・ピッＦ“１１を付加して
、送信側から送出することにより、受信側ではスタート
・ビットを検出してキャラクタの始めを、またストップ
・ビットを検出してキャラクタの終りを知り、送信側と
同一タイミングで受信動作を行うような１キヤラクタご
とに同期をとる非同期方式とがあるＯ 同期方式において、実際には、受信側で自己タイミング
を発生し、受信符号の変換点から摘出した受信タイミン
グを補正する方法が用いられる。

また、１つの回線で多数の符号伝送チャネルを得るため
にフレーム伝送が行われるが、この場合にはフレーム同
期が必要である。

すなわち、従来、伝送フレームに同期させるためには、
情報ブロックに関係のない同期用ファンクション符号（
例えばｌ’−３ＹＮｊ等）をフレームごとに伝送し、受
信側ではシフト・レジスタにフレームを受信すると同時
に上記ファンクション符号の検出を行うことによって、
フレーム受信回路にリセット・パルスを送出する方法が
用いられている。

このように、情報ブロックに無関係にファンクション符
号を付加すれば同期検出が可能であるが、もし伝送フレ
ーム中に映シンボルが発生し、情報フィールド中でファ
ンクション符号に変化する点が発生した場合には、受信
側で誤同期が生ずる。

これは、ファンクション符号のビット数を少くするほど
、誤同期発生の頻度が大きくなる。　ディジタル伝送方
式における多重度の高いリンク等の場合に、畝同期が起
ると伝送上の信頼度の低下を招くことになる。また、符
号伝送を行う場合に発生する課シンボルを受信側におい
て自動的に訂正するとき、訂正のために伝送したシンボ
ル数と同数の情報シンボルを伝送する必要があるので、
その時間だけ伝送を休止しなければならない。このよう
な欠点があるため、ディジタル伝送方式では、自己訂正
方式を用いていない。

本発明の目的は、このような従来の問題を解決するため
、融通性のあるチャネル構成が可能なループ回線を利用
して多重通信を行い、かつ代数的符号化の法則を用いて
同期を検出し、さらに伝送フレームの受信と並行して誤
ビットの自動訂正を行うことにより、多重通信路の信頼
度の向上を図ったループ伝送方式を提供することにある
。

上記目的を達成するため、本発明のループ伝送方式は、
閉回路を形成する伝送路を一方向にフレーム伝送するル
ープ伝送方式において、伝送路上の各ノードの送信端末
から一定長の伝送フレームを繰ね返し伝送する場合、こ
の伝送フレームの符号語を代数的符号化の法則によって
構成し、受信端末では伝送フレームの始め符号に引き続
いて代数的符号化の法則を用いて受信情報のＩＪ算を行
い、割り切れたときのタイミングで受信クロック位相を
設定し、フレームの受信と並行して受信フレームの直前
の７レームの誤りを訂正することを特徴とする。

以下、本発明の実施例を、図面により説明する。

（イ）同期方法 第１図は、送信側における生成多項式による割算回路の
論理図である。

符号語は、その生成多項式ｇ（Ｘｌによって、任意の情
報シンボルを係数にもち、度数が（Ｋ−１）、ないしそ
れ以下の多項式を割算することにより作成される。　い
ま、符号語を構成する各ビットの論理値を成分とするベ
クトルを考えて、これを符号ベクトルと呼ぶ。　一般に
、符号ベクトルは与えられたに個の情報シンボルとそれ
に続（ｎ−に個のチェック・シンボルからなるように構
成される。このチェック・シンボルが自己訂正符号に該
当するものである。

上記のような符号化法の中に巡回符号と呼ばれるものを
得る方法があり、次のような手順で算出する。　いｌ、
ｆ、ｐｏを、Ｘ”　”＋　Ｘ”　”ｒ。、　ｘｎ−ｋを
含むに個の係数が任意の情報ビットであって、かつｎ−
により小さい度数の係数が０であるような多項式である
とする。これは、最初のｎ　−Ｋ個の成分がＯで、これ
に続くに個の成分が任意の情報ビットからなるベクトル
に対応する。このような多項式ｆ。■）を生成多項式ｇ
α）で割算すると、次の関係式が成立する。

ｆｏｏｏ　−ｇｍｑｌＸ）＋ｒｌＸ）　　　　　　　・
・・（１）上記α）式において、ｒ（Ｘ）はｇ■）の度
数であるｎ　−により小さい度数をもっている。　した
がって、上記α）式から次式が導かれるＯ ｆ（，００−ｒ（Ｘ）−ｇ（Ｋ）ｑｏｏ　　　　　　　
・−・（２）上記（２）式で、ｆｏｏＯ−ｒｏｏを代表
とする剰余類（ｔｏｏｏ−ｒ■）は、符号ベクトルであ
る。ｒ（イ）はｎ　−Ｋより小さい度数をもつからＸｎ
−にあるいはそれ以上の度数のすべての項はＯである。

しかし、ｆｏ（イ）のｎ　−Ｋより小さい度数のすべて
の項は０であるから、ｆ、■−ｒｏｏの高い度数の項は
与えられた情報ビットであり、低い度数の項は情報ビッ
トで定まるチェック・ビットの−ｒ（Ｘ）である。

このような結合された符号ベクトルは、筒１図に示す回
路により作ることができる。ｆｏＯＯの生成多環式ｇｏ
ｏによる割算が、第１図に示されている。

Ｋ個の高度数係数である情報ビットと、ｎ−に個の低度
数係数としてＯをもつ多項式ｆ。ＩＸ）は、最後の係数
がシフト・レジスタの低度数の位置にシフトされるまで
、高度数係数から先にシフト入力される。　情報シンボ
ルに対してに個、および低度数の０に対してｎ−に個の
合計ｎ個のシフトを行う必要力ｆＴｏる。　第１図では
、ｆ（、（Ｘ）＝　ｑｏ十ｑＩＸ　＋ｑ、Ｘ＋　・・・
　ｑ、Ｘ”をｇ　ｆＸ）　＝　ｇｏ十ｇＩＸ　＋ｇ２Ｘ
２＋・・・ｇ、　ｘ”　ｋでｍ算する動作が示されてお
り、出力は最初の入力シンボルがシフトルジスタの最後
の段に到着する最初のｎシフトに対して０である。次に
、最初のＯでない出力が現われる。これは’　ｑｎｇｎ
Ｌｋで、商の最初の係数である。１５する式の各係数ｇ
１に対し多項式９４ｇ（イ）が被除数から差しぢ１かれ
なければならないので、これを第１図のフィードバック
回路により行う。　全部でｎ回シフトを行った後、完成
した商が出力に現われる。そして、残余ｒ（イ）がシフ
ト・レジスタに含まれる。残余ｒ（Ｘ）は、チェック・
ビットに負号を付加したものであるから、これらチェッ
ク・ビットは（ｆｏＯＯ）の低度数位置の０に代入され
、符号ベクトルが形成されるものである。

送信は、次のようにして行われる。すなわち、先ずに個
の情報シン・ポルを第１図のデバイスにシフト入力する
とともに、これと並行して通信チャネルに送信する。Ｋ
個の情報シンボルがシフト・レジスタに入力され終ると
同時に、レジスタのｎ−に個のビットは残余を保持する
ことになる。

これは、チェック・シンボルに負号を付加したものであ
る。次に、シフト・レジスタのフィードバック回路を切
替回路（ロ）で切断し°Ｃ１シフト・レジスタの内容を
シフト出力する。このとき、シフト・レジスタを出力す
るビットを転極しながら、切替回路（イ）の１および２
の接点のうち、２を通って通信チャネルに送信する。こ
れらのｎ　−Ｋ個のチェック・シンボルは、Ｋ個の情報
シンボルきともに符号ベクトルを完成する。　なお、回
路３は、始め符号と終り符号の送出回路である。

第２図は、本発明の実施例を示す受信側回路のブロック
図である。

受信側において、第１図に示した方法で送信された符号
ベクトルが入力すると、この符号は生成多項式ｇ（イ）
で割り切れることになる。　復号器は、受信した符号を
蓄えておくバッファ・レジスタ７と、受信符号をｇｏｏ
で割算するシフト・レジスタ牛を具備する。そして、割
算の残余の各ビットがすべて０になれば、誤りなく符号
ベクトルを受信で゛きたことになり、これを検出するこ
とにより伝送フレームの受信同期をとることができる。

第２図において、シフト・レジスタ４は第１図のメモリ
・デバイスｒ。〜ｒｎ−に−１および係数デバイス−ｇ
。−ｇｎ−ｋ　等を有しており、受信端子（ホ）から入
力される符号を割算する。同時に、受信符号はバッファ
・レジスタ７に入力され、一時蓄槽される。　検出回路
５は、シフト・レジスタ牛の各ビットがすべてＯになる
ことを検出してりｐツク発生器６に信号を送出する。多
相クロック発生器６は、受信側論理回路の多相タロツク
を作るため、ビット・クロック端子（ト）からクロック
が供給されることにより動作する。　端子（ト）からの
クロックは、第２図のその他のブロックにも供給され、
これにより各動作を行う。検出回路５の出力←）は、シ
フト・レジスタ牛の各ビットがＯとなったときに発生し
、これにより多相タロツク発生器６をリセットする。多
相クロック発生器６がリセットされることにより、バッ
ファ・レジスタ７の各シンボルから論理積回路（す）を
介して出力されるタイミングを適正ニするように、多相
タロツクの位相が設定される。そして、出力端子体）に
は、伝送フレームの各スロット・タイムにおいて、それ
に対応するフレームの構成ヒツトの内容が読出される。

　リセット・パルスは、受信符号のフレームごとに発生
することになるが、もし誤りが発生すれば当然りセット
・パルスも発生しない。しかし、多相クロック発生器６
に供給されるクロックは、このリセット・パルスには無
間係であるとすると、直前の伝送フレームを受信したと
きのリセット・パルスで多相クロックの位相が合ってい
れば、現在のフレームでリセットが行われなくても、正
しい位相の多相クロックが得られる。リセット・パルス
がなくても多相タロツクは発生するが決してリセット・
パルスが不要というわけではなく、このリセット・パル
スがなければ当然受信符号のフレームに同期できなくな
るため、やはり伝送フレームが正しく受信されたときに
は多相クロック発生器６をリセットする必要がある。

伝送フレームを構成している符号は、生成多項式ｇ（イ
）で割り切れる。伝送フレームは、とのような符号によ
って満たされるフィールドで占められている。符号が割
り切れた時点で、第２図のリセット線（イ）によね受信
側の多相クロック発生器６をリセットし、受信側で正常
な動作位相を保持する。

ところで、伝送フレームは伝送休止時間をおかずに連続
して伝送されてくる。このような状態において誤ビット
が発生し、シフト・レジスタ４で作られた割算の残余が
正常のタイミングにおいて０にならなかった場合におい
ては、次の伝送フレームが正しく伝送されてきてもやは
り割算の残余が０にはならない。したがって、このよう
なことがαＤ 起らないようにするには、伝送フレームの符号ベクトル
以外のフィールドに伝送フレームの始め、および終りを
示す特定符号構成のファンクション・フィールドを設け
る必要がある。　すなわち、第１図の送信側に、切替回
路（ハ）、および始め終り符号送出回路３を設け、切替
回路ヒ）（ロ）が復旧して入力端子に次の情報ビットが
出現する前に、切替回路（ハ）を１から２に転極して、
送出回路３から終り符号に続いて始め符号を送信した後
、元の状態に復帰する。

受信側では、この終り、および始め符号が検出された直
後から生成多項式ｇ（イ）による割算を開始する。この
ためには、終りと始め符号を検出する回路を設ける必要
があり、第２図のシフト・レジスタ８がこの役目を果し
ている。シフト・レジスタ８は、受信端子（ホ）から入
力した符号をシフトしながら受信し、各ビットの論理値
で作られる符号構成が上記の終りと始めのファンクショ
ン符号構成であるとき、リセット出力をシフト・レジス
タ手に送り割算回路の残余レジスタをリセットする。

（１２ 始め、終り符号を設けて、これを受信側で検出する方法
は従来から行われているが、本発明では、これにより直
ちに多相クロック回路６をリセットすることなく、さら
に符号ベクトルの検出を行った上で多相タロツク回路６
をリセットするのである。　なお、第２図のシフト・レ
ジスタ８を用いずに、残余レジスタをリセットするには
、伝送フレーム長に等しいスペース時間を設けることが
必要であるが、これは、伝送能率の損失が大きいので望
ましくない。すなわち、ある伝送フレームの終りと次の
伝送フレームの始め符号の間には、長いスペースの休止
時間を置かないようにすべきである。

（→訂正方法 第３図は、本発明に用いられる誤り訂正回路のブロック
図であり、第４図は本発明の実施例を示す同期および誤
ビット訂正・並列実行回路のブロック図である。

いま、符号ベクトル（ｆ（イ））が送信されたとする０
このとき誤りが発生し、受信側では符号ベクトルよりも
Ｆ（イ）だけ異なる符号が受信されたものとすると、］
！１（Ｘ）が畝りパターンである。そして、受信符号を
ｇ（イ）で割算することによって誤抄ノぜターンも割算
されるが、この割算をパリティ・チェックと呼ぶことに
する。パリティ・チェックの結果が残余Ｒ（ト）である
とすれば、次式が成立する。

Ｅ（イ）−ｇ（イ）ｓｏｏ＋ｕｃｘ　　　　　　　　・
・・（３）残余Ｒ（ト）にＸｌを乗じてｇｏｏで割算す
ると、次のように表すことができる。

Ｘ’ＲＣＸ）−ｇｏｏｓ１００＋Ｒ１（Ｘｉ　　　　　
　−・・（４）上記（３）式と（１）式から次式が導か
れる。

ｘ’１ｌ（Ｘ）−Ｒ１（Ｘ）−Ｘ’ｇ（Ｘ１８（Ｘｌ＋
ｇ００Ｓ、（Ｘ）　　・・・（５）上記５）式は（Ｘ’
１ｌ（Ｘ）−Ｒ１（Ｘ））が符号ベクトルであることを
示し、かつ（Ｘ’Ｅ　（Ｘｉ　）と（凡、（社））が同
゛じ剰余類に含まれるはずである０課りの訂正は、上記
の）式の左辺を実行するものであり、第３図番こ示す回
路を用いて実施される０ 第３図において、９は第１図に示すメモリ・デバイス（
ｒＯ””　ｒｎ−に−１）およびその周辺デノ（イスか
らなる回路を有するシフト・レジスタであり、その内容
はＲ１（Ｘ）である、　（ホ）は、通信チャネルの受信
端子で、符号受信中は切替回路（ロ）を閉じ、切替回路
に）を開放する。パリティ・チェックは、受信符号ベク
トル全体にわたって符号化のときに用いた割算回路９に
より計算される。同時に、受信符号ベクトルはバッファ
１０に記録される。パリティ・チェックは受信符号ベク
トルの受信完了と同時に終了し、次に、上記の）式によ
る訂正を行うために切替回路（ロ）を開放し、切替回路
に）を閉じる。

シフト・レジスタ９は、順次シフトされて、１つのシン
ボルが読出されると同時に、バッファ１０からも１つの
シンボルが読出される。この過程は繰り返えされて、課
９があるステップでは、バッファ１０の出力シンボルか
らシフト・レジスタ９の出力シンボルを演算器１１でぢ
［き算することにより誤りが訂正される。　（へ）は、
この訂正出力を得る端子である。

誤りパターンの最も起り易い形としては、バースト誤り
がある。このバースト誤りのパターンは、（ｘｊｎ（ｘ
））のように表される。したがって、この（１υ ときの受信符号は（ｆ（Ｘ＋ＸｊＥ（Ｘ））となる。

ｆ（Ｘ）＋ｘｊＢ（１をｇ（Ｘ）で割算することにより
受信側のパリティ・チェックが行われ、その残余が保持
される。　残余がＯであれば符号語が正しく受信されて
いるが、０でなければ誤り情報を含んでいることになる
。

ここで、（ｆｌ）は符号ベクトルであるから、ｆＯｏけ
ｇ（Ｘ）で割切れる。したがって、パリティ・チェック
の残余は、ＸｊＢ（Ｘ）をｇ（Ｘ）で割ったものに等し
い。

いま、ＸｊＢ（Ｘ）が次式で表されるものとする。

ＸｊＢ（Ｘｉ−ｇ（Ｘ）Ｓ（Ｘｌ＋Ｒ（Ｘｉ　　　　　
　　・・−（６）ここで、Ｒ（Ｘ）はｇ（ＸＩの度数ｎ
−により小さい度数をもっている。

前記ら）〜（５）で説明した誤り訂正方法と第３図の回
路は、上記ＸｊＢ　（Ｘ）を決定するものである。

前記（３）式ニオイテ、（ｕ（ｘ））−（ｘｊＢ（ｘ）
）トＬ、またｉ　−ｎ　−ｊであるとすると、次式が導
かれる。

Ｘ１Ｒ（Ｘｉ　−Ｘ１＋ｊＢ　（Ｘ）　−Ｘ１ｇ　（Ｘ
）　Ｓ　（Ｘ）−（Ｘ”−１）Ｂｏｏ−ＸｇｏｏＳ（Ｘ
ｌ＋Ｂ（Ｘ）（１６） ・　・　・　　σ） ここで、Ｘｒ′−１はｇ（Ｘ）で割切れるものであり、
Ｂ（Ｘ）がｇ（Ｘｌの度数ｎ−によりも小さい度数をも
つ場合には、Ｂ（Ｘ）はＸＲ（Ｘｌをｇ（Ｘｉで割算し
たときの残余でなければならない。このことから、上記
（イ）。

（０式の操作は、Ｂ（Ｘ）を削除することに外ならない
。

なお、Ｂ（Ｘ）の度数がｎ−によりも大きくなった場合
には、誤り訂正能力の限界を越えるので、他の手段によ
って訂正を行うことになる。

第２図は受信側でフレーム同期を行う回路であ抄、第３
図は受信側で誤り訂正を行う回路である。

これらを用いて同期と瞑り訂正が可能な回路を作るため
には、第２図の回路を改良する必要がある。

第２図のシフト・レジスタ４は、第３図のシフト・レジ
スタ９に対応し、第２図のバッフ７・レジスタ７は、第
３図のバッファ・レジスタ１０に対応する。したがって
、第２図を訂正可能な回路に改良するには、バッファ・
レジスタ７の出力側で第３図に示す回路方式を採用する
必要がある。

しかし、とのｉｔの状態では、復号中に第２図の受信端
子に）から引き続き受信することが不可能となる。そこ
で、第２図のシフト・レジスタ４を２個設けて、一方は
第２図の状態を保持するが、他方は第３図の目的にした
がって、誤り訂正を行えばよい。すなわち、第２図の多
相クロック発生回路６からの多相タロツクにより、バッ
ファ・レジスタ７に符号をセット完了するタイミングで
シフト・レジスタ４の内容を、他方のシフト・レジスタ
９に転写し、以後、第３図に示す誤り訂正を行えばよい
。

同期と誤ビットの訂正を同時に行う回路を、第４図に示
す。この回路は、同期用シフト・レジスタ１４と、その
出力がＯになったことを検出する同期検出回路１３と、
同期検出回路１３の出力によってリセットされる多相ク
ロック発生回路１６と、課り訂正用シフト・レジスタ１
１と受信符号を入力するバッファ・レジスタ１２と、多
相クロックによりシフトされるシフト・レジスタ１７と
、リセット回路１５とから構成されている。

受信端子に）に入力されたｌフレームの符号が同期用シ
フト・レジスタ１４およびバッファ・レジスタ１２に入
力されると、シフト・レジスタ１４は入力符号をｇ（Ｘ
）で割算して残余を出力する。シフト・レジスタ１４−
の出力がＯになったことを同期検出回路１３により検出
すると、その出力で多相クロック発生回路１６をリセッ
トする。多相タロツク発生回路１６から、ｌフレームの
符号が終了する時刻を示すクロックが出されると、同期
用シフト・レジスタ１４の内容をこれと同−論理構成の
シフト・レジスタ１１に転写し、以後、バッファ・レジ
スタ１２から出力される受信符号を訂正して次段のバッ
ファ・レジスタ１７に転送スる。

引き続いて受信される伝送フレームの割算を実行するに
は、シフト・レジスタ１４の残余はクリアされている必
要があるので、リセット回路１５の出力信号をリセット
線を介してシフト・レジスタ１４に送出する。

伝送フレームの所望のタイム・スロットにおける情報の
抽出、および他端末への送信は、訂正後のデータ、つま
りバッファ・レジスタ１７の出力（１９） 側で多相クロックの指示により行われる。第４図のＲは
受信装置であり、Ｓは送信装置である。バッファ。レジ
スタ１７から受信装置ｆ　Ｒへの転送は、論理ゲー）１
，２．３を通し、多相タロツク出力とのアンドをとって
送出する。また、送信装置Ｓカラバッファ・レジスタ１
７の次に位置する伝送系への送信は、論理ゲー）４，５
．６を通し、多相クロック出力とのアンドをとってバッ
ファ・レジスタ１７に出力し、そこに一時記憶した後、
その内容を１ビツトずつシフトさせ、伝送系←）に１ビ
ツトずつ転送する。なお、論理ゲー）１，２゜３に加え
られるクロックは、これに対応する論理ゲート４，５．
６に加えられるクロックよりも、１ステツプだけ先に出
現されるように、多相クロック発生回路１６を構成する
必要がある。

（ハ）伝送系 （イ）同期方法と（ロ）誤り訂正方法で説明した符号伝
送方式の場合、伝送系は第５図、第６図のように構成す
ることができる。

第す図は、本発明の実施例を示すループ伝送系（２０） の接続図であり、第６図は第５図における端末の伝送符
号処理部のブロック図である。

伝送リンクを流れる符号形式は、一定長の伝送フレーム
の繰り返しから形成され、各フレームは情報部分と情報
符号部分を前記（イ）で述べたような代数的法則にした
がって割算を行い、その残余符号を付加して構成される
。伝送網のノードである各端末、あるいはサブ・システ
ムは第５図に示スようにループ状に接続される。第５図
において、ループ網αＯま、交換Ｊｆ％、２６を中心に
して、端末２０゜２１．２２、情報処理機２３、発着呼
処理機２５、およびサブ・システムαと２間の交換を行
う交換機２４をループ状に接続して伝送網を形成する。

サブ・システムβも、ループ状伝送路を形成している。

ループ状伝送路αに接続される各ノードは、上記の伝送
フレームを一方向に伝送し、これを巡回させる。伝送フ
レームの情報部分は、複数個のフィールドに分割され、
例えば第１フイールドの一般情報、第２フイールドの通
話情報、および第３フイールドの発着呼情報等に割当て
られる。

α網の交換機２６および発着呼処理機２５以外の７一ド
局に対し″Ｌ！−ｔ、時分割スロットが配分されており
、第１．第２フイールドはそれぞれ交換機２６により処
理され、第３フイールドは発着呼処理機２６で処理され
る。　ループ網においては、交換機２４．２６と発着呼
処理機２５以外のノード局に、同一の伝送符号処理機能
を具備する必要がある。

第５図における端末２１の伝送符号処理部は、第６図に
示すような構成を有している。

第６図において、マスタクロック源２８は、電圧制御に
より自動調整が可能であり、各回路に対してビット・ク
ロックと動作クロックを配分する。

回線終端器の受信部２９は上位局からの信号を受信する
と、その中のスクランプリングされたベースバンド信号
をサンプル値データ系２７に送ることにより、サンプル
値データ系２７はベースバンド信号よりビット・クロッ
クのタイミング情報を検出する。サンプル値データ系２
７は、ビット・クロックによって動作し、その出力であ
るタイミング情報が０になる方向に制御する電圧をマス
タクロックｗ、２８の発振周波数制御端子に加える。

ベクトル・レジスタ３２は、マスタクロック源２８から
の動作クロックとビット・り四ツクにより次、の伝送フ
レーム処理を行う。すなわち、受信部２９の出力をデス
クランプリング回路３０を通してベクトル・レジスタ３
２に入力する。ベクトル・レジスタ３２は、第４図に示
すシフト・レジスタ１１゜１４、同期検出回路１３、お
よびバッファ・レジスタ１２等の他に受信符号レジスタ
を具備し、このレジスタにより１ビツト・シフトして最
下位にデスクランプリング回路３０からの出力のｌｉ！
＝’ットを入力する。このとき、上記の代数的な法則に
より割算を行い、その結果によって訂正された受信符号
ベクトルの最高位シンボルから順次、次段の送受信回路
３３に送出する。送受信回路３３は、伝送系とそれを用
いて通信する端末装置デバイスとの間で交換される符号
のバッファを行うものであって、第４図に示すバッファ
・レジスタ１７とその内容を制御するクロック発生回路
１６によ（２の り構成され、伝送フレームの情報フィールドのシンボル
数のシフト・レジスタを主体とする。そして、送受信回
路３３は、ベクトル・レジスタ３２の出力符号の内容を
シフトすることによって受信し、シフト・レジスタの出
力を次の割算回路３４に送出する。これと並行して、端
末２１に与えられたタイム・スロットにおいて、次の動
作を行う。

送受信回路３３と端末装置デバイスの間の符号交換を制
御するクロックは、第４図の多相タロツク発生回路１６
により作られる。そして、このクロック発生回路１６の
動作位相は、第６図のベクトル・レジスタ３２から得ら
れるリセット・パルスによって規正される。このタイミ
ングをもとにして、伝送フレームの第１．第２および第
３フイールドにおいて端末２１のために与えられたタイ
ム・スロットのタイミングを作る。伝送フレームの第１
フイールドに相当するタイミングで、送受信回路３３の
シフト・レジスタの内容を受信レジスタ３９に転送する
と同時に、送信レジスタ３６により送受信回路３３のレ
ジスタ内容を更新する。

（２句 同じようにして、伝送フレームの第２フイールドの端末
２１のために与えられたタイよングで、送受信回路３３
の内容を受信レジスタ４０に転送し、送受信回路３３を
送信レジスタ３７の内容で更新する。また、伝送フレー
ムの第３フイールドの端末２１用のタイミングにおいて
、送受信回路３３から例えば受信呼情報を受信レジスタ
４１に転送し、送信呼情報を送信レジスタ３８から取出
し、送受信回路３３の内容を更新する。送受信回路３３
のレジスタからの転送とその内容更新は、第４図に示す
バッファ・レジスタ１７において行われるもので、転送
と更新を行うシンボル位置は、第１゜第２、および第３
フイールドによってそれぞれ異なっている。送受信回路
３３のレジスタ内容は、シフトされることによって、送
受信回路３３の出力に通信相手の端末に送信される情報
の符号が現れる。この符号は割算回路３４に入力され、
ここで第１図に示すように、送信側の代数的符号化の法
則にしたがって割算が行われる。割算回路３４−は、送
受信回路３３における伝送フレームの情報シンボルの伝
送を終った状態で、そのときまで行ってきた割算の結果
の符号を上記情報シンボルに代って送信し、再び情報シ
ンボルを伝送する形、つまり送受信回路３３の出力を送
信する形に復帰する。

次段のスクランプリング回路３５は、下位局に送信する
符号をスクランプリングする機能を有し、最終段の終端
回路＋２は、下位局への伝送回線の終端である。

従来、情報通信方式においては、符号伝送途中で発生す
る課りを再送等の方法によって訂正しているが、本発明
においては自動訂正を行うので、再送のための処理の頻
度を減少させることができる。したがって、通信線が集
中する中央情報処理装置では、再送処理により占有され
るメモリと時間を減少することになる。

以上説明したように、本発明によれば、融通性のあるル
ープ伝送路のディジタル伝送網において、多重伝送ルー
トの誤同期の確率を極小にし、かつ伝送フレームの受信
と並行して談ビットの自動訂正を行うので、網の伝送信
頼度を著しく向上する。

【図面の簡単な説明】

第１図は送信側における割算回路の論理図、第２図は本
発明に用いるフレーム同期回路のブロック図、第３図は
本発明に用いる瞑り訂正回路のブロック図、第４図は本
発明の実施例を示す同期および誤ビット訂正・並列実行
回路のブロック図、第６図は本発明の実施例を示すルー
プ伝送系の接続図、第６図は第５図における端末の伝送
符号処理部のブロック図である。 １１：誤り訂正シフト・レジスタ、１２：バッファ・レ
ジスタ、１３二同期検出回路、１４：同期用シフト・レ
ジスタ、１５：リセット回路、１６：多相クロック発生
回路、１７：バッファ・レジスタ、１８，１９：端末デ
バイス、２０，２１，２２：端末、２３：情報処理機、
２４：網間交換機、２５＋発着呼処理機、２６：交換機
、２７：サンプル値データ系、２８：マスタクロック源
、２９：１４部、３０：デスクランプリング回路、３１
゜４２：終端回路、３２：ベクトル・レジスタ、（２７
） ３３：送受信回路、３４：割算回路、３５；スクランプ
リング回路、３６〜３８：送信レジスタ、３９〜４１：
受信レジスタ。 Ｇ２８） 第２図 ８ 第３図

Claims (1)

【特許請求の範囲】
1. Ｍ＠路を形成する伝送路を一方向にフレーム伝送するル
   ープ伝送方式において、伝送路上の各ノードの端末から
   それぞれ一定長のフレームを繰り返し伝送し、該フレー
   ムの始め符号に続いて符号語を代数的符号化の法則によ
   り割算し、割り切れたときのタイミングで受信クロック
   位相を設定し、フレームの受信と並行して受信フレーム
   の直前のフレームの誤りを訂正することを特徴とするル
   ープ伝送方式。