JPS58162995A - Pattern analogy calculator - Google Patents
Pattern analogy calculatorInfo
- Publication number
- JPS58162995A JPS58162995A JP57045418A JP4541882A JPS58162995A JP S58162995 A JPS58162995 A JP S58162995A JP 57045418 A JP57045418 A JP 57045418A JP 4541882 A JP4541882 A JP 4541882A JP S58162995 A JPS58162995 A JP S58162995A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- parameter
- stored
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 38
- 238000009825 accumulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 241000270666 Testudines Species 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Character Discrimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は2つのパターン間の類似度を求めるパターン類
似度計算装置に関し、予じめ知られた標準パターンと未
知の入カバターンとの類似度を算出する事に依ってこの
未知の入カバターンをパターン認識する事を目的とした
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern similarity calculation device that calculates the similarity between two patterns, and is based on calculating the similarity between a standard pattern known in advance and an unknown input pattern. The purpose of this method is to pattern recognize this unknown input pattern.
この11ハタ一ン類似度計算装置は、主にパターン化さ
れた音声、文字箒の情報の認識処理等iこ用いられるも
のであって、特に音声パターンを扱う場合化は、その時
間軸の伸縮に依る音声パターンの変動を除去する必要が
あり、この為に動的計−法の手法を用いる事が提案され
ている。This 11-layer similarity calculation device is mainly used for recognition processing of patterned speech and character information, and in particular when dealing with speech patterns, the expansion and contraction of the time axis is important. It is necessary to remove fluctuations in speech patterns caused by noise, and it has been proposed to use a dynamic counting method for this purpose.
斯様な動的針−法を用いたパターン類似度計算手法を音
声パターンを例に挙げて説明する。音声パターンとして
は例えば周波数スペクトル値をパラメータとした時系列
が用いられるが第1図化示す如く「サクラ」の音声の音
声パターンであっても、その発声状態に依つて時間軸が
非線形に伸縮し、この為系列数8の音声パターンAと系
列数9の音声パターンSとの間のパラメータ15とbs
、及びa6とb6が同一音素に属さなくなるので、d3
とb3との誤差及び16とb6との誤差及び0とb9と
の誤差が極端に大会くなってしまう。A pattern similarity calculation method using such a dynamic needle method will be explained using a voice pattern as an example. As a voice pattern, for example, a time series with frequency spectrum values as parameters is used, but as shown in Figure 1, even in the voice pattern of the voice "Sakura", the time axis expands and contracts non-linearly depending on the utterance state. , Therefore, the parameter 15 and bs between the voice pattern A with 8 sequences and the voice pattern S with 9 sequences
, and since a6 and b6 no longer belong to the same phoneme, d3
The error between and b3, the error between 16 and b6, and the error between 0 and b9 become extremely large.
そこで、第2図に示す如く、両パターンA%B間の各パ
ラメータmi、bjの組合せ座111(i、j)必要が
あり、この為の手段が動的計画法である。Therefore, as shown in FIG. 2, there is a need for a combination 111 (i, j) of each parameter mi, bj between both patterns A%B, and the means for this purpose is dynamic programming.
斯る動的計画法−ζ依れば、上述の最適対応経路Pを検
知すると同時に、この最適対応経路Pに位置する両パタ
ーンA、Bの各パラメータmi、bj間の誤差dの積算
値Sが求められ、この最小誤差積算値Sに依って両パタ
ーンA、B間の類似度が算出される。具体的には、第2
図に示す如く、最適対応経路Pは座標(1,1)の点X
を始点、座標(8,9)の点Yを終点とし、しかも極端
な非ず座標(i、j)に限定された範囲内に存在する事
を前提とし、次の漸化式が計算される。According to such dynamic programming method-ζ, at the same time as detecting the above-mentioned optimal corresponding path P, the integrated value S of the error d between each parameter mi and bj of both patterns A and B located on this optimal corresponding path P is calculated. is determined, and the degree of similarity between both patterns A and B is calculated based on this minimum error integrated value S. Specifically, the second
As shown in the figure, the optimal corresponding path P is the point X at coordinates (1, 1)
The following recurrence formula is calculated, assuming that the starting point is the point Y with coordinates (8, 9) and the ending point is within the range limited to the extreme non-zero coordinates (i, j). .
S(1、1)=d(1、1)ただし
d(i、j)−1亀1−bjl 即ち、令弟2図の座
標(4,3)点ア番と着目してみると、積算値S(4,
3)は座標(4,2)点イでの積算値S(4,2)、座
標(3,3)点つでの積算値S(3,3)及び座標(3
,2)Alでの積算値S(3,2)の内最小の値例えば
Si、2)Kこの点アでの誤差d(4,3)を加算した
ものである。そして点41点つ0Alについてもすでに
夫々同様の計算処理が行なわれて細り、Alでの積算値
S(3,2)は座標(3,1)点オでの積jE値s(3
,1)、座11(2,2)点力テノ積算値S(2,2)
、及び座標(2,1)点キでの積算値S(2,1)の内
最小の値、例えば積算値S(2,1)にこのAlでの誤
差d(5,2)を加算したものである。尚、上記点イで
の積算値S(4,2)の導出については、座11(4,
1)点が前記した座標の範囲の前提条件から外れる為に
、Alでの積算値S(3,2)、点オでの積算値S(3
,1)、の二者の内の小さい方の値、にこの点イでの誤
差d(4,2)が加算されたものである。そして、点キ
での積算値S(2,1)は、座II(2、0)点、及び
座標(1,0)点が存在しセ漬士二座標(I、1)始点
Xの積算値S(1,1)即ち誤差d(1,1)にこの点
専の誤差d (2、1)を加算したものである。斯して
、座標(4、3)’点アでの最小誤差積算値S(4,3
)は結局S(4,3)−d(1,1)+d(2,1)+
d(3,2)+d(4,3)
となり、結果的に始点Xから点アに至る最適経路qが点
キ、Alを経たものであることが判明する。S (1, 1) = d (1, 1) where d (i, j) - 1 turtle 1 - bjl In other words, if we focus on the coordinates (4, 3) point a number of the younger brother 2 figure, the integration Value S(4,
3) is the integrated value S(4,2) at the coordinate (4,2) point A, the integrated value S(3,3) at the coordinate (3,3) point, and the integrated value S(3,3) at the coordinate (3,3) point
, 2) The minimum value among the integrated values S(3, 2) at Al, for example, Si, 2) K is the sum of the error d(4, 3) at this point A. The same calculation process has already been performed on each of the 41 points 0Al, and the integrated value S(3,2) at Al is the product jE value s(3,2) at the coordinate (3,1) point O.
, 1), seat 11 (2, 2) point force teno integrated value S (2, 2)
, and the minimum value of the integrated value S(2,1) at the coordinates (2,1) point K, for example, the error d(5,2) at this Al is added to the integrated value S(2,1). It is something. In addition, regarding the derivation of the integrated value S (4, 2) at the above point A,
1) Since the point deviates from the preconditions of the coordinate range described above, the integrated value S(3,2) at Al and the integrated value S(3, 2) at point O.
, 1), and the error d(4, 2) at this point A is added to the smaller value of the two. Then, the integrated value S (2, 1) at point K is the integration value of the starting point This is the value S(1,1), that is, the error d(1,1) plus the error d(2,1) specific to this point. Thus, the minimum error integrated value S(4,3)' at point A with coordinates (4,3)'
) ends up being S(4,3)-d(1,1)+d(2,1)+
d(3,2)+d(4,3), and as a result, it is found that the optimal route q from the starting point X to point A passes through points K and A.
同様にして、第2図に示す両パターンA、−fの客パラ
メータ* i、b jの組合せ座標(i、j)の内、白
丸、及び黒丸で示された全ての座標について、i及びj
の小さなものから順次su、t)を算出すれば最終的に
8(8,9)が得られ、この結果として最適対応経路P
が判明し、この8(8,9)の値が小である程、これ等
両パターンA、lの類似度が高い事になる。Similarly, among the combination coordinates (i, j) of the customer parameters *i, b j of both patterns A and -f shown in FIG. 2, for all coordinates indicated by white circles and black circles, i and j
If su, t) are calculated sequentially from the smallest one, 8 (8, 9) is finally obtained, and as a result, the optimal corresponding path P
It turns out that the smaller the value of 8 (8, 9), the higher the similarity between these two patterns A and l.
従来のこの種類似度計算装置は、第3図に示す如く、上
段及び下段レジスタ群R1,lL2を有し、上段レジス
タ群に1は標準パターン人のパラメータa1.亀2・・
、亀甲の夫々番こ対応する第1.第一2.・・・第8レ
ジスタr11.r12.・、rlll と付属レジス
タr10とからなり、下段レジスタ群R2も又同様に第
1.第2.・・・、第8レジスタr 21 、 rzz
そして、計算処理前の初期状態に於いてはこれ等のレジ
スタ群R1,R2の全てのレジスタには格納可能な最大
値−が書き込まれている。計算処理の第1ステツプに於
ては、第4図に示す如く、土中
段レジスタ群R1の第ルジスタr11に積算値S(1,
1)、第2レジX l r 12に積算値8(2,1)
Ili3レジスタxs6r−積算値S (5、1)h<
新f=sc書き込まれ、この後、上段レジスタ群R中の
内容が下段レジスタ群IL(f′に退避される。第2ス
テ・プに於いては、この時の下段レジスタ群IL2の付
属レジスタr20の値曽と、その第2レジスタr12
属レジスタr10の値曽と、その内の最小値、即ち、二
つの最大値−に依って強制的に最小値となる積算値S(
1,1)を選択し、この値番こ誤差d(1,2)を加算
した積算値S(1,2)が導出され、上段レジスタ群R
1の第ルジスタr11に貯えられる。そして、これに続
いて、下段レジスタ群[2に貯えられた各2つの積算値
S、Sと、直前の計算処理に依って上段レジスタ群IL
11こ貯えられた積算値Sと、からなる三値の内の最
小値6ζ誤差dを加算した各積算値S(2,2)、S(
3,2)、S(4,2)が順次導出され、上段レジスタ
群R1の各レジスタr12.r13.r14番こ順次導
えられ、その後、上段レジスタ群R1の全ての内容が下
段レジスタ群R2に退避される。As shown in FIG. 3, this conventional type similarity calculation device has upper and lower register groups R1, 1L2, and the upper register group has 1 as the standard pattern person's parameter a1. Turtle 2...
, the first corresponding to each number of tortoise shells. 1st 2. ...8th register r11. r12. , rllll and an attached register r10, and the lower register group R2 is also composed of the first . Second. ..., 8th register r 21 , rzz
In the initial state before calculation processing, the maximum storable value - is written in all registers of these register groups R1 and R2. In the first step of the calculation process, as shown in FIG. 4, the integrated value S(1,
1), the integrated value 8 (2, 1) in the second register X l r 12
Ili3 register xs6r - integrated value S (5, 1) h<
New f = sc is written, and after this, the contents of the upper register group R are saved to the lower register group IL (f').In the second step, the attached register of the lower register group IL2 at this time is The integrated value S (which is forced to become the minimum value depending on the value Z of r20, the value Z of its second register r12, the value Z of the genus register r10, and the minimum value among them, that is, the two maximum values -)
1, 1) is selected, and the integrated value S(1, 2) is derived by adding this value number error d(1, 2), and the upper register group R
It is stored in the first register r11. Following this, the two integrated values S, S stored in the lower register group [2 and the upper register group IL depending on the previous calculation process]
Each integrated value S(2,2), S(
3,2), S(4,2) are sequentially derived, and each register r12 . r13. r14 is sequentially derived, and then all the contents of the upper register group R1 are saved to the lower register group R2.
斯して、第3〜第9ステーJプに於ける計算処理も同様
に実行され、上段及び下段レジスタ群IL1、IL2が
入カバターンBのパラメータb1からb9に4向う方向
に順次平行移動し、最終的に上段レジ■
スタR1の第8レジスタr18に最小の誤差積算値S(
8,9)が貯えられる。In this way, the calculation processing in the third to ninth stages J is executed in the same way, and the upper and lower register groups IL1 and IL2 are sequentially translated in four directions from the parameters b1 to b9 of the input cover turn B, Finally, the minimum accumulated error value S(
8, 9) can be stored.
斯る計算処理に於いて重要な事は、最適対応経路の制限
条件を満足する為に、例えばII5ステ嘩■
ブに於ける上段レジスタ群R1の第2レジスタR12に
は、積算値S(2,5)=S(2,4)+d (4:2
.−1rs )を貯えないで強制的に最大値−を書き込
まなければならない。即ち、これに依っ■
て上段レジスタ群鼠1の第3レジスタr13に貯えるべ
き値S(3,5)を計算するのに、第4図の■
矢印で示す如く下段レジスタ群R2の第2レジスタr2
2(F)積算値S(2,4)<−と、第3レジスpr’
1stv積算値S(3,4)<−と、の二者の内■
の最小値を選択し、上段レジスタ群IL1の第2レジス
タr12の値−を選択する事が避けられる。従って、例
えば標準パターンAのパラメータa2と入カバターンB
のパラメータb5との極端化非縁形な対応が除外される
事になる。What is important in such calculation processing is that in order to satisfy the restriction conditions of the optimal correspondence path, for example, in stage II5, the second register R12 of the upper register group R1 contains the integrated value S(2 ,5)=S(2,4)+d(4:2
.. -1rs) must be forcibly written to the maximum value -. That is, in order to calculate the value S(3,5) to be stored in the third register r13 of the upper register group Mouse 1 based on this, the second register of the lower register group R2 is r2
2(F) integrated value S(2,4)<- and third register pr'
1stv integrated value S(3,4)<-, the minimum value of (2) is selected, and it is possible to avoid selecting the value - of the second register r12 of the upper register group IL1. Therefore, for example, parameter a2 of standard pattern A and input cover pattern B
This means that extreme non-edge correspondences with parameter b5 will be excluded.
しかしながら、上述の理由から第4ステ噌プに於いて、
上段レジスタ群IL1の第2レジスタr12−こ最大値
−を書き込み、第5ステ噌プではその第2レジスタr1
2#こ、第6ステツプではその第3レジスタr15に、
第7ステ叩プではその第4レジスタr14に、及び第8
ステツプではその第5レジスタr15に、夫々最大値−
を書き込む事は、斯る類似度の計算処理を複雑にし、計
算速度の低下を来たすものである。However, for the reasons mentioned above, in the fourth step,
The second register r12 of the upper register group IL1 is written, and in the fifth step, the second register r12 is written.
2# In the sixth step, the third register r15 is
In the seventh step, the fourth register r14 and the eighth
In the step, the maximum value - is stored in the fifth register r15.
Writing such a similarity complicates the calculation process and causes a decrease in calculation speed.
また、上述の如き、従来装置化於いては、例えば系列数
8の標準パターンAの各パラメータIL112、・・・
aa4ζ対応した第1.第2.・・・第8レジスタを有
する上段及び下段レジスタ群を固定して備えているが、
入カバターンBの各パラメータb1、b2.・・・b9
の系列数は常K例えば9とは限らず、褪声の毎に興なる
時間長に従って、この系列数も増減する事lこなる。従
って、入カバターンBのパラメータb」の系列数が例え
ば7であれば、上述の計算ステ噌プ数は7で済むが、こ
の系列数が増せば増すほど針算ステ噌プ数も増加し、こ
の場合番とは、さらに計算速度の低下を来たす事になる
。Furthermore, in the conventional apparatus as described above, each parameter IL112 of the standard pattern A having 8 series, for example,
The first one corresponding to aa4ζ. Second. ...Although the upper and lower register groups including the 8th register are fixedly provided,
Each parameter b1, b2 of the input cover turn B. ...b9
The number of sequences is not always limited to, for example, 9, and may increase or decrease depending on the length of time that occurs each time the voice fades. Therefore, if the number of series of parameter b of input cover turn B is, for example, 7, the number of calculation steps described above is only 7, but as the number of series increases, the number of calculation steps also increases. In this case, the calculation speed will further decrease.
本発明は、上述の恵与と鑑みてなされたものであり、計
算処理の簡略化を計った類似度計算装置を提供するもの
である。The present invention has been made in view of the above-mentioned benefits, and provides a similarity calculation device that simplifies calculation processing.
第5図に本発明の類似度計算装置の一実施例の構成を示
す。(1)は標準パターン人の8個のパラメータa1.
a2.・・・、18を格納した標準パターンメモリ、(
2)は入カバターンBの9個のパラメータb1.b2.
・、b9を格納した入カバターンメモリであり、こ
の場合最大10系列のパラメータが格納可能となってい
る。(3)は誤差算出回路であ、す、標準パターンメモ
リ(1)から各スイッチF1、F2.・・、Faを介し
て得られる各パラメータmlと、入カバターンメモリ(
2)から各スイッチG1、G2.・・・、G?を介して
得られる各パラメータbjと、の誤差d(工i、丁j)
が算出される。FIG. 5 shows the configuration of an embodiment of the similarity calculation device of the present invention. (1) is the standard pattern person's eight parameters a1.
a2. ..., standard pattern memory storing 18, (
2) is the nine parameters b1. of input cover turn B. b2.
・, b9 is an input pattern memory that stores parameters, and in this case, a maximum of 10 series of parameters can be stored. (3) is an error calculation circuit that calculates the standard pattern memory (1) for each switch F1, F2 . ..., each parameter ml obtained via Fa and the input pattern memory (
2) to each switch G1, G2 . ..., G? Each parameter bj obtained through
is calculated.
(4)はレジスタ群であり、第6図に示す如く、上記両
パターンA%Bの各パラメータxi、bjの組合せ座標
(i、j)の内、1=j−n(ただしn=1.2.・・
・、8)となる組合曽座標(n、n)に対応する中央レ
ジスタ(財)と、組合せ座標(n+1、n)、(n+2
.n)に夫々対応する第1゜第2水平レジスタ(42,
−と、組合せ座IICn+3+”)に対応する付属水平
レジスタ(錨と、組合せ座標(n、n−H)、(n、n
+z)に夫々対応する第1.第2垂直レジスター、−と
、組合せ座標(n、n+3月(対応する付属垂直レジス
ターと、から構成されている。(5)は最小値検知回路
であり、上記レジスタ群(4)の各レジスタの内からス
イッチW1.W1.Wl 、W2 、W2 、W2、−
、Ws 。(4) is a register group, and as shown in FIG. 6, among the combination coordinates (i, j) of each parameter xi, bj of both patterns A%B, 1=j-n (however, n=1. 2.
・,8) The central register (goods) corresponding to the combination Z coordinates (n, n) and the combination coordinates (n+1, n), (n+2
.. the first and second horizontal registers (42, 42, n) respectively corresponding to
- and the attached horizontal register (anchor and combination coordinates (n, n-H), (n, n
+z), respectively. It consists of a second vertical register, -, and a corresponding attached vertical register for combination coordinates (n, n+3). (5) is a minimum value detection circuit, and is a Switches W1.W1.Wl, W2, W2, W2, - from inside
, Ws.
Ws、Ws、のいずれかを介して入力される三入力値の
内から、最小値を選択出力するものである。The minimum value is selected and outputted from among the three input values input via either Ws or Ws.
(6)は加算器であり、上記最小値検知回路(5)から
の最小値に上記誤差算出回路(3)から得られる誤差値
・を加算した最小誤差積算値が得られる。そして、この
値がスイッチW1、W2.・・・Wsのいずれかを介し
てレジスタ群(4)化入力され、常に最大値〜を保持す
る付属水平レジスタ(鏝並びに付属垂直レジスタ(資)
を除くいずれかのレジスタ姐1(転)、啜。(6) is an adder, which obtains a minimum error integrated value by adding the error value obtained from the error calculation circuit (3) to the minimum value from the minimum value detection circuit (5). This value is then used for switches W1, W2. . . . An attached horizontal register (an trowel and an attached vertical register (equipment) that is input to the register group (4) through one of the Ws and always holds the maximum value ~
Any register except 啜1 (transfer), 啜.
(ハ)、vaの内容が書き換えられる。(c) The contents of va are rewritten.
次に斯る本発明装置の動作を第6図を参照しつつ説明す
る。先ずレジスタ群(4)の中央レジスタ(6)には0
を書き込み、残りの各レジスタ(転)、・・・、(資)
には、これ等レジスタに格納可能な最大値−を書き込ん
でおく、そして第1ステ雫プ番こ於いてはスイッチW1
.W1.W1.を閉じる事に依って、最小値検知回路(
5)は中央レジスタ(社)の値0と第1水平レジスタ(
転)の値−と第1垂直レジスタ(aの値−との内の最小
値0を出力し、これと同時にスイッチF1及びG1を閉
じる車番ζ依って誤差算出回路(3)から誤差d(1,
1)を得、加算器(6)に於いてこの誤差d(1,1)
と上記最小値検知回路(5)からの値0との和d(1,
1)、即ち積算値8(1,1)が導出される。斯して得
られた積算値S(1,1)は、スイッチW′1を閉じる
事に依って、第6図の?で示す如く、中央レジスタ(仙
に新たに書き込會れる。そして次に、スイッチW2.W
2、W2.及びF2 、G1を閉じる事に依って、上記
最小値検知回路(5)からの積算値S(1,1)に上記
誤差算出回路(3)からの誤差d(2,1)を加算(6
)シた;S(1,1)+d(2,1)即ち積算値S(2
、1)が得られ、スイッチW2を閉じる事に依−で、こ
の値が第6図の鼠0で示す如く、第1水平レジスターに
新たに書き込まれ、これに続いてスイッチW3 、Ws
、Ws 、F3 、G1゜Wsを閉じる事に依ってS
C2,1>+dC5゜1)、即ち積算値S(3,1)が
算出され、第2水平レジスターに新たに書き込才れる。Next, the operation of the apparatus of the present invention will be explained with reference to FIG. First, the central register (6) of the register group (4) is set to 0.
Write and write each remaining register (transfer), ..., (capital)
Write the maximum value that can be stored in these registers in , and in the first step number switch W1
.. W1. W1. By closing the minimum value detection circuit (
5) is the value 0 of the central register (sha) and the first horizontal register (sha)
The error calculation circuit (3) outputs the minimum value 0 between the value of the first vertical register (a) and the first vertical register (the value of a), and at the same time closes the switches F1 and G1. 1,
1), and in the adder (6), this error d(1,1)
The sum d(1,
1), that is, the integrated value 8(1,1) is derived. The integrated value S (1, 1) thus obtained is changed to ? in FIG. 6 by closing the switch W'1. As shown in , a new write is made to the central register. Then, switch W2.
2, W2. By closing F2 and G1, the error d(2,1) from the error calculation circuit (3) is added to the integrated value S(1,1) from the minimum value detection circuit (5) (6
); S(1,1)+d(2,1), that is, the integrated value S(2
, 1) is obtained, and by closing switch W2, this value is newly written to the first horizontal register, as shown by mouse 0 in FIG.
, Ws , F3 , G1゜By closing Ws, S
C2,1>+dC5°1), that is, the integrated value S(3,1) is calculated and newly written to the second horizontal register.
さらに、スイーJチWa 、Wa 、Wa 、 F 1
. G2 。Furthermore, sweet Jchi Wa, Wa, Wa, F 1
.. G2.
W4を閉じる車番こ依って、S(1,1)+d(1゜2
)即ち積算値S(1,3)が算出され、この値が第6図
のに■で示す如く、第1垂直レジスタ(至)に新たに書
き込まれ、つづいて、スイッチWs。Depending on the car number that closes W4, S (1, 1) + d (1゜2
) That is, the integrated value S(1,3) is calculated, and this value is newly written to the first vertical register (to) as shown by ■ in FIG. 6, and then the switch Ws.
Ws 、Ws 、F 1.Gs 、Wsを閉じる事に依
って、S(1,2)+d(1,5)即ち積算値S(1,
3)が算出され、第2垂直レジスタ((転)に新たに書
き込まれる。Ws, Ws, F1. By closing Gs and Ws, S(1,2)+d(1,5), that is, the integrated value S(1,
3) is calculated and newly written to the second vertical register ((transfer).
以後第2〜第8ステツプの計算処理が順次行なわれるが
、第2ステツプを例に挙げて、第6図及び第7図を参照
しつつ、この第2ステツプでの針路1及び第2水平レジ
スタ(転)、(0,第1及び第2垂直レジスタ(至)#
mIにはすでに各積算値s(1ン・
凸)、1)、S(2,1)、51.1)、5(1゜””
2 ) 、 S (1、5)が貯えられており、付属水
平レジスタ(4IA及び付属垂直レジスタ(資)には計
算処理前の初期状態時に書き込まれた最大値−が保存さ
れている。先ず、スイッチW1.W1.W1 、F2、
G2.Wlを閉じる事に依って、第7図(ilに示す如
く、第1垂直レジスタ卿の積算値S(1,2)中央レジ
スタ(社)の積算値S(1,1)、第1水平レジスタ(
42の積算値S(2,1)の三者の内の最小値と、誤差
d(2,2)と、を加算してなる最小誤差積算値8(2
,2)を算出し、この値が、同図(Ilに示す如く、中
央レジスタ(41)に新たに書き込まれる。続いて、ス
イリチW2 、W2 、W2 。Thereafter, the calculation processing of steps 2 to 8 is performed sequentially, but taking the second step as an example and referring to FIGS. (transition), (0, 1st and 2nd vertical register (to) #
mI already has integrated values s (1 n convex), 1), S (2, 1), 51.1), 5 (1°)"
2), S (1, 5) are stored, and the maximum value - written in the initial state before calculation processing is stored in the attached horizontal register (4IA) and the attached vertical register (material). First, Switch W1.W1.W1, F2,
G2. By closing Wl, as shown in FIG. (
The minimum error integrated value 8(2,2) is obtained by adding the minimum value of the three integrated values S(2,1) of
, 2), and this value is newly written to the central register (41) as shown in FIG.
F3.G2.Wlを閉じる事−こ依って、第7図(II
)に示す如く、中央レジスタ(社)の積算値S(2,2
)第1水平レジスターの積算値S(2、1) 、第2水
平レジスタ(43の積算値S(3,1)、の三者の内の
最小値と、誤差d(3,2)と、を加算してなる最小積
算値S(2,3)を算出し、この値が、同図(−)に示
す如く、第1水平レジスタ(0に新たに書き込まれる。F3. G2. Closing Wl - Therefore, Figure 7 (II
), the integrated value S(2,2
) The minimum value of the three, the integrated value S (2, 1) of the first horizontal register, the integrated value S (3, 1) of the second horizontal register (43), and the error d (3, 2), A minimum integrated value S (2, 3) is calculated by adding the values, and this value is newly written to the first horizontal register (0) as shown in the figure (-).
次−こ、スイッチW3 、Ws 、Ws。Next, switch W3, Ws, Ws.
p 4 、 G 2 、 Wsを閉じる事に依って、第
7図il+に示す如く、第1水平レジスタ(42の積算
値s(3,2)、gli2水平レジスタ罎の積算値S(
3,1)付属水平レジスタ(鏝の最大値−、の三者の内
の最小値、即ち実質的には、同図の2本の矢印で示す如
く、値S(3,2)、S(5,1)の三者の内本
の最小値と、誤差d(f、2)と、を加算してなる最小
誤差積算値S(4,2)を算出する車番こ依って、標準
パターン人のパラメーター4と入カッずターンBのパラ
メータb1との極端な非線形対応を除外し、この値S(
4,2)を第7図(lvllc示す如く、第2水平レジ
スタ@に新たに書き込む。尚付属水平レジスタ(財)は
最大値−を保持しつづける。By closing p 4 , G 2 , and Ws, the integrated value s(3,2) of the first horizontal register (42) and the integrated value S(
3,1) The minimum value of the three attached horizontal registers (the maximum value of the trowel -), that is, the values S(3,2), S( Depending on the car number, the standard pattern is calculated to calculate the minimum error integrated value S (4, 2), which is obtained by adding the minimum value of the three inner values of 5, 1) and the error d (f, 2). Excluding the extremely non-linear correspondence between the person's parameter 4 and the parameter b1 of the input turn B, this value S(
4, 2) is newly written to the second horizontal register @ as shown in FIG. 7 (lvllc).The attached horizontal register continues to hold the maximum value -.
さらに、スイッチW4 、W4 、W4 、 F2 、
Gs 。Furthermore, switches W4, W4, W4, F2,
Gs.
W4を閉じる事に依って、第7図(lvllこ示す如く
、同図(+>の場合と同様に最小誤差積算値S(2,3
)を算出し、この値が、同図(V)に示す如く、第1垂
直レジスタ(至)番ζ新たに書き込まれる。そして最後
を閉じる事に依って、第7図Mに示す如く、同図(1)
の場合と同様に実質的に2本の矢印で示す如く、値S(
1,3)、S(2,3)の三者の内の最小値と、誤差d
(4,2)とを加算してなる最小誤差積算値S(2,4
)を算出する事に依って、標準パターン人のパラメータ
ー1と入カバターン島のパラメータb4との極端な非線
形対応を除外し、この値8(2,4)を同図(vile
ζ示す如く、第2垂直レジスタ@に新た[11舎込む。By closing W4, the minimum error integrated value S(2,3
) is calculated, and this value is newly written to the first vertical register (to) number ζ, as shown in (V) of the same figure. By closing the last part, as shown in Figure 7M, the figure (1)
As in the case of , the value S(
1,3), S(2,3) and the error d
(4, 2) and the minimum error integrated value S(2, 4
), we exclude the extreme non-linear correspondence between the parameter 1 of the standard pattern person and the parameter b4 of the introvert island, and calculate this value 8 (2, 4) as shown in the same figure (vile
ζ As shown, a new [11] is stored in the second vertical register @.
尚、付属垂直レジスタ(資)は最大値−を保持しつづけ
る。斯して、第2ステツプでの計算処理は終了し、第6
図のtに示す如く、レジスタ群(4)は、各積算値が貯
えられた状態となり、以後第8ステ噌プ迄上述の第2ス
テツプと同様の計算処理がくり返し実行され、第6図の
破線の矢印で示す如く、各ステップ銀杏こレジスタ群(
4)は座標(i、j)を1とjが共に大なる方向へ平行
移動する事になる。Note that the attached vertical register (capital) continues to hold the maximum value -. Thus, the calculation process in the second step is completed, and the calculation process in the sixth step is completed.
As shown at t in the figure, the register group (4) is in a state where each integrated value is stored, and from then on, the calculation process similar to the above-mentioned second step is repeatedly executed until the eighth step. As shown by the dashed arrow, each step register group (
4) translates the coordinates (i, j) in the direction in which both 1 and j are large.
次に、第7ステツプ及び最終ステ啼プとなる先第8ステ
ップでの計算処理について述べる。第7ステ噌プに於い
ては、第6図の及■に示す如く、レジスタ群(4)の第
2水平レジスタ(至)には、座標(9,7)に対応した
積算値S(9,7)が貯えられるはずであるが、標準パ
ターン人には第9番目のパラメータa9が存在しない。Next, the calculation processing in the seventh step and the eighth step, which is the final step, will be described. In the seventh step, as shown in FIG. , 7) should be stored, but the ninth parameter a9 does not exist in the standard pattern person.
従って、実際にこのレジスタ(41に貯えられた値?は
意味を持たないものであるが、この値?が第8ステツプ
に於標準パターン人のパラメータxiの系列数が8であ
り、入カバターンBの系列数が9であるので、第2図に
示した最適対応経路の終点Yの座標(8、9) I〔対
応する最小誤差積算値S(8,9)が、第6図の鼠■の
レジスタ群(4)の第1垂直レジスターに貯えられる事
になる。尚、中央レジスタ(社)には、積算値S(a、
S)が貯えられ、第1及び第2水平レジスタ(43(a
並び番ζ第2垂直レジスタ(aには意味のない値?が貯
えられている。Therefore, the value ? actually stored in this register (41) has no meaning, but this value ? is used in the 8th step when the number of series of parameters xi of the standard pattern person is 8, and the input cover pattern B Since the number of sequences in is 9, the coordinates (8, 9) of the end point Y of the optimal corresponding path shown in Fig. 2 I [the corresponding minimum error integrated value S (8, 9) are The integrated value S(a,
S) are stored and the first and second horizontal registers (43(a
A meaningless value ? is stored in the sequence number ζ second vertical register (a).
従って、第8ステツプでの鼠■のj11垂直レジスタ(
aIと貯えられた最小誤差積算値S(8,9)番ζ基づ
いて類似度が得られる。即ち、この値S(8,9)が小
さい程、類似度は高(なる。Therefore, the j11 vertical register (
The degree of similarity is obtained based on aI and the stored minimum error integrated value S(8,9) number ζ. That is, the smaller this value S(8,9) is, the higher the degree of similarity is.
尚、上述の実施例に於いて、入カバターンBのパラメー
タ系列数を9として説明したが、この系列数が入カバタ
ーンメモリ(2)の格納可能な最大値10の場合には、
1!I6図のROで示す第8ステツプでのレジスタ群(
4)の第2垂直レジスターに貯えられたS(8,10)
に基づいて、両パターンA、8間の類似度が得られる。In the above embodiment, the number of parameter series of the input cover turn B is 9, but if this number of series is the maximum value 10 that can be stored in the input cover turn memory (2),
1! The register group at the 8th step (RO in Figure I6)
4) S(8,10) stored in the second vertical register
Based on this, the similarity between both patterns A and 8 is obtained.
さらに、標準パターン系列数Mが入カバターン系列数N
=8より小さい値、例えば、M−7又はM−6の場合6
Cは、第6図の10で示す第7ステリプでのレジスタ群
(4)の第1水平レジスタ@番こ貯えられるS(8,7
)、又は第6ステ噌プでのレジスタ群(4)の第2水平
レジスタIaK貯えられるS(8,6)、化基づいて類
似度が得4れる。Furthermore, the number of standard pattern series M is the number of input cover turn series N
= value smaller than 8, e.g. 6 for M-7 or M-6
C is stored in the first horizontal register of the register group (4) in the seventh step shown as 10 in FIG.
), or S(8,6) stored in the second horizontal register IaK of the register group (4) in the sixth step, the similarity is obtained based on 4.
さら番こ、以上−ζ説明した実施例に於いては、標準パ
ターンAの系列数Nx’8.、と固定し、しかも、非線
形な最適対応経路の許容範囲を定める為の水平及び垂直
レジスタ夫々の個数をxzt、x2と設定したが、パラ
メータの種類によって、標準パターンAの系列数Nは適
宜決定され、しかも、水平及び垂直レジスタ夫々の個数
K及びLも同数の必要はないが、これ等の数k及びLは
、はぼL=L−1/!Nとするのが妥当であろう。In the embodiment described above, the number of sequences of standard pattern A is Nx'8. , and the numbers of horizontal and vertical registers to determine the allowable range of the nonlinear optimal correspondence path were set as xzt and x2, respectively. However, the number of series N of standard pattern A is determined as appropriate depending on the type of parameter. Moreover, the numbers K and L of horizontal and vertical registers do not need to be the same, but these numbers k and L are approximately L=L-1/! It would be appropriate to set it to N.
斯様な本発明のパターン類似度計算装置を用いて、音声
認識を行なう番こは、複数の認識音声の顧準童声パター
ンを貯えておき、これ等各標準音声パターンと人、″J
f声パターンとの類似度を計算し、最も類似度の高い標
準音声パターンを検知すれば、この時の内め音声を認識
できる。A bank that performs speech recognition using such a pattern similarity calculation device of the present invention stores a plurality of standard children's voice patterns of recognized speech, and compares each standard speech pattern with a person, "J".
By calculating the similarity with the f voice pattern and detecting the standard voice pattern with the highest degree of similarity, the internal voice at this time can be recognized.
本発明のパターン類似度計算装置は、以上の説明から明
らかな如く、N個及びM個のパラメータからなる標準及
び入カバターンを貯え、中央レジスタ、N個の水平レジ
スタ、L個の垂直レジスタ、レジスタ群に書き込まれた
最小誤差積算値に基づき次のステ噌プに於ける最小誤差
積算値を得、これ等の値−こ依って上記レジスタ群の内
容を書き換え、鍛終ステップに於けるレジスタ群のいず
れかのレジスタに貯えられている最小誤差積算値に基づ
いて両パターンASB間の類似度を求めるものであるの
で、上記付属水平レジスタ、及び付属垂直レジスタに常
に貯えられている最大値に依って、極端な非線形対応経
路の出現を防止する事ができるばかりか、従来装置の如
く、計算処理のステ噌プ毎にレジスタ群の特定レジスタ
に最大値を書き込んで行く処理を省略する事ができる。As is clear from the above description, the pattern similarity calculation device of the present invention stores standard and input patterns consisting of N and M parameters, and stores a central register, N horizontal registers, L vertical registers, and registers. Based on the minimum error cumulative value written in the group, the minimum error cumulative value in the next step is obtained, and based on these values, the contents of the above register group are rewritten, and the register group in the final forging step is Since the similarity between both patterns ASB is determined based on the minimum accumulated error value stored in any of the registers, the similarity is determined based on the maximum value that is always stored in the attached horizontal register and the attached vertical register. This not only prevents the appearance of extremely nonlinear correspondence paths, but also eliminates the process of writing the maximum value to a specific register in a register group for each step of calculation processing, which is required in conventional devices. .
さらには、計算処理のステ噌プ数を、入カバターン1の
パラメータの系列数Mと標準パターンAのパラメータの
系列数Nとの内、小さい方の系列数M又はNに設定でき
るので、例えば、入カバターンBのパラメータの系列数
Mが標準パターンAのパラメータの系列数Nより大であ
っても、Mステップに固定偏度を得る事ができ、斯る類
似度の計算処理を大巾に高速化する事が可能となる。Furthermore, the number of steps in the calculation process can be set to the smaller number of sequences M or N between the number of parameter sequences M of input cover pattern 1 and the number of parameter sequences N of standard pattern A, so for example, Even if the number M of parameter series of input cover turn B is larger than the number N of parameter series of standard pattern A, a fixed bias can be obtained in M steps, greatly speeding up the calculation process of such similarity. It becomes possible to convert into
また水平レジスタ及び垂直レジスタの数K及びLに依っ
て一義的番ζ非線形対応経路の許容範囲を決定でき、し
かも従来装置と比べてレジスタ群のレジスタの数を少な
くでき、斯る装置の構成を簡略化し得る。In addition, the allowable range of the unique number ζ nonlinear correspondence path can be determined by the numbers K and L of the horizontal and vertical registers, and the number of registers in the register group can be reduced compared to conventional devices, making it possible to improve the configuration of such a device. It can be simplified.
第1図は2つのパターンのパラメータ系列の変動を示す
模式図、第2図は2つのパターンの最適対応経路を示す
模式図、第3図及び第4図は従来の類似度計算装置の構
成及び動作を示す模式図、第5図は本発明のパターン類
似度計算装置の一実施例の構成を示すプロ噌り図、第6
図及び第7図は本発明装置の動作を示す模式図、である
。
(1)・・・標準パターンメモリ、(2)・・・入カバ
ターンメモリ、(3)・・・誤差算出回路、(4)・・
・レジスタ群、(5)・・最小値検知回路、(6)・・
・加算回路。
第1図
第2図
第6図
(
第7図
(1) +iv+
昭和57年7月lz日
1、事件の表示
昭和57年特許願第45418 号
2、発明の名称
パターン類似度計算装置
6、補正をする者
特許出願人
住所 守口市京阪本通2丁目18番地
名称(188)三洋電機株式会社
代表者 井 植 薫
4、代理人
住所 守口型京阪本通2了目18番地
6、補正の対象
明細書の、特許請求の範囲、の欄。
7、補正の内容
明細書第1頁第6行目の「特許請求の囲」を[特許請求
の範囲)と補正します。Fig. 1 is a schematic diagram showing the variation of the parameter series of two patterns, Fig. 2 is a schematic diagram showing the optimal correspondence path of the two patterns, and Figs. 3 and 4 are the configuration and diagram of a conventional similarity calculation device. A schematic diagram showing the operation, FIG. 5 is a professional diagram showing the configuration of an embodiment of the pattern similarity calculation device of the present invention, and FIG.
7 and 7 are schematic diagrams showing the operation of the apparatus of the present invention. (1)...Standard pattern memory, (2)...Input pattern memory, (3)...Error calculation circuit, (4)...
・Register group, (5)... Minimum value detection circuit, (6)...
・Addition circuit. Figure 1 Figure 2 Figure 6 (Figure 7 (1) +iv+
July lz, 1980 1, Indication of the case Patent application No. 45418 of 1988 2, Name of the invention Pattern similarity calculation device 6, Person making the amendment Patent applicant Address 2-18 Keihan Hondori, Moriguchi City Name (188) Sanyo Electric Co., Ltd. Representative Kaoru Iue 4, Agent Address Moriguchi Type Keihan Hondori 2 Ryo-me 18-6, Scope of Claims column of the specification to be amended. 7. Contents of the amendment The "Claims of claims" on the 6th line of page 1 of the specification will be amended to read [Scope of claims].
Claims (1)
A−(al、a2.−xi 、−、aN)を格納した標
準パターンメモリと、M個のパラメタ系列からなる入カ
バターンB=(bl、bz。 ・・・、bj、・・・、bM)を貯えた入カバターンメ
モリと、上記標準パターン人及び入カバターンBのパラ
メータxi、bj間の誤差d(mi、bj・)を算出す
る誤差算出回路と、上記両パターンA。 Bの第1番目のパラメータh 1.blの始点座標(1
,1)から任意のパラメータif、mJの組合せ座標(
1,J)に至る対応経路の内、その経路に存在する両パ
ラメータai、bjの各組合せ座標に於ける上記誤差算
出回路に依うて得られる誤1d(ai、bj)の総和が
最小となる値S(1、J)を算出する最小誤差積算回路
と、上記両パターンA、Bの各パラメータxi、bjの
組合せ座標(i、j)の内、組合せ座標(n、n)。 ただし、n=1.2.・・・、Nに対応する中央レジス
タ、組合せ座標(n+1.0)、(n+2 、n)、・
・・(n十lL、n)、ただし、K(Nに対応するに個
の水平レジスタ、繊合せ座標(n−1+1゜n)に対応
する常に格納可能な最大値を貯えた付属水平レジスタ、
組合せ座標(n、n+1)、(n#n+2)I・5(I
lln+L)lただし、L〈Mに対応するL個の垂直レ
ジスタ、及び組合せ座標(n 、 [1+L+1 )に
対応する常に格納可能−最大値を貯えた付属垂直レジス
タ、から構成されたレジスタ群ζ、を備え、上記最小誤
差積算回路の第nステ11番ど於ける計算値であるに個
の値scn+kan)mただしlxl、2.、、、Kが
夫々に個の上記水平レジスタに貯えられ、L個の値S(
n、n−1−1)ただしlxl、2.、、、Lが夫々L
個の上記垂直レジスターこ貯えられ、さらに値S(n、
n)が中央レジスタに貯えられており、次の第n+1ス
テヅプに於いては、これ等レジスタ群の多値に基づいて
最小誤差積算回路はに個の値S(n+1十に、n+1)
、L個の値8(n+j、n+1+1)、及び値S (n
+1 、 n+1 )を算出し、上記標準パターンAの
パラメータ系列数Nと、上記入カバターンBのパラメー
タ系列数Mとの両者の内、小なる数N又はMステ啼プに
於いて、上記レジスタ群の内、組合せ座標(N、M)k
対応した中央又は水平又は垂直レジスタの内容S(N、
M)で示される値に基づいて両パターンAB間類似度を
求める事を特徴としたパターン類似度計算装置。[Claims] 1) A standard pattern memory in which a standard pattern A-(al, a2.-xi, -, aN) consisting of N parameter sequences is stored in advance, and an input consisting of M parameter sequences. The error d(mi, bj・) and both patterns A above. First parameter h of B 1. Starting point coordinates of bl (1
, 1), the combination coordinates (
1, J), the sum of errors 1d(ai, bj) obtained by the above error calculation circuit at each combination coordinate of both parameters ai, bj existing on that path is the minimum. and the combination coordinate (n, n) of the combination coordinates (i, j) of each parameter xi, bj of both patterns A and B. However, n=1.2. ..., central register corresponding to N, combination coordinates (n+1.0), (n+2, n),...
...(nlL,n), where K (N horizontal registers corresponding to N, an attached horizontal register that always stores the maximum value that can be stored corresponding to the stitching coordinate (n-1+1゜n),
Combination coordinates (n, n+1), (n#n+2)I・5(I
lln+L)l However, a register group ζ consisting of L vertical registers corresponding to L<M and an attached vertical register that stores the maximum value that can always be stored corresponding to the combination coordinate (n, [1+L+1), , and the calculated value at the n-th step 11 of the minimum error accumulating circuit is the value scn+kan)m where lxl, 2. , , K are respectively stored in the above horizontal registers, and L values S(
n, n-1-1) but lxl, 2. ,,,L are each L
The above vertical registers are stored, and the values S(n,
n) is stored in the central register, and in the next (n+1)th step, the minimum error accumulation circuit calculates the values S(n+1 to n+1) based on the multiple values of these register groups.
, L values 8 (n+j, n+1+1), and values S (n
+1, n+1), and calculate the register group at the smaller number N or M step of both the number N of parameter series of the standard pattern A and the number M of parameter series of the cover turn B. Among them, the combination coordinates (N, M) k
The contents of the corresponding central or horizontal or vertical register S(N,
A pattern similarity calculating device characterized by calculating the similarity between both patterns AB based on the value indicated by M).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045418A JPS58162995A (en) | 1982-03-19 | 1982-03-19 | Pattern analogy calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045418A JPS58162995A (en) | 1982-03-19 | 1982-03-19 | Pattern analogy calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58162995A true JPS58162995A (en) | 1983-09-27 |
| JPS6252320B2 JPS6252320B2 (en) | 1987-11-04 |
Family
ID=12718712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57045418A Granted JPS58162995A (en) | 1982-03-19 | 1982-03-19 | Pattern analogy calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162995A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122980U (en) * | 1991-04-05 | 1992-11-05 | カルソニツク株式会社 | Heat exchanger |
-
1982
- 1982-03-19 JP JP57045418A patent/JPS58162995A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122980U (en) * | 1991-04-05 | 1992-11-05 | カルソニツク株式会社 | Heat exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252320B2 (en) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108170667A (en) | Term vector processing method, device and equipment | |
| JPS6184754A (en) | Extended address translation device | |
| CN109214193A (en) | Data encryption, machine learning model training method, device and electronic equipment | |
| JPWO2011121649A1 (en) | Voice recognition device | |
| JPS58132298A (en) | Pattern matching apparatus with window restriction | |
| JPS58162995A (en) | Pattern analogy calculator | |
| JP4837634B2 (en) | Memory access method using three-dimensional address mapping | |
| JP3850134B2 (en) | Data retrieval device | |
| JPS61145599A (en) | Continuous voice recognition equipment | |
| JPH0225552B2 (en) | ||
| JPS63188199A (en) | Pattern matching system | |
| JP4741208B2 (en) | Speech text data selection program for speech synthesis and text data selection device for speech synthesis | |
| JPH0556518B2 (en) | ||
| JP3059207B2 (en) | Network creation device | |
| JP3094473B2 (en) | Dynamic programming collator | |
| JPS62209497A (en) | Continuous voice recognition equipment | |
| JPH0367372A (en) | Verification method for integrated circuit mask pattern | |
| JPS6257039B2 (en) | ||
| JPS63188250A (en) | Memory circuit for optional word length | |
| JPH05250808A (en) | Sound recording system | |
| JPS62144200A (en) | Continuous voice recognition equipment | |
| JPS5816217B2 (en) | Connected region detection method | |
| JPH02195489A (en) | Character recognition post-processing device | |
| JPS61134879A (en) | Picture processing unit | |
| JPS6265090A (en) | pattern comparison device |