JPS5816498B2 - マルチプロセッサ処理システムの電源供給方式 - Google Patents
マルチプロセッサ処理システムの電源供給方式Info
- Publication number
- JPS5816498B2 JPS5816498B2 JP55048998A JP4899880A JPS5816498B2 JP S5816498 B2 JPS5816498 B2 JP S5816498B2 JP 55048998 A JP55048998 A JP 55048998A JP 4899880 A JP4899880 A JP 4899880A JP S5816498 B2 JPS5816498 B2 JP S5816498B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- power
- central processing
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Power Sources (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、マルチプロセッサ処理システムの電源供給方
式、特に複数台の中央処理装置系が複数群の周辺装置系
を共用するマルチプロセッサ処理システムにおいて、シ
ステムの信頼性を向上するために、上記中央処理装置系
の各母線と上記周辺装置系の各母線とにもうけられて互
に独立に制御される切換装置をもうけると共に、該各切
換装置やマイクロプロセッサを含む機能ユニットに対し
て夫々分割された補助電源ユニットを割当てかつ互に独
立した複数系統の交流電源から受電するよう構成したマ
ルチプロセッサ処理システムの電源供給方式に関するも
のである。
式、特に複数台の中央処理装置系が複数群の周辺装置系
を共用するマルチプロセッサ処理システムにおいて、シ
ステムの信頼性を向上するために、上記中央処理装置系
の各母線と上記周辺装置系の各母線とにもうけられて互
に独立に制御される切換装置をもうけると共に、該各切
換装置やマイクロプロセッサを含む機能ユニットに対し
て夫々分割された補助電源ユニットを割当てかつ互に独
立した複数系統の交流電源から受電するよう構成したマ
ルチプロセッサ処理システムの電源供給方式に関するも
のである。
データ処理システムの信頼性や処理能力を向上させるた
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、1つの中央処理装置系のダウン時にも他
の中央処理装置系によってバック−アップできるように
し、あるいは複数台の中央処理装置系による並列処理を
行ない得るようにすることが行なわれている。
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、1つの中央処理装置系のダウン時にも他
の中央処理装置系によってバック−アップできるように
し、あるいは複数台の中央処理装置系による並列処理を
行ない得るようにすることが行なわれている。
このシステム構成の場合、1つの中央処理装置系母線と
1つの周辺装置系母線とがその交差点において連繋され
て処理が実行される。
1つの周辺装置系母線とがその交差点において連繋され
て処理が実行される。
しかし、このようなシステム構成においては、1つの中
央処理装置系の障害、1つの周辺装置系の障害、あるい
は上記交差点をオン・オフする切換装置自体の障害など
において、他の健全な系における運転状態に非所望な影
響を与えないよう配慮することが考慮されなければなら
ない。
央処理装置系の障害、1つの周辺装置系の障害、あるい
は上記交差点をオン・オフする切換装置自体の障害など
において、他の健全な系における運転状態に非所望な影
響を与えないよう配慮することが考慮されなければなら
ない。
本発明は、上記の点を解決することを目的としており、
上記各交差点にもうけられる切換装置を互に独立に制御
できるよう構成すると共に、該各切換装置やその他のマ
イクロ・プロセッサを含む構成ユニットに対する電源を
補助電源ユニットから給電できるようにし、かつ2重化
構成の主電源をもうけるようにし、電源障害によるシス
テム・ダウンを防止した上で必要に応じて個別に上記補
助電源ユニットの電源を遮断できるようにすることを目
的としている。
上記各交差点にもうけられる切換装置を互に独立に制御
できるよう構成すると共に、該各切換装置やその他のマ
イクロ・プロセッサを含む構成ユニットに対する電源を
補助電源ユニットから給電できるようにし、かつ2重化
構成の主電源をもうけるようにし、電源障害によるシス
テム・ダウンを防止した上で必要に応じて個別に上記補
助電源ユニットの電源を遮断できるようにすることを目
的としている。
そして、そのために本発明のマルチプロセッサ処理シス
テムの電源供給方式は、複数台の中央処理装置系と複数
群の周辺装置系とが各中央処理装置系母線と各周辺装置
系母線とを切換装置を介してオン・オフすることによっ
て連繋されるマルチプロセッサ処理システムにおいて、
上記側々の中央処理装置系母線と個々の周辺装置系母線
との交差点に対応してもうけられて互に独立に制御され
る切換装置をもうけると共に、該複数の切換装置と電源
制御統轄管理部とを少なくとも有する構成処理装置をそ
なえてなり、該構成処理装置は、互に独立した複数系統
からの交流電源を受電して夫々直流に変換する主電源ユ
ニットと、該夫々の主電源ユニットの直流出力を並列に
接続してなる電源中継ユニットと、該電源中継ユニット
からの出力を夫々分散されて給電される複数の補助電源
ユニットとをそなえるよう構成され、上記電源制御統轄
管理部に存在するプロセッサを含む装置に対して複数個
の上記補助電源ユニットから給電せしめかつ上記複数の
切換装置の夫夫に対して上記補助電源ユニットの少なく
とも1つを個別に割当てて当該補助電源ユニットから給
電するよう構成したことを特徴としている。
テムの電源供給方式は、複数台の中央処理装置系と複数
群の周辺装置系とが各中央処理装置系母線と各周辺装置
系母線とを切換装置を介してオン・オフすることによっ
て連繋されるマルチプロセッサ処理システムにおいて、
上記側々の中央処理装置系母線と個々の周辺装置系母線
との交差点に対応してもうけられて互に独立に制御され
る切換装置をもうけると共に、該複数の切換装置と電源
制御統轄管理部とを少なくとも有する構成処理装置をそ
なえてなり、該構成処理装置は、互に独立した複数系統
からの交流電源を受電して夫々直流に変換する主電源ユ
ニットと、該夫々の主電源ユニットの直流出力を並列に
接続してなる電源中継ユニットと、該電源中継ユニット
からの出力を夫々分散されて給電される複数の補助電源
ユニットとをそなえるよう構成され、上記電源制御統轄
管理部に存在するプロセッサを含む装置に対して複数個
の上記補助電源ユニットから給電せしめかつ上記複数の
切換装置の夫夫に対して上記補助電源ユニットの少なく
とも1つを個別に割当てて当該補助電源ユニットから給
電するよう構成したことを特徴としている。
以下図面を参照しつつ説明する。
第1図は本発明が適用されるマルチプロセッサ処理シス
テムの一実施例構成、第2図は第1図図示の構成処理装
置の一実施例ブロック図、第3図は本発明にいう電源制
御統轄管理部の一実施例構成、第4図は構成処理装置に
おける一実施例電源系統図、第5図は第3図図示の状態
監視部と統轄管理補助装置とにおける一実施例電源系統
図、第6図は第2図図示の接続切換部における一実施例
電源系統図を示す。
テムの一実施例構成、第2図は第1図図示の構成処理装
置の一実施例ブロック図、第3図は本発明にいう電源制
御統轄管理部の一実施例構成、第4図は構成処理装置に
おける一実施例電源系統図、第5図は第3図図示の状態
監視部と統轄管理補助装置とにおける一実施例電源系統
図、第6図は第2図図示の接続切換部における一実施例
電源系統図を示す。
第1図において、1−1ないし1−mは夫々中央処理装
置、2−1ないし2−mは夫々中央処理装置系母線、3
−10,3−11.3−20.3−21.・・・・・・
3−m073−mlは夫々中央処理装置系チャネル、4
−10ないし4−npは夫々周辺装置系チャネル、5−
1ないし5− nは夫々周辺装置系母線、6−1ないし
5−nは夫々周辺装置系、7は補助入出カニニット、8
は構成処理装置、Sw1□ないしぷ■市は夫々切換装置
を表わしている。
置、2−1ないし2−mは夫々中央処理装置系母線、3
−10,3−11.3−20.3−21.・・・・・・
3−m073−mlは夫々中央処理装置系チャネル、4
−10ないし4−npは夫々周辺装置系チャネル、5−
1ないし5− nは夫々周辺装置系母線、6−1ないし
5−nは夫々周辺装置系、7は補助入出カニニット、8
は構成処理装置、Sw1□ないしぷ■市は夫々切換装置
を表わしている。
本発明の場合、システムの信頼性を向上するために、各
中央処理装置系母線2−1ないし2−mと各周辺装置系
母線5−1ないし5−nとの交差点に対応する位置に夫
々切換装置SW、 、ないし5Wrn nがもうけられ
る。
中央処理装置系母線2−1ないし2−mと各周辺装置系
母線5−1ないし5−nとの交差点に対応する位置に夫
々切換装置SW、 、ないし5Wrn nがもうけられ
る。
そして該各切換装置SW1□ないしSWmnは互に独立
に動作するよう構成されしかも互に独立にオン・オフさ
れ得る補助電源ユ)ニットから電源を供給されている。
に動作するよう構成されしかも互に独立にオン・オフさ
れ得る補助電源ユ)ニットから電源を供給されている。
中央処理装置1−1は母線2−1に連繋されているチャ
ネル3−10や3−11と共に1つの中央処理装置系を
構成し、同様に、・・−・・・中央処理装置i −mは
チャネル3−mo 、3−mlと共に11つの中央処理
装置系を構成している。
ネル3−10や3−11と共に1つの中央処理装置系を
構成し、同様に、・・−・・・中央処理装置i −mは
チャネル3−mo 、3−mlと共に11つの中央処理
装置系を構成している。
そして、例えば中央処理装置1−1は、任意の1つの周
辺装置系例えば6−1と連繋する場合、切換装置SW、
1をオン状態に切換えて処理を実行する。
辺装置系例えば6−1と連繋する場合、切換装置SW、
1をオン状態に切換えて処理を実行する。
当該処理を終了すると中央処理装置1−1は切換装置S
W。
W。
ンをオフ状態に切換えて周辺装置系6−1を切離なす。
言うまでもなく、該切換装置SW、 、に対するオン・
オフは図示を省略した例えば構成制御装置によって、他
中央処理装置による制御と競合しないよう管理される。
オフは図示を省略した例えば構成制御装置によって、他
中央処理装置による制御と競合しないよう管理される。
、 第2図は第1図図示の構成処理装置の一実施例ブロ
ック図を示す。
ック図を示す。
図中の符号8.SW、、なイシSWmn は夫々第1図
に対応し、9は接続切換部、10は手動構成制御部であ
って必要に応じてオペレータが手動によって切換装置8
■1、ないしSWmn;をオン・オフできるようにする
もの、11は状態監視部であって各部の電源ユニットの
、投入・切断制御や各部の電源状態を含む状態監視制御
を行なうもの、12は状態表示部であって切換装置5W
IiないしSWmn のオンまたはオフの状態を1表示
するもの、13は電源制御部であって各周辺装置系に対
する電源制御や各中央処理装置系母線に接続されている
チャネルなどに対する電源制御などを行なうもの、14
−81は外部装置電源制御部であって周辺装置系母線5
−1に接続される;チャネル4−10ないし4−1 p
などに対する電源制御を行なうもの、14−B2は外部
装置電源・制御部であって周辺装置系母線5−2に接続
されるチャネル4−20ないし4−2pなどに対する電
源制御を行なうもの、・・・・・・、14−Cmは外部
装置電源制御部であって中央処理装置系母線2−mに接
続されるチャネル3−moや3−mlなどに対する電源
制御を行なうもの、15−L15−2は夫々主電源ユニ
ットであって互に独立した入力AC100Vの電源から
直流電圧を得るもの、16−0,16−11 、・・−
・・−,15’=mnは夫々補助電源ユニットであって
切換装置SW1□ないしSWmnを含む各部に対して電
源を供給するものを表わしている。
に対応し、9は接続切換部、10は手動構成制御部であ
って必要に応じてオペレータが手動によって切換装置8
■1、ないしSWmn;をオン・オフできるようにする
もの、11は状態監視部であって各部の電源ユニットの
、投入・切断制御や各部の電源状態を含む状態監視制御
を行なうもの、12は状態表示部であって切換装置5W
IiないしSWmn のオンまたはオフの状態を1表示
するもの、13は電源制御部であって各周辺装置系に対
する電源制御や各中央処理装置系母線に接続されている
チャネルなどに対する電源制御などを行なうもの、14
−81は外部装置電源制御部であって周辺装置系母線5
−1に接続される;チャネル4−10ないし4−1 p
などに対する電源制御を行なうもの、14−B2は外部
装置電源・制御部であって周辺装置系母線5−2に接続
されるチャネル4−20ないし4−2pなどに対する電
源制御を行なうもの、・・・・・・、14−Cmは外部
装置電源制御部であって中央処理装置系母線2−mに接
続されるチャネル3−moや3−mlなどに対する電源
制御を行なうもの、15−L15−2は夫々主電源ユニ
ットであって互に独立した入力AC100Vの電源から
直流電圧を得るもの、16−0,16−11 、・・−
・・−,15’=mnは夫々補助電源ユニットであって
切換装置SW1□ないしSWmnを含む各部に対して電
源を供給するものを表わしている。
システムの信頼性を向上せしめるために、構成処理装置
8は、互に独立した入力AC100Vの電源によって給
電される2重化された主電源15−L15−2をもち、
カッ切換装置Sw1、ナイしSWmn を含む各部に
対して互に独立にオン・オフできる補助電源ユニットを
そなえている。
8は、互に独立した入力AC100Vの電源によって給
電される2重化された主電源15−L15−2をもち、
カッ切換装置Sw1、ナイしSWmn を含む各部に
対して互に独立にオン・オフできる補助電源ユニットを
そなえている。
そして何んらかの理由によって切換装置Sw1□をシス
テムから切離なす必要がある場合、補助電源ユニット1
6−11を電源系から開放するようにされる。
テムから切離なす必要がある場合、補助電源ユニット1
6−11を電源系から開放するようにされる。
各切換装置SW1□ないしSWmnは、第1図を参照し
て上述した如(、各対応する中央処理装置からオンまた
はオフ状態に制御されるが、状態監視部11や手動構成
制御部10からも制御され得るようにされる。
て上述した如(、各対応する中央処理装置からオンまた
はオフ状態に制御されるが、状態監視部11や手動構成
制御部10からも制御され得るようにされる。
そして例えば中央処理装置1−1に障害を生じると切換
装置SW1□ないしSW、nがオフ状態に制御されかつ
必要に応じてシステムから切離される。
装置SW1□ないしSW、nがオフ状態に制御されかつ
必要に応じてシステムから切離される。
また例えば周辺装置系6−1に障害を生じると切換装置
8■1、ないしSWm1がオフ状態に制御されかつ必要
に応じてシステムから切離される。
8■1、ないしSWm1がオフ状態に制御されかつ必要
に応じてシステムから切離される。
更に例えば切換装置Sw1□自体の障害の場合、切換装
置SW、1は上記補助電源ユニット1611を制御する
などしてシステムから切離される。
置SW、1は上記補助電源ユニット1611を制御する
などしてシステムから切離される。
そして、各切換装置SW1、ないしSWmnのオンまた
はオフ状態は状態表示部12によって表示される。
はオフ状態は状態表示部12によって表示される。
言うまでもなく、状態監視部11は、各中央処理装置系
の状態、図示電源制御部13かも通知される各周辺装置
系の状態、各都電源の状態などを受信しており、必要に
応じて障害に対処する制御を行なう。
の状態、図示電源制御部13かも通知される各周辺装置
系の状態、各都電源の状態などを受信しており、必要に
応じて障害に対処する制御を行なう。
第3図は本発明にいう電源制御統轄管理部の一実施例構
成を示している。
成を示している。
図中の符号4,10゜1L12,13,14,15,1
6は第1図および第2図に対応している。
6は第1図および第2図に対応している。
そして、17は電源制御統轄管理部、18はマイクロ・
プロセッサ、19は電源制御用統轄管理装置、20はリ
モート制御用電源制御部、21は補助入出カニニット用
電源制御部、22−1.22−2.・・・・−はチャネ
ル、23は入出力制御装置を表わしている。
プロセッサ、19は電源制御用統轄管理装置、20はリ
モート制御用電源制御部、21は補助入出カニニット用
電源制御部、22−1.22−2.・・・・−はチャネ
ル、23は入出力制御装置を表わしている。
状態監視部11には、ストアト・プログラム制御のプロ
セッサ18がもうけられ、電源制御用の統轄管理装置を
制御する。
セッサ18がもうけられ、電源制御用の統轄管理装置を
制御する。
第2図を参照して説明した如く、状態監視部11には各
部の電源の状態が管理テーブル(図示せず)上に格納さ
れており、各部の電源において状態変化が生じたとき割
込みによって通知される。
部の電源の状態が管理テーブル(図示せず)上に格納さ
れており、各部の電源において状態変化が生じたとき割
込みによって通知される。
そして当該状態変化が重故障であるか否かに対応して重
故障時には例えば電源遮断などの処理が実行される。
故障時には例えば電源遮断などの処理が実行される。
統轄管理装置19は、主電源ユニット15−1や15−
2における状態や補助電源ユニツ)16−0,16−1
1、・・・・・−16−mnにおける状態などを監視す
ると共に、それらを直接制御する。
2における状態や補助電源ユニツ)16−0,16−1
1、・・・・・−16−mnにおける状態などを監視す
ると共に、それらを直接制御する。
また中央処理装置系や周辺装置系における電源状態は、
各部電源制御部14から統轄管理補助装置(電源制御部
)13を介して、統轄管理装置19に通知される。
各部電源制御部14から統轄管理補助装置(電源制御部
)13を介して、統轄管理装置19に通知される。
また各部電源制御部14に対する制御は、統轄管理補助
装置13を介して制御される。
装置13を介して制御される。
更に補助入出カニニット用電源制御部も、統轄管理補助
装置13を介して制御され、また状態監視される。
装置13を介して制御され、また状態監視される。
また統轄管理補助装置13にはリモート制御用電源制御
部20が接続され、上位装置からの各都電源に対するオ
ン・オフ制御信号は統轄管理補助装置13を介して統轄
管理装置19に通知される。
部20が接続され、上位装置からの各都電源に対するオ
ン・オフ制御信号は統轄管理補助装置13を介して統轄
管理装置19に通知される。
図示電源制御統轄管理部17においては、制御体系とし
て、統轄管理装置19による補助電源ユニット16など
に対する直接的な制御や状態監視と、統轄管理補助装置
13を介在する周辺装置系などに対する制御や体感監視
とを区分して、階層構成としている。
て、統轄管理装置19による補助電源ユニット16など
に対する直接的な制御や状態監視と、統轄管理補助装置
13を介在する周辺装置系などに対する制御や体感監視
とを区分して、階層構成としている。
そして周辺装置系などに対する制御や状態監視を統轄管
理補助装置13に成る程度分担せしめるようにしている
。
理補助装置13に成る程度分担せしめるようにしている
。
しかし、任意の電源制御部例えば14−Blとの間に直
接ルートROUTEをもうけて、統轄管理装置19に対
して状態変化を直接通知するようにし得ることは言うま
でもない。
接ルートROUTEをもうけて、統轄管理装置19に対
して状態変化を直接通知するようにし得ることは言うま
でもない。
以下第4図ないし第6図を参照しつつ電源系統について
説明する。
説明する。
第4図において、符号9,11.13,15−Li2−
2,16は第2図および第3図に対応している。
2,16は第2図および第3図に対応している。
そして24−1および24−2は夫々トランス・ユニッ
トであって夫々独立の交流電源から受電されてなり互に
独立した交流電源相互間の位相差を吸収するもの、25
は電源中継ユニットであって主電源ユニツN5−1や1
5−2からの直流出力を並列接続して分配するもの、2
6はダイオード、27はトランス、28はコンデンサ、
29はスイッチを表わしている。
トであって夫々独立の交流電源から受電されてなり互に
独立した交流電源相互間の位相差を吸収するもの、25
は電源中継ユニットであって主電源ユニツN5−1や1
5−2からの直流出力を並列接続して分配するもの、2
6はダイオード、27はトランス、28はコンデンサ、
29はスイッチを表わしている。
電源中継ユニット25によって、2つの主電源ユニツ)
15−1、15−2を介して受電されて直流に変換され
た電圧は各構成ユニットに分配されると共に複数の補助
電源ユニット16に供給される。
15−1、15−2を介して受電されて直流に変換され
た電圧は各構成ユニットに分配されると共に複数の補助
電源ユニット16に供給される。
そして、状態監視部11や統轄管理補助装置13に対し
ては、複数の補助電源ユニット16から給電され、いわ
ば無停電化を図っている。
ては、複数の補助電源ユニット16から給電され、いわ
ば無停電化を図っている。
また接続切換部9には複数の補助電源ユニット16が接
続され、接続切換部9内の各切換装置8■1、ないしS
Wmn に対応して例えば1つの補助電源ユニット16
が対応づけられている。
続され、接続切換部9内の各切換装置8■1、ないしS
Wmn に対応して例えば1つの補助電源ユニット16
が対応づけられている。
そして、1つの切換装置5Wijの障害などに対応して
当該切換装置5Wijの電源を遮断し当該切換装置SW
i jをシステムから切離すようにされる。
当該切換装置5Wijの電源を遮断し当該切換装置SW
i jをシステムから切離すようにされる。
第5図は、第3図および第4図図示の状態監視部11と
統轄管理補助装置13とにおける一実施例電源系統図を
示す。
統轄管理補助装置13とにおける一実施例電源系統図を
示す。
図中の符号10.1L12.13,14,16,18,
19,20゜21は第3図に対応している。
19,20゜21は第3図に対応している。
そして、30−030−1は夫々共通メモリ、31−A
は電源状態監視部であり主電源ユニツN5−1からの交
流電圧の状態を監視するもの、31−Bは電源状態監視
部であり主電源ユニット15−2からの交流電圧の状態
を監視するものを表わしている。
は電源状態監視部であり主電源ユニツN5−1からの交
流電圧の状態を監視するもの、31−Bは電源状態監視
部であり主電源ユニット15−2からの交流電圧の状態
を監視するものを表わしている。
図示#IMPCA、#2MPCA、#I 5PCAは夫
夫マイクロ・プロセッサであって電源制御を実行するも
ので例えば2つの補助電源16から給電される。
夫マイクロ・プロセッサであって電源制御を実行するも
ので例えば2つの補助電源16から給電される。
また図示#OCOM、 #I COM(301゜30−
1 )は夫々共通メモリであり制御プログラムなどが格
納されている。
1 )は夫々共通メモリであり制御プログラムなどが格
納されている。
更に統轄管理補助装置13において、IPSD (31
−A 、 31−B )は夫々主電源15−1と15−
2との交流受電状態を監視している。
−A 、 31−B )は夫々主電源15−1と15−
2との交流受電状態を監視している。
第6図は第2図図示の接続切換部における一実施例電源
系統図を示している。
系統図を示している。
図は第4図図示接続切換部BO3Uに属する1ブロツク
に対応して示されており、接続切換部BO8Uは第4図
図示の如きブロックが複数個存在するものと考えてよい
。
に対応して示されており、接続切換部BO8Uは第4図
図示の如きブロックが複数個存在するものと考えてよい
。
図中の符号16は補助電源ユニットを表わし、特に16
−11は切換スイッチSW1、に対応する補助電源ユニ
ット、・・・・・・16−14は切換スイッチ5W1n
(SW、4’)に対応する補助電源ユニットを表わして
いる。
−11は切換スイッチSW1、に対応する補助電源ユニ
ット、・・・・・・16−14は切換スイッチ5W1n
(SW、4’)に対応する補助電源ユニットを表わして
いる。
また32は切換スイッチsv用アダプタ、33はバス制
御アダプタ、34は切換スイッチ用状態監視アダプタに
対応している。
御アダプタ、34は切換スイッチ用状態監視アダプタに
対応している。
以上説明した如く、本発明によれば、複数台の中央処理
装置系が複数群の周辺装置系を共用するマルチプロセッ
サ処理システムにおいて、母線の交差点に対応する位置
に互に独立に制御され得る切換装置歴をもうけると共に
、構成処理装置内の各構成ユニットに対して補助電源ユ
ニットを対応ツけて個別に電源をオフすることによって
システムから切離なすことができるようにし、また特に
重要な構成ユニットに対しては補助電源ユニットを2重
化していわば無停電化を図っている。
装置系が複数群の周辺装置系を共用するマルチプロセッ
サ処理システムにおいて、母線の交差点に対応する位置
に互に独立に制御され得る切換装置歴をもうけると共に
、構成処理装置内の各構成ユニットに対して補助電源ユ
ニットを対応ツけて個別に電源をオフすることによって
システムから切離なすことができるようにし、また特に
重要な構成ユニットに対しては補助電源ユニットを2重
化していわば無停電化を図っている。
そして更に交流受電系を2重化して、構成処理装置内の
電源確保を図っている。
電源確保を図っている。
このために、電源障害によって生じるシステム・ダウン
を略確実に防止し、また中央処理装置系や周辺装置系や
切換装置自身による障害に対しても他に影響を与える危
険性のある構成ユニットを他と関係なくシステムから切
離すことが可能となる。
を略確実に防止し、また中央処理装置系や周辺装置系や
切換装置自身による障害に対しても他に影響を与える危
険性のある構成ユニットを他と関係なくシステムから切
離すことが可能となる。
そして、上記電源系をストアト・プログラム制御によっ
て監視し、障害に対処する処理をいわば全自動によって
実行できる。
て監視し、障害に対処する処理をいわば全自動によって
実行できる。
第1図は本発明が適用されるマルチプロセッサ処理シス
テムの一実施例構成、第2図は第1図図示の構成処理装
置の一実施例ブロック図、第3図は本発明にいう電源制
御統轄管理部の一実施例構成、第4図は構成処理装置に
おける一実施例電源系統図、第5図は第3図図示の状態
監視部と統轄管理補助装置とにおける一実施例電源系統
図、第6図は第2図図示の接続切換部における一実施例
電源系統図を示す。 図中、1は中央処理装置、2は中央処理装置系母線、3
は中央処理装置系チャネル、4は周辺装置系チャネル、
5は周辺装置系母線、6は周辺装量系、S界1ないしS
Wmnは夫々切換装置、8は構成処理装置、9は接続切
換部、11は状態監視部、13は電源制御部(統轄管理
補助装置)、14は外部装置電源制御部、15は主電源
ユニット、16は補助電源ユニット、17は統轄管理部
、18はマイクロ・プロセッサ、19は統轄管理部、2
4はトランス・ユニット、25は電源中継ユニット、3
0は共通メモリを表わす。
テムの一実施例構成、第2図は第1図図示の構成処理装
置の一実施例ブロック図、第3図は本発明にいう電源制
御統轄管理部の一実施例構成、第4図は構成処理装置に
おける一実施例電源系統図、第5図は第3図図示の状態
監視部と統轄管理補助装置とにおける一実施例電源系統
図、第6図は第2図図示の接続切換部における一実施例
電源系統図を示す。 図中、1は中央処理装置、2は中央処理装置系母線、3
は中央処理装置系チャネル、4は周辺装置系チャネル、
5は周辺装置系母線、6は周辺装量系、S界1ないしS
Wmnは夫々切換装置、8は構成処理装置、9は接続切
換部、11は状態監視部、13は電源制御部(統轄管理
補助装置)、14は外部装置電源制御部、15は主電源
ユニット、16は補助電源ユニット、17は統轄管理部
、18はマイクロ・プロセッサ、19は統轄管理部、2
4はトランス・ユニット、25は電源中継ユニット、3
0は共通メモリを表わす。
Claims (1)
- 1 複数台の中央処理装置系と複数群の周辺装置系とが
各中央処理装置系母線と各周辺装置系母線とを切換装置
を介してオン・オフすることによって連繋されるマルチ
プロセッサ処理システムにおいて、上記側々の中央処理
装置系母線と個々の周辺装置系母線との交差点に対応し
てもうけられて互に独立に制御される切換装置をもうけ
ると共に、該複数の切換装置と電源制御統轄管理部とを
少なくとも有する構成処理装置をそなえてなり、該構成
処理装置は、互に独立した複数系統からの交流電源を受
電して夫々直流に交換する主電源ユニットと、該夫々の
主電源ユニットの直流出力を並列に接続してなる電源中
継ユニットと、該電源中継ユニットからの出力を夫々分
散されて給電される複数の補助電源ユニットとをそなえ
るよう構成され、上記電源制御統轄管理部に存在するプ
ロセッサを含む装置に対して複数個の上記補助電源ユニ
ットから給電せしめかつ上記複数の切換装置の夫夫に対
して上記補助電源ユニットの少なくとも1つを個別に割
当てて当該補助電源ユニットから給電するよう構成した
ことを特徴とするマルチプロセッサ処理システムの電源
供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55048998A JPS5816498B2 (ja) | 1980-04-14 | 1980-04-14 | マルチプロセッサ処理システムの電源供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55048998A JPS5816498B2 (ja) | 1980-04-14 | 1980-04-14 | マルチプロセッサ処理システムの電源供給方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56145454A JPS56145454A (en) | 1981-11-12 |
| JPS5816498B2 true JPS5816498B2 (ja) | 1983-03-31 |
Family
ID=12818864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55048998A Expired JPS5816498B2 (ja) | 1980-04-14 | 1980-04-14 | マルチプロセッサ処理システムの電源供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816498B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826531A (ja) * | 1981-08-07 | 1983-02-17 | 日本電気株式会社 | 多重化電源方式 |
| US6154845A (en) * | 1998-09-11 | 2000-11-28 | Intel Corporation | Power failure safe computer architecture |
-
1980
- 1980-04-14 JP JP55048998A patent/JPS5816498B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56145454A (en) | 1981-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4025216B2 (ja) | 無停電電源装置 | |
| JPS5816498B2 (ja) | マルチプロセッサ処理システムの電源供給方式 | |
| JP3248111B2 (ja) | 無停電電源システム | |
| US5679985A (en) | Power supply with automatic recovery system | |
| JP2004056918A (ja) | 無停電電源装置の並列冗長運転方法 | |
| JPS63157630A (ja) | 無停電電源装置の無停電切換え方法 | |
| JPS5816485B2 (ja) | マルチプロセッサ処理システムの電源制御方式 | |
| JP3742714B2 (ja) | 遠方監視制御装置 | |
| JP2907198B1 (ja) | プライベートlanを利用した無停電電源装置における電源制御方式 | |
| JP2006323551A (ja) | プラント制御システム | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JP5146888B2 (ja) | サーバ装置及びその制御方法 | |
| JPS5816494B2 (ja) | マルチプロセツサ処理システム | |
| JPH06318160A (ja) | 二重化プロセッサ・システムの系構成制御方式 | |
| JP2001258178A (ja) | Id信号重畳式複数電源装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS59173815A (ja) | コンソ−ル・ワ−クステ−シヨン切替方式 | |
| JPS5816499B2 (ja) | マルチプロセッサ処理システムの電源制御方式 | |
| JPH04112630A (ja) | バッテリー・バックアップ装置 | |
| JPS61207138A (ja) | 無停電定電圧定周波電源装置 | |
| JPS5853639Y2 (ja) | マルチプロセツサ処理システム | |
| JPS6212537B2 (ja) | ||
| JP2593860Y2 (ja) | 交流無停電電源装置 | |
| JPS61262854A (ja) | 再開処理方式 | |
| JPH0213038A (ja) | 回線切換装置 |