JPS5817432B2 - トリガ回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、トリが回路、特に入力波形の正或いは負スロ
ープに拘らず入力波形に同期したトリ力信号を発生する
トリガ回路に関する。

オシロスコープ、波形デジタイザ、トランジスタ・レコ
ーダ等の電子機器に於いては、入力波形の安定表示或い
は安定記録のため入力波形に同期したトリガ信号を発生
する必要があるが、このトリガ信号は入力波形をトリガ
回路に印加することにより得られる。

従来のトリガ回路は、例えは、第１図に示すように、電
流スイッチ型比較器、スロープ・セレクタ、及び基準（
即ちトリガ）レベル制御器から成っている。

電流スイッチ型比較器は、素子１０乃至２２から構成さ
れ、一対のトランジスタ１０゜１２のエミッタは夫々抵
抗器１４，１６を介して共通接続し、抵抗器１４，１６
の接続点は、定電流源として作用する高抵抗の抵抗器１
８を介して負電圧源に接続している。

トランジスタ１０．１２のコレクタは、夫々負荷抵抗器
２０，２２を介して正電圧源に接続している。

一方、スロープ・セレクタとして作用するスイッチ２４
の二個の固定接点は、夫々トランジスタ１０．１２のコ
レクタに接続し、可動接点は回路の出力端２６に接続し
１でいる。

トランジスタ１０のペースには回路の入力端２８から入
力信号が、トランジスタ１２のベースには基準レベル制
御器（ポテンショメーク）３０から基準レベルが印加さ
れる。

入力信号の正スロープがこの基準レベル以上になると、
トラン：ジスタ１０が導通しトランジスタ１２が不導通
となるのでトランジスタ１２のコレクタ電圧は低レベル
から高レベルに変化し、一方入力信号の負スロープが基
準レベル以下に下がると、今度はトランジスタ１０のコ
レクタ電圧が低レベルから高しレベルとなる。

したがって、スイッチ２４により正または負スロープ・
モードを選択し、ポテンショメータ３０を調整すること
によって入力信号の正または負スロープいずれかの所望
レベルに同期したトリガ信号を得ることができる。

また素子１０丁乃至２２が差動増幅器を構成し、出力端
２６にシュミット回路が接続された場合も類似の動作を
する。

しかし、第１図に示す従来のトリガ回路では、グリッチ
のような正負両方の極性を持つ異常現象を検出するのは
困難であり、検出感度を最大に設定するのも容易でなか
った。

更に、第１図の従来のトリガ回路を組込んだ測定器では
、スロープ・モードを同時に正及び負とすることができ
ないので、入力矩形波の前縁及び後縁を同時に観測する
ことは不可能であった。

したがって、本発明の目的は、上述の従来技術の欠点を
克服したトリガ回路を提供することにあり、本発明に係
るトリガ回路によれば、グリッチのような正負両方の極
性を有する異常現象を検出することができ、しかもその
検出最大感度を正確に且つ簡単に設定することができる
。

更に、入力波形の正及び負スロープ双方に同期したトリ
ガ信号を同時に得ることができるので入力矩形波の前縁
及び後縁を同時に観測できるという特徴がある。

第２図は、本発明に係る第１実施例の概要を示すブロッ
ク図である。

回路の入力端３２は、ボルテージ・ホロワの如き緩衝増
幅器３８を介して、比較器３４の非反転入力端子及び比
較器３６の反転入力端子に接続している。

比較器３４．３６の反転出力端は、夫々スイッチ４２．
４４を介して回路の出力端４０に接続している。

スイッチ４２゜４４は、機械式スイッチ、或いは論理ゲ
ート、ＣＭＯ８（相補型金属酸化被膜半導体）等の電子
スイッチで構成される。

出力端４０は、オシロスコープの掃引回路等の外部回路
４６に接続する。

直列接続した抵抗器４８，５２．５６、及びポテンショ
メータ５０の両端には正及び負の電圧が印加され、抵抗
器５２．５６の接続点は、機械式又は電子スイッチ５８
を介して接地している。

尚、抵抗器５２の抵抗値は、例えば、約５０Ω程度の低
い値に設定されている。

基準レベル制御手段、即ち、ポテンショメータ５０の可
変タップは、ボルテージ・ホロワ６０及びインバータ６
２を介して、夫々比較器３４の反転入力端及び比較器３
６の非反転入力端に接続し、インバータ６２には抵抗値
の等しい入力及び帰還抵抗器６４．６６が接続している
。

演算増幅器６０．６２の入力インピーダンスは非常に高
いので、ポテンショメータ５０の可変タップの電圧はそ
の変位量に正比例する。

スイッチ制御手段６８は、スイッチ４２、４４のいずれ
か一方を閉じるときはスイッチ５８を開き、スイッチ４
２．４４の双方を閉じるときはスイッチ５８も閉じるよ
うにスイッチ４２、４４ 。

５８を制御する。

以下、第２図の第１実施例の動作について説明する。

比較器３４の非反転入力端には緩衝増幅器３８を介して
入力信号を、その反転入力端にはボルテージ・ホロワ６
０を介してポテンショメータ５０からの第１基準（即ち
トリガ）レベルを印加するので、入力信号の正スロープ
が上記第１基準レベルを越えると、比較器３４は負パル
スを発生する。

一方、比較器３６の非反転入力端は、利得１のインバー
タ６２で上記第１基準レベルを反転した（即ち上記第１
基準レベルと逆相の関係にある）第２基準レベルを、そ
の反転入力端は比較器３４の非反転入力端と同一の入力
信号を受は取るので、入力信号の負のスロープが上記第
２基準レベル以下になると、比較器３６は負パルスを発
生する。

したがって、スイッチ４２を閉じ、スイッチ４４．５８
を開けば正トリが・スロープ・モードとなり、一方、ス
イッチ４４を閉じ、スイッチ４２．５８を開けば負トリ
ガ・スロープ・モードとなる。

いずれの場合もスイッチ５８は開いているので、ポテン
ショメータ５０の両端には正及び負の電圧が印加される
。

尚、この場合、ポテンショメータ５０両端の電位差は入
力信号の電圧変化以上に設定されるので、入力信号の所
望のレベルに応答して比較器３４又は３６から負パルス
を発生させることが可能である。

一方、正負トリガ・スロープ・モードとするには、スイ
ッチ４２．４４を閉じ、更にスイッチ５８も閉じる。

したがって、正及び負極性を有するグリッチの如き異常
現象にも応答しトリが信号を発生させることが可能であ
る。

更に、入力波形が矩形波の場合、矩形波の前縁及び後縁
を共に観測できることは明らかである。

この場合、スイッチ５８は閉じていて、抵抗器５２の抵
抗値は小さい（例えば、約５０Ω）ので、ポテンショメ
ータ５０の可動接点を図中で最も下の位置に移動させる
ことにより微少グリッチに応答してトリガ信号を発生で
きる最大検出感度とすることができる。

したがって、オペレータは当推量によらないで単にポテ
ンショメータ５０の可動接点に連動したつまみを、例え
ば、反時計方向一杯に廻すことによリ、簡単に最大検出
感度とすることができる。

尚、抵抗器５２を挿入している理由は、比較器３４゜３
６夫々の反転入力端及び非反転入力端に０■を加えない
ためである。

即ち、Ｏｖが印加された場合、比較器３４．３６の出力
は完全な相補型となり、出力端４０に同時に比較器３４
．３６から出力が発生するので正しいトリガ信号として
外部回路４６に供給できないからである。

したがって、正負トリガ・スロープ・モードでは基準レ
ベルを、通常モード（即ち、正又は負モード）の場合の
ように正負両型圧に変化させないで、正又は負電圧内（
即ち、Ｏｖを含まない）で制御させる必要がある。

尚、以上の説明で判るように、正負モードでは、ポテン
ショメータ５０はトリガ信号検出感度調整器の作用をす
ることは明らかである。

比較器３４．３６からのトリが信号は外部回路（例えば
、掃引回路）４６に印加され、入力信号に同期した傾斜
信号を発生させる。

第３図は、本発明に係る第２図の実施例を具体的に示し
た詳細な回路図である。

尚、簡単のため。同一部分には同一番号を符しである。

回路の入力端３２が緩衝増幅器３８の入力端に接続し、
この緩衝増幅器３８の出力端は、入力抵抗器７０．７２
を介して、夫々比較器３４の非反転入力端及び比較器３
６の反転入力端に接続している。

比較器 。３４の反転及び非反転出力端は、夫々ＮＡＮ
Ｄゲー１−７４，７６の一方の入力端に接続し、このＮ
ＡＮＤゲートγ４，７６の他方の入力端は相互に直結し
、且つ、スイッチ制御器６８に含まれる接地された可動
接点を有するスイッチ７８の負モード固定接。

点に接続している。

ＮＡＮＤゲート７４．γ６の出力端は、夫々帰還抵抗器
８０．８２を介して比較器３４の非反転及び反転入力端
に接続している。

比較器３４の反転入力端には、入力抵抗器８４を介して
、ボルテージ・ホロワ６０から基準（トリガ）レベル電
圧が印加される。

一方、比較器３６の非反転及び反転出力端は、夫々ＮＡ
ＮＤゲート８６．８８の一方の入力端子に接続し、この
ＮＡＮＤゲーｈ８６．８８の他方の入力端子は相互に直
結し、且つ、スイッチ７８の正モード固定接点に接続し
ている。

ＮＡＮＤゲ゛−ト８６．８８の出力端は、夫々帰還抵抗
器９０．９２を介して、比較器３６の反転及び非反転入
力端に接続し、この非反転入力端には、入力抵抗器９４
を介して、利得１の増幅器（インバータ）６２から、ボ
ルテージ・ホロワ６０からの基準レベルと逆相の関係に
ある基準レベル電圧が印加される。

ＮＡＮＤゲー１−７４，７６、及び８６．８８の出力は
夫々比較器３４．３６の入力端にフィードバックされる
ので、比較器３４゜３６はヒステリシスを有することに
なる。

つまり、比較器３４．３６はシュミット・トリガ回路と
同様の動作をする。

ＮＡＮＤゲート７４．７６、及び８６．８８は夫々第２
図のスイッチ４２．４４に１相当し、回路の出力端４０
に夫々ダイオード９６゜９８を介して接続している。

尚、一個の比較器、二個のＮＡＮＤゲートの組合せは、
例えば、シグネチツク社の集積回路５２９型を用いれば
よい。

スイッチ７８の負モード固定接点は抵抗器１００を介し
て正電圧源に接続し、更に、ダイオード１０４及び抵抗
器１０６を介してトランジスタ１０２のベースに接続し
ている。

一方、スイッチ７８の正モード固定接点は抵抗器１０８
を介して正電圧源に、更に、ダイオード１１０を介して
ダ；イオード１０４及び抵抗器１０６の接点に接続して
いる。

尚、スイッチ７８の正負モード固定接点は開放されてい
る。

トランジスタ１０２のエミッタには正電圧が印加され、
そのコレクタは抵抗器１１４を介してスイッチング・ト
ランジスタ１１２：のベースに、更に、抵抗器１１６を
介して、抵抗器１１８とツェナーダイオード１２０から
成るバイアス回路に接続している。

トランジスタ１１２のエミッタには上記バイアス回路か
らバイアス電圧が印加され、コレクタは負荷抵抗器１２
２を介；して正電圧源に接続している。

尚、トランジスタ１１２のコレクタ電圧により、スイッ
チ５４、５８の開閉が制御される。

スイッチ５４．５８は、例えば、４個のＦＥＴ（電界効
果型トランジスタ）スイッチを有するＣＤ４０６６型の
集積回路であ１す、この場合、スイッチ５４はＣＤ ４
０６６の１個のＦＥＴを、スイッチ５８は残りの３個の
ＦＥＴを並列にして使用する。

スイッチ５４．５８はトランジスタ１１２のコレクタ電
圧が低及び高レベルのとき、夫々間及び閉となる。

ノ 抵抗器４８．１２４から成る電圧分割器より、ポテ
ンショメータ５０の上端に所定の電圧が印加される。

抵抗器５２の下端は、スイッチ５４を介して、直列接続
した抵抗器１２６，１２８の接続点に接続し、更に、直
列接続した抵抗器１３０゜１３２の接続点にも接続して
いる。

したがって、スイッチ５４．５８が開いているときは、
抵抗器５２の下端には所定の負電圧が印加される。

尚、抵抗器１２６，１２８、及びスイッチ５４を設けた
理由は次の通りである。

即ち、一般にＦＥＴの導通時の抵抗値は零ではなく、こ
の抵抗値は使用部品ごとに異なるので、第２図について
説明した最大検出感度を特定するのに障害となる。

したがって、スイッチ５４を介して、抵抗器５２の下端
に充分な電流を流し、スイッチ５８の導通時抵抗値によ
る誤差を除去し、スイッチ５４．５８が閉じた場合に、
抵抗器５２の下端電圧を充分にＯ■近傍まで下げるため
である。

さて、トリガ・スロープを選択するスイッチ７８により
負スロープ・モードとなった場合は、トランジスタ１０
２は、ベース電位が下がり導通し、コレクタ電位が上が
る。

したがってトランジスタ１１２が導通し、そのコレクタ
は低電位となり、前に触れたように、スイッチ５４．５
８を開く。

一方、この場合、ＮＡＮＤゲート７４．７６は、。夫々
一方の入力端が接地されるので不動作となるが、ＮＡＮ
Ｄゲート８６．８Ｂは、夫々一方の入力端に正電圧が印
加されるので付勢状態にある。

したがって、入力信号の負スロープがポテンショメータ
５０からの基準レベル以下になると、比較器。

３６の非反転出力端から正パルスが発生し、この正パル
スはＮＡＮＤゲート８６で反転し外部回路４６に印加さ
れる。

一方、スイッチ７８の可動接点が正モード接点に切換わ
ると、上述の負スロープ・モードの場合。

と同様、スイッチ５４．５８は開いたまＳであるが、今
度は、ＮＡＮＤゲート８６．８８の入力端子の一方が接
地されるのでＮＡＮＤゲート８６、８８は不動作となり
、他方、ＮＡＮＤゲート７４，７６は付勢状態となる。

したがって、入力信号の正スロープが比較器３４の反転
入力端に印加されている基準レベル以上になると、比較
器３４の非反転出力端から正パルスが発生し、この正パ
ルスはＮＡＮＤゲート７６により反転し負パルスとして
外部回路に印加される。

ところで、スイッチ７８の可動接点が正負モード固定接
点の位置にくれば、第３図の回路は正負トリガ・スロー
プ・モードとなる。

この場合、トランジスタ１１２のコレクタ電圧は高くな
るので、スイッチ５４．５８は閉じることになる。

したがって、抵抗器５２の下端は略０■に維持される。

尚、ＮＡＮＤゲ゛−ドア４．７６．８６．８８は全て付
勢状態になるので、入力信号の正及び負スロープが夫々
ボルテージ・ホロワ６０からの第１基準レベルを越し、
或いはインバータ６２からの第２基準レベル以下になる
と、外部回路４６は夫々トリガ信号を受は取ることにな
る。

第３図のトリガ回路は、相互に逆相の関係にある二つの
基準レベルを用いているので、この基準レベルの間にあ
る入力信号レベルをトリ力しない所謂デッド・ゾーンを
有している。

第４図は、本発明に係る他の実施例を示す回路図である
。

本実施例は第２図の実施例と類似しているので同一個所
には同一の符号を符し、簡単のため両者の相違点につい
てのみ説明する。

第２図の実施例は、基準レベルの一方を反転したのであ
るが、第４図の実施例は、入力信号を反転させて、第２
図の場合と同じ効果を得ている。

このため、第２図のボルテージ・ホロワ６０、インバー
タ６２、抵抗器６４．６６を除き、インバータ１４０を
緩衝増幅器３８の出力端と比較器３４の非反転入力端の
間に挿入している。

したがって、この実施例に於いても、上述のデッド・ゾ
ーンがあることは明らかである。

本発明の実施例は、前に詳細に説明したように正負トリ
ガ・スロープ・モードとすれば、グリッチのような正負
両方の極性をもつ異常現象に応答してトリガ信号を発生
できるので、このような現象を観測するオシロスコープ
等の測定装置に用いて好適である。

更に、最大感度を簡単にしかも正確に設定できるので、
最大感度設定に際して、オペレータの勘を必要としない
等の特徴がある。

以上、本発明の詳細な説明したが、上述の実施例に基づ
く種々の変更及び変形は当業者にとって自明である。

【図面の簡単な説明】

第１図は従来のトリガ回路の回路図、第２図は本発明に
係るトリが回路のブロック図、第３図は第２図のブロッ
ク図の詳細な回路図、第４図は本発明に係る他のトリが
回路のブロック図。 ３４、３６・・・・・・比較器、４２、４４、５８・・
・・・・スイ゛ノチ、５０・・・・・・可変レベル発生
手段、６８・・・・・・スイッチ制御手段。

Claims (1)

【特許請求の範囲】
1. １ 可変基準レベルを発生する可変基準レベル発生手段
   と、入力信号の正スロープで上記基準レベルに応じた出
   力信号を発生する第１比較手段と、」−記入力信号の負
   スロープで上記基準レベルに応じた出力信号を発生する
   第２比較手段と、上記第１及び第２比較手段の出力端と
   回路の出力端の間に夫々接続した二つのスイッチ手段上
   を具備し、上記二つのスイッチ手段の一方のみを選択的
   に閉じ、或いは、両方共同時に閉じて、上記回路の出力
   端から入力信号に同期したトリガ信号を得ることを特徴
   とするトリが回路。