JPS5818951A - 半導体チツプ装着用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、半導体チップの実装に係り、更に具体的に云
えば、基板に導体端部の反復パターンが設けられ、各パ
ターンは種々の異なるチップを受入れ得る領域を限定し
ているチップ・ノシツケージに係る。上記導体端部は、
同一パターン内及び隣接パターン間全接続する様に配線
されている。これは、多くの異なる組合せのチップを受
入れる様に共通基板を個性化することを可能にする。

先行技術 半導体技術の発展に於て、チップの実装は益々その重要
性を増している。１つのチップ上に配置され得る回路の
数は、任意の所与のチップの機能の数と同様に、著しく
増加している。主にメモリであるチップ、主に論理であ
るチップ、そして論理とメモリとが混っているチップが
ある。小型化が進むに従って、多数の異なるチップ及び
異なる組合せのチップ全単一の基板上に配置することが
増々望まれている。このチップ又は基板のノ；ツケージ
は装置の種々の部分に単体として挿入され得る。

しかしながら、従来技術に於ては、異なる組合せのチッ
プを有する各モジュールは、各組合せのチップに特定の
設計の基板を有さねばならなかった。単一のチップのモ
ジュールの場合でも、異なるチップは各々、その所与の
チップに特有な異なる基板を必要とした。成る所与のチ
ップ又は特定の組合せのチップのための基板を設けるた
めの従来技術の例は、埋込寸れた配線を有する基板を形
成するための１技術全開示している米国特許第４２０２
００７号及び第４１９３０８２号の明細書、並びに異な
る技術を開示しているＩＢＭ　ＴｅｃｈｎｉｃａｌＤｉ
ｓｃｌｏｓｕｒｅ　　Ｂｕｌｌｅｔｉｎ、第２２巻、第
５号、１９７９年１０１、第１８４１頁乃至第１８４２
頁に記載されている。しかしながら、この従来技術は所
定のチップ又はチップの組合せを受入れる基板を形成す
るための技術しか示していない５、各々のチップ及び各
々の異なる組合せのチップのだめの異なる基板を設計、
製造及び蓄積する必要性は、著しくコストを増加させる
。

本発明の要旨 本発明に従って、チップ装着面を有する、半導体チップ
を実装するための基板が得られる。その基板は、導体の
両端部が上記装着面又は裏面に於て終端してその中間部
分が上記両端部を接続している導体を設けられている。

それらの導体端部は、高密度の表面配線が可能である様
・に導体端部を何ら有していない直角に延びる表面帯状
領域により離隔されている、基板に沿って長手方向に反
復するパターンに配置されている。それらの一部の導体
の中間部分は１つのパターン内で両導体端部を接続して
おり、他の一部の導体の中間部分は互いに隣接するパタ
ーンに於ける両導体端部を接続している。各パターンに
於ける導体端部は、表面導体により該導体端部に電気的
に接続され得るチップ装置手段の位置付は全可能にする
ために導体端部間に充分な間隔を有している複数のチッ
プ装着領域を画成する様に位置付けられている。

この様にして、単一の基板が、任意の所与のパターン領
域に於て複数の異なるチップを受入れる様に、そして２
つ以上のパターン領域にチップを装着してそれらのチッ
プ間に適当な接続体を設ける様に個性化され得る。

本発明による基板は、各パターン内及び隣接パターン間
の基本的相互接続を設けるために表面下の導体を用い、
そして特異な個性化されたチップの装着及び配線のため
に表面配線を用いている１１本発明の好実施例 第１図は、表面で終端している導体の端部の２つの反復
パターンを有する基板を示している。、その基板は説明
のために２つの反復パターンを有する様に示されている
が、更に反復パターンを設けることによってより長く形
成され得ることを理解されたい。

基板１０は、第５図に幾つか示されている複数の異なる
薄板１．２ａ、１２ｂ、１２ｃ及び１２ｄから形成され
ている。その薄板はグリーン（未硬化）・セラミック又
は他の誘電体材料の薄いシートである。異なる薄板１２
ａ１・１２ｃ及び１２（１は、それらの面に形成された
電気的導体１４ａ、１４ｃ及び１４ｄｉ各々有している
。導体１４ａ及び１４ｃは、薄板の上端から始まり、該
上端より下方の面に沿って延びて、再び上端に戻ってい
る。導体１４ｄは、薄板の上端から上記面に沿って下端
へ延びている。薄板の幾つか即ち薄板１２ｂは何ら導体
を有していなくてもよく、導体端部の横方向の間隔を制
御する。

導体を有する薄板及び導体を有しない薄板の両方を含む
必要な数の薄板が、導体のｇ４．ｌＩが同一方向に向く
様に面と面とを合わせて組立てられて、基板１０全形成
し、それらの上端はチップ装着面１６そしてそれらの下
端は裏面１８を形成する。組立てられたセラミックの薄
板は従来の方法で硬化されて単一の構造体を形成する。

上記薄板を形成そして上記薄板から上記基板全形成する
方法はこの分野に於て周知であり、本出願人所有の前述
の米国特許第４２０２００７号及び第４１９３０８２号
の明細書に記載されている。

第１図に示されている如く、その完成された基板は、導
体端部を何ら有していない帯状領域２２により離隔され
ている２つの導体端部ノくターン２０をその上面に有し
ている。第１図に於て、チップ装着面の導体端部は、そ
れらの形状に略近いダッシュ記号（−）として示されて
いる。後述される如く、表面導体が導体端部に接続して
いる場合には、その接続はダッシュ記号を囲む円によっ
て小されている。各々の導体は第１図の左側にＩＡａ、
１４ｃ及び１４ｄにより示されている。同一の水平線上
の各ダッシュ記号は同一の薄板上にある１、相互接続パ
ターンは第２図、第５図及び第４図から決定され得る。

この技術を用いた場合、パターン２０と導体を何ら有し
ていない帯状領域２２とが交互に何度も反復され得る。

各パターン２０内の導体端部は、チップ装着領域金膜け
るためにパターン内にスペースが設けられる様な間隔で
配置される。それらのチップ装６領域は、半導体チップ
のフリップ・チップ接続並びにチップ装着金属パッド２
４及び／若しくは導体端部を接続するだめの表面導体即
ち表面配線２６のフリップ・チップ接続に適するチップ
装着金属パッド２４を収容し得る。（この配置は又、配
線接続又は他の型のチップ接続にも用いられ得る。

これらのパッド２４は、基板上に装着されて従来のはん
だによるフリップ・チップ接続技術により該基板に相互
接続されるべく選択されたチップを収容する様に、チッ
プ装着領域内に配置され得る。

基板上に用いられるべく選択された種々の必要なチップ
を収容するために、多くの異なる配置のチップ装着パッ
ド２４又は表面導体が各パターンに設けられ得る。従っ
て、これは、広範囲の種々のチップ全収容する様に単一
の基板を個性化することを可能にする。２つの隣接パタ
ーン２０に於ては、４つのチップ２８．５０．３２及び
５４が示されている。

表面下の導体１４ａ、１４ｃ及び１４ｄと装着された表
面配線２６との組合せは、種々のチップ２８．３０．３
２及び３４全相互接続しそして又それらを基板の裏面１
８に取付けられているＩ１０ビン３６に相互接続する。

場合によっては、１１０ピ／でなく、端部による接続又
はパ隆起部″による後続の如き他の型の１７０接続が用
いられ）　得る。第１図、第２図及び第５図から理解さ
れ得る如く、導体１４ａ及び１４ｃの配置は、チップ装
着面の種々の位置の間に表面下の接続を設ける。

例えば、導体１４ａはパターンの一方の側と他力の側と
の間に配線接続を設け、導体１４ｃは各パターン内に配
線接続を設けるとともに、チップ装着面の帯状領域２２
の下に於て成るパターンと次の隣接パターンとの間にも
配線接続を設ける。

チップ装着面の帯状領域２２は、直角に延びる長い区域
を必要としそして同一パターン内の導体端部間を接続す
るとともに帯状領域２２を経て成るパターンに於ける導
体端部と次のパターンに於ける導体端部との間を接続す
る多量の表面配線を収容するために、導体端部を何ら有
していない比較的大きな表面領域を与える。従って、表
面上の導体によシ相互接続された表面上の反復する導体
端部パターンを、直角に延びる長い区域を有する配線の
ための反復パターン間のスペースとともに用いることに
より、単一の基板が多くの組合せのチップに用いられ得
る。

説明を解り易くするために、図は通常の実際の実施例・
よりも幾つかの点でかなり単純化されていることに留意
されたい。例えば、基板を形成する薄板が数個しか示さ
れていないが、より高密度の接続及び／若しくはより広
い幅の基板を得るためにずっと多くの薄板が用いられ得
る。又、表面接続即ち表面配線の選択された１例しか示
されていないが、その配線はより高密度にされ得る。又
、多くのチップは示されているよりも多くのはんだ接続
点を有している。説明を解り易くするためにこれらの種
々の素子は最小限に示されている。

チップ装着面を形成するために薄板の端部を用いて薄板
から基板を形成する上記技術は好ましい技術である。し
かしながら、前述のＩＢＭＴｅｃｈｎＤｉａｃｌｏｓｕ
ｒｅ　　Ｂｕｌｌｅｔ、ｉｎ、第２２巻、第５号、１９
７９年１，０月、第１８４１頁乃至第１８４２頁に開示
されて、いる如く、１つの薄板の面全表面として用いて
いる、面と面とを合せて相互に接合された薄板を用いた
技術も用いられ得る。

【図面の簡単な説明】

第１図は基板及びその上に装着されたチップ？示してい
る本発明によるチップ・パッケージの平面図、第２図は
略第１図の線２〜２に於ける断面図、第５図は略第１図
の線５−３に於ける断面図、第４図は略第１図の線４−
４に於は名所面図、第５図は第１図の基板を形成するた
めに用いられた薄板の幾つかを分解して示す斜視図であ
る。 １０−・−・基板、１２　ａ、　　１２　ｂ、　　１２
　ｃ、　　１２ｄ・・・・薄板、１４ａ、　　１ａｃ、
１４ｄ・・・・表面下の導体、１６・・・・チップ装着
面、１８・・・・裏面、２０・・・°導体端部パターン
、２２・・・・導体端部を有していない帯状領域、２４
・・・・チップ装着金属１　パッド、２６・用表面導体
即ち表面配線、２８．５０Ｘ５２．５４・・・・チップ
、３６・・・・Ｉ１０ビン。 出願人　　インタルナショナル・ビジネス・マシーンズ
・コーポレーショノ代理人　弁理士　　岡　　　１）　
　次　　　生しド刃　ｌ−〜 第１頁の続き ０発　明　者　ウィリアム・ジョン・ネストーク アメリカ合衆国バーモント州シ ャーロット・ドーセット・スト リート・エクステンション（番 地なし） ０発　明　者　ウィリアム・テイルデン・ノリ・ス アメリカ合衆国テキサス州ジョ ージタウン・スパニッシュ・オ ーク・サークル１０９番地 ２２１−

Claims (1)

1. 【特許請求の範囲】 表面上の種々の位置に複数の半導体チップを装着するた
   めの基板に於て、 チップ装着面及び裏面を有する絶縁材のブロックと、上
   記ブロック内に設けられており相互に離隔された内導体
   端部を各々有している複数の導体とを有し、 上記導体の一方の導体端部は上記装着面にあり、上記導
   体の中間部分は上記チップ装着面下に延びて、一部の導
   体に於ては上記ブロックを貫通して他方の導体端部を上
   記裏面に終端させてＩ１０取付領域を設け、ある導体の
   中間部分は再び上記チップ装着面に戻って内導体端部を
   上記チップ装着面に設け、 上記チップ装着面の上記導体端部は、上記導体端部を何
   ら有していない反復して直角に延びる表面帯状領域によ
   り離隔されている長手方向に反復する複数のパターン状
   に配置されており、上記導体は、一部の導体に於ては中
   間部分が同一パターンに於ける両導体端部間に延び、他
   の一部の導体に於ては互いに隣接するパターンに於ける
   両導体端部間に延びる様に配置されており、各パターン
   に於ける上記導体端部は、上記導体端部及び半導体チッ
   プに電気的に接続され得るチップ装着手段の位置付けを
   可能にするために上記導体端部間に充分な間隔を有して
   いる複数のチップ装着領域を画成する様に位置付けられ
   ており、複数の異なるチップが各パターン上に装着され
   て表面導体及び表面下の導体により同一パターン及び隣
   接パターンに於けるチップに接続され得る、半導体チッ
   プ装着用基板。