JPS58190056A - 半導体受光装置 - Google Patents
半導体受光装置Info
- Publication number
- JPS58190056A JPS58190056A JP57072884A JP7288482A JPS58190056A JP S58190056 A JPS58190056 A JP S58190056A JP 57072884 A JP57072884 A JP 57072884A JP 7288482 A JP7288482 A JP 7288482A JP S58190056 A JPS58190056 A JP S58190056A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- type region
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体受光装置、特に集積回路の形成に適する
半導体受光装置に関する。
半導体受光装置に関する。
軸）技術の背景
元を情報信号の媒体とする光通信及びその他の産業、民
生分野において、光信号を電気信号に変換する半導体受
光装置として既に多くのものが実用化され、また提案さ
れつつある。
生分野において、光信号を電気信号に変換する半導体受
光装置として既に多くのものが実用化され、また提案さ
れつつある。
例えば波長ｊキ０．８５（μｎコ〕帯においてはシリコ
ン（Ｓｔ）ＰＩＮ型フォトダイオード（ＰＤ）及びＳｌ
アバランシェフォトダイオード（ＡＰＤ）が実用化され
、その他にゲルマニウム（Ｇｅ）、ガリウム・砒素（Ｇ
ａＡ９）、アルミニウム・ガリウム・砒素（ＡＩＧａＡ
ａ）などの半導体拐料がこの帯域に感度を有する。
ン（Ｓｔ）ＰＩＮ型フォトダイオード（ＰＤ）及びＳｌ
アバランシェフォトダイオード（ＡＰＤ）が実用化され
、その他にゲルマニウム（Ｇｅ）、ガリウム・砒素（Ｇ
ａＡ９）、アルミニウム・ガリウム・砒素（ＡＩＧａＡ
ａ）などの半導体拐料がこの帯域に感度を有する。
入。
また波長水中１．０乃至１．７〔μｍ）帯は今後の光通
信に使用される帯域であυ、この帯域ではＧｅ−ＡＰＤ
が実用化されている。
信に使用される帯域であυ、この帯域ではＧｅ−ＡＰＤ
が実用化されている。
しかしながら、かかるＧ ｅ −Ａ Ｐ Ｄは、暗電流
、雑音に関して胴料物性による限界があり、インジウム
ｅガリウム・砒素（ＩｎＧａＡｓ）、インジウム会ガリ
ウム働砒素・燐（ＩｎＧａＡｓＰ）、ガリウム・アルミ
ニウム・砒素のアンチモ二一（ＧａＡ１−ＡａＳｂ）等
の多元混晶化合物半導体についてＰＤ。
、雑音に関して胴料物性による限界があり、インジウム
ｅガリウム・砒素（ＩｎＧａＡｓ）、インジウム会ガリ
ウム働砒素・燐（ＩｎＧａＡｓＰ）、ガリウム・アルミ
ニウム・砒素のアンチモ二一（ＧａＡ１−ＡａＳｂ）等
の多元混晶化合物半導体についてＰＤ。
ＡＰＤの開発が進められている。
また産業用受光装置としてフォトトランジスタ、例えば
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合形フオトト４”／Ｘ
、シーｆＪ’；＋Ｎ−！−ｙ−レＬＪＪ−／１１−＃ｍ
＋ＪａｎＪＷ、）ｈμつつある。
ＡｌＧａＡｓ／ＧａＡｓヘテロ接合形フオトト４”／Ｘ
、シーｆＪ’；＋Ｎ−！−ｙ−レＬＪＪ−／１１−＃ｍ
＋ＪａｎＪＷ、）ｈμつつある。
（ｃ） 従来技術と問題点
第１図（ａ）、（ｂ）及び（Ｃ）は受光装置の従来例を
示す断面図である。第１図（ａ）は２個のフォトダイオ
ード（ＰＤ）を並列に配設した最も簡明な構造の例を示
し、１はｐ型Ｓｔ基板、２はｎ 型領域、３及び３′は
絶縁膜、４はｎ側電極、５はｐ側電極を示し、入力信号
である光は基板１に垂直に絶縁膜３′を透過してＰＤ内
に入り、主としてｐ型Ｓｔ基板１に形成される空乏層に
おいて吸収されるＯ第１図（ｂ）ｌｄアバランシェフォ
トダイオード（ＡＰＤ ）の例を示し、６は半絶縁性Ｉ
ｎＰ基板、７はｎ＋型ＩｎＰＩｉ、 ８Ｈｎ型ＩｎＧａ
ＡａｌＬ ９はｎ型ＩｎＰ層、１０はｎ＋型ＩｎＰ層、
１１は絶縁膜、１２はｐ＋型領領域１３はガードリング
であるｐ型領域、１４はｐ側電極、１５はｎ側電極を示
し、入力信号光は主としてｎ型ＩｎＧａＡｓ層８におい
て吸収される〇 更に第１図（ｃ）は人力信号光の入射方向が前記例とは
異なる半導体受光装置の例を示し、１６はｎ型ＩｎＰ基
板、１７はｎ型ＩｎＰクラッド層、１８はｎ型ＩｎＧａ
ＡｓＰ活性層、１９はｐ型ＩｎＰクラッド層、２０けｐ
型ＩｎＧａＡｓＰコンタクト層、２１は絶縁膜、２２は
ｐ （ｔａｉｌ電極、２３はｎ側電極を示し、人力信号
光は基板１６に平行に絶縁膜２１を透過して入射し、ｎ
型ＩｎＧａＡｓＰ活性ｌ１ｌｌｉ１Ｂにおいて吸収され
る。
示す断面図である。第１図（ａ）は２個のフォトダイオ
ード（ＰＤ）を並列に配設した最も簡明な構造の例を示
し、１はｐ型Ｓｔ基板、２はｎ 型領域、３及び３′は
絶縁膜、４はｎ側電極、５はｐ側電極を示し、入力信号
である光は基板１に垂直に絶縁膜３′を透過してＰＤ内
に入り、主としてｐ型Ｓｔ基板１に形成される空乏層に
おいて吸収されるＯ第１図（ｂ）ｌｄアバランシェフォ
トダイオード（ＡＰＤ ）の例を示し、６は半絶縁性Ｉ
ｎＰ基板、７はｎ＋型ＩｎＰＩｉ、 ８Ｈｎ型ＩｎＧａ
ＡａｌＬ ９はｎ型ＩｎＰ層、１０はｎ＋型ＩｎＰ層、
１１は絶縁膜、１２はｐ＋型領領域１３はガードリング
であるｐ型領域、１４はｐ側電極、１５はｎ側電極を示
し、入力信号光は主としてｎ型ＩｎＧａＡｓ層８におい
て吸収される〇 更に第１図（ｃ）は人力信号光の入射方向が前記例とは
異なる半導体受光装置の例を示し、１６はｎ型ＩｎＰ基
板、１７はｎ型ＩｎＰクラッド層、１８はｎ型ＩｎＧａ
ＡｓＰ活性層、１９はｐ型ＩｎＰクラッド層、２０けｐ
型ＩｎＧａＡｓＰコンタクト層、２１は絶縁膜、２２は
ｐ （ｔａｉｌ電極、２３はｎ側電極を示し、人力信号
光は基板１６に平行に絶縁膜２１を透過して入射し、ｎ
型ＩｎＧａＡｓＰ活性ｌ１ｌｌｉ１Ｂにおいて吸収され
る。
以上述べた例の如く、従来知られている半導体受光装置
は、第１図（ｂ）及び（Ｃ）に示した複数の半導体層を
積層した構成を有するもののみならず、第１図（ａ）に
示した例においても、入射した光のエネルギーを吸収し
て励起された宵子及び正孔をドリフトする空乏層の電界
を半導体層に垂直な方向に形成する。このために通常は
第１図（ａ）及び（ｃ）に見られる如く、ｐ側電極とｎ
側電極とを基板の両面に配設するが、特に必要がある場
合には例えば第１図（ｂ）に示す如く、基板の受光面側
において、メサ型に形成された受光部の側方に電極を配
設する例も知られている。
は、第１図（ｂ）及び（Ｃ）に示した複数の半導体層を
積層した構成を有するもののみならず、第１図（ａ）に
示した例においても、入射した光のエネルギーを吸収し
て励起された宵子及び正孔をドリフトする空乏層の電界
を半導体層に垂直な方向に形成する。このために通常は
第１図（ａ）及び（ｃ）に見られる如く、ｐ側電極とｎ
側電極とを基板の両面に配設するが、特に必要がある場
合には例えば第１図（ｂ）に示す如く、基板の受光面側
において、メサ型に形成された受光部の側方に電極を配
設する例も知られている。
第１図（ａ）に示す例の如く、複数の受光部を並列３−
に配設した受光装置においては、基板裏面の電極が共通
電極となるために、受光部相互間の干渉が避けられず、
相互間の漏話が信号が高速になるに伴って特に問題とな
る。
電極となるために、受光部相互間の干渉が避けられず、
相互間の漏話が信号が高速になるに伴って特に問題とな
る。
また、複数の受光素子、或いは受光素子と発光素子もし
くはトランジスタ等の機能を異にする半導体素子とを複
合、集積化する際には、各素子間の分離のために基板を
半絶縁性とすることが普通に行なわれるが、この場合に
は基板裏面に対向電極を形成することは不可能であり、
例えば前記第１図（ｂ）の例の如き構造とするが、メサ
形の構造は集積回路には適しない。
くはトランジスタ等の機能を異にする半導体素子とを複
合、集積化する際には、各素子間の分離のために基板を
半絶縁性とすることが普通に行なわれるが、この場合に
は基板裏面に対向電極を形成することは不可能であり、
例えば前記第１図（ｂ）の例の如き構造とするが、メサ
形の構造は集積回路には適しない。
以上述べた如き理由によって、受光素子のブレーナ形化
が要望きれる。
が要望きれる。
（ｄ） 発明の目的
本発明は半導体受光装置、特にＰＩＮフオトダ° イオ
ード（ＰＤ）を平面状に構成して、集積回路装置に適合
させることを目的とする。
ード（ＰＤ）を平面状に構成して、集積回路装置に適合
させることを目的とする。
（ｅ） 発明の構成
本発明の前記目的は、禁制帯幅が所要の値以下４−
である低不純物濃度の半導体層と、該半導体層内に相互
に１ＩＪｉＩ隔して配設されたｐ型高不純物濃度領域及
びｎ型高不純物濃度領域とを備え、前記ｐ型高不純物濃
度領域とｎ型高不純物濃度領域との間の前記低不純物濃
度の半導体層が受光部とされる半導体受光装置によって
達成される。
に１ＩＪｉＩ隔して配設されたｐ型高不純物濃度領域及
びｎ型高不純物濃度領域とを備え、前記ｐ型高不純物濃
度領域とｎ型高不純物濃度領域との間の前記低不純物濃
度の半導体層が受光部とされる半導体受光装置によって
達成される。
々お前記低不純物濃度の半導体層は、単結晶半導体基板
上にエピタキシャル成長せしめた半導体層のみならず、
単結晶半導体基板それ自体であってもよく、また絶縁層
上に形成れれた半導体層等であってもよい。
上にエピタキシャル成長せしめた半導体層のみならず、
単結晶半導体基板それ自体であってもよく、また絶縁層
上に形成れれた半導体層等であってもよい。
（ｆ） 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第２図（ａ）乃至（ｄ）は本発明の実施例であるＧａＡ
ａ系ＰＩＮフォトダイオード（ＰＤ）の主要製造工程を
示す断面図でおる〇 本発明によれば、まず第２図（ａ）に示す如く、半絶縁
性ＧａＡｓ基板３１上に、１層すなわちｎ型キａｍ蒔− ヤＩＪ ７１１１ＷｆＫ１ （１１１Ｆｌ”Ｅ １１１
１１１ （ｒｓ−喜）俳Ｗ ｒｒｚ −層３２を厚さ５
〔μｍ〕程度にエピタキシャル成長する。成長方法は、
液相エピタキシャル成長（ＬＰＥ）法、分子ビームエピ
タキシャル成長（ＭＢＥ）法或いは金属有機化合物化学
気相成長（ＭＯ−ＣＶＤ）法等のいずれの方法によって
もよい。
ａ系ＰＩＮフォトダイオード（ＰＤ）の主要製造工程を
示す断面図でおる〇 本発明によれば、まず第２図（ａ）に示す如く、半絶縁
性ＧａＡｓ基板３１上に、１層すなわちｎ型キａｍ蒔− ヤＩＪ ７１１１ＷｆＫ１ （１１１Ｆｌ”Ｅ １１１
１１１ （ｒｓ−喜）俳Ｗ ｒｒｚ −層３２を厚さ５
〔μｍ〕程度にエピタキシャル成長する。成長方法は、
液相エピタキシャル成長（ＬＰＥ）法、分子ビームエピ
タキシャル成長（ＭＢＥ）法或いは金属有機化合物化学
気相成長（ＭＯ−ＣＶＤ）法等のいずれの方法によって
もよい。
次いで第２図（ｂ）に示す如く、ｎ−型ＧａＡａ層３２
内にキャリア濃度ＩＱＩａ（ｃｍ’）程度のｎ 型領域
３３を３乃至５〔μｍ〕程度の深さに形成する。
内にキャリア濃度ＩＱＩａ（ｃｍ’）程度のｎ 型領域
３３を３乃至５〔μｍ〕程度の深さに形成する。
このためには、例えばｎ−型ＧａＡｓ層３２の表面上に
二酸化シ１ノコン（ＳｉＯｘ）膜３４を化学気相成長（
ＣＶＤ ）法もしくはスパッタ法等によって形成し、ｎ
型領域３３を形成する部分のＳｉｎ、膜３４を選択的
に除去して、硫黄（Ｓ）を温度約８００Ｃ℃’）で５乃
至１０時間程度拡散する。
二酸化シ１ノコン（ＳｉＯｘ）膜３４を化学気相成長（
ＣＶＤ ）法もしくはスパッタ法等によって形成し、ｎ
型領域３３を形成する部分のＳｉｎ、膜３４を選択的
に除去して、硫黄（Ｓ）を温度約８００Ｃ℃’）で５乃
至１０時間程度拡散する。
次いで第２図（Ｃ）に示す如く、改めて５ｌ（ｈ膜３４
を設けて、キャリア濃［１０”（Ｃ７＋１ ”）程度以
上のｐ＋型領領域３５ｎ＋型領領域３３と同様の深さに
例えば亜鉛（Ｚｎ）の拡散によって形成する。なおとの
Ｚｎの拡散に際して、ｎ＋型領領域３３Ｓの拡散係数が
小さいために殆んど変化しない。続いて第２図（ｄ）に
示す如く、ｐ側電極３ｖを例えば金−亜鉛（Ａｕ−Ｚｎ
）を蒸着しバターニングを行なうことによって形成し、
更にｎ ｆｕｌｌ電極３７を例えば金−ゲルマニウム（
Ａｕ−Ｇｅ）によって同様に形成する。
を設けて、キャリア濃［１０”（Ｃ７＋１ ”）程度以
上のｐ＋型領領域３５ｎ＋型領領域３３と同様の深さに
例えば亜鉛（Ｚｎ）の拡散によって形成する。なおとの
Ｚｎの拡散に際して、ｎ＋型領領域３３Ｓの拡散係数が
小さいために殆んど変化しない。続いて第２図（ｄ）に
示す如く、ｐ側電極３ｖを例えば金−亜鉛（Ａｕ−Ｚｎ
）を蒸着しバターニングを行なうことによって形成し、
更にｎ ｆｕｌｌ電極３７を例えば金−ゲルマニウム（
Ａｕ−Ｇｅ）によって同様に形成する。
・ム
以ｌ説明した製造工程によって形成されるＰＩＮ−ＰＤ
に、ｐｏｌｌｌを極３６１を負、ｎ側電極３７を正とす
る極性で所要の電圧を印加すれば、ｎ−型ＧａＡｓ層３
２すなわち１層のｐ＋型領領域３５畝型領域３３とに挾
まれた空間に１層に沿う方向の電界が形成されてこの部
分を空乏層とすることかできる。この空乏層にＳｉｎ！
膜３４′を介して入力信号光を導入すれば両電極の外部
回路に信号電流を得ることができる。
に、ｐｏｌｌｌを極３６１を負、ｎ側電極３７を正とす
る極性で所要の電圧を印加すれば、ｎ−型ＧａＡｓ層３
２すなわち１層のｐ＋型領領域３５畝型領域３３とに挾
まれた空間に１層に沿う方向の電界が形成されてこの部
分を空乏層とすることかできる。この空乏層にＳｉｎ！
膜３４′を介して入力信号光を導入すれば両電極の外部
回路に信号電流を得ることができる。
なお前記ｓｔｏｗ膜３４ は、前記受光作用を行なう部
分の保賎膜の効果をもつが、その光学的膜厚（膜厚と屈
折率との稍）を本実施例の場合には寄 入力信号光の１／４波長のβ数倍とすることによって、
入力信号光の反射率を極小にすることがで７− きる。
分の保賎膜の効果をもつが、その光学的膜厚（膜厚と屈
折率との稍）を本実施例の場合には寄 入力信号光の１／４波長のβ数倍とすることによって、
入力信号光の反射率を極小にすることがで７− きる。
先に述べた両電極間に印加する電圧を例えは２０〔Ｖ〕
程度の低電圧とし、応答速度を高速にすることを求める
ならばｐ 型領域３５とｎ 型領域３３との間隔は１０
〔μｍ〕以下例えば５〔μｍ〕程度とすることが必要と
なる。受ブし部の寸法が１０〔μｍ〕程贋以下であると
きには、入力信号光の結合損失の増加を招き易いが、受
光部に光導波路を設けることによって結合損失を減少す
ることができる〇第３図は前記光導波路を設けた実施例
の断面図を示し、第２図（ｄ）と同一符号は同一部分を
示し、３ごは光導波路を示す。光導波路３８は入力信号
光に対して透明な材料、例えばＳ１０．でもよいが、本
実施例の光導波路３８はポリイミドによって形成した。
程度の低電圧とし、応答速度を高速にすることを求める
ならばｐ 型領域３５とｎ 型領域３３との間隔は１０
〔μｍ〕以下例えば５〔μｍ〕程度とすることが必要と
なる。受ブし部の寸法が１０〔μｍ〕程贋以下であると
きには、入力信号光の結合損失の増加を招き易いが、受
光部に光導波路を設けることによって結合損失を減少す
ることができる〇第３図は前記光導波路を設けた実施例
の断面図を示し、第２図（ｄ）と同一符号は同一部分を
示し、３ごは光導波路を示す。光導波路３８は入力信号
光に対して透明な材料、例えばＳ１０．でもよいが、本
実施例の光導波路３８はポリイミドによって形成した。
また以上説明した実施例においては、１層すなわちｎ−
型ＧａＡｓ層３２上に接して絶縁膜として５ｉＯ１ｆｆ
１３４ 設けているが、この場合はＳｉｎ。
型ＧａＡｓ層３２上に接して絶縁膜として５ｉＯ１ｆｆ
１３４ 設けているが、この場合はＳｉｎ。
膜３４′との界面近傍のｎ−型ＧａＡｓ層３２にお８−
表面再結合が生じて、量子効率の低下を招くこととなる
。この表面再結合を防止した実施例を第４図（ａ）に示
す。
。この表面再結合を防止した実施例を第４図（ａ）に示
す。
第４図（ａ）において、第２図（ｄ）と同一符号は同一
部分を示し３９は入力信号光に対して透明なｉ（ｎ ）
型ＡｌＧａＡｓ層である。この１型ＡＩＧａＡａ層３９
は本実施例においてはｎ−型ＧａＡｓ層３２の形成に続
いてＭＯ−ＣＶＤ法によって厚さ２〔μｍ〕程度に形成
した。
部分を示し３９は入力信号光に対して透明なｉ（ｎ ）
型ＡｌＧａＡｓ層である。この１型ＡＩＧａＡａ層３９
は本実施例においてはｎ−型ＧａＡｓ層３２の形成に続
いてＭＯ−ＣＶＤ法によって厚さ２〔μｍ〕程度に形成
した。
また第４図（ｂ）は先に説明した入力信号光の光導波路
を、ｌ型ＡｌＧａＡｓ層をメサ型に形成することによっ
て設けた実施例を示す断面図であって、第４図（ａ）と
同一符号によって同一部分を示す。
を、ｌ型ＡｌＧａＡｓ層をメサ型に形成することによっ
て設けた実施例を示す断面図であって、第４図（ａ）と
同一符号によって同一部分を示す。
本発明の受光素子の構造は先に述べた如く複合集積化に
適合が容易である。第５図（ａ）はショットキバリア形
電界効米トランジスタ（以下Ｓ Ｂ ＦＥＴと略称する
）を同一基板上に形成した半導体集積回路の実施例を示
す断面図であり、第３図と同一符号は同一部分を示し、
４０はチャネル領域であるｎ＋型領領域４２はゲート電
極、４３はソース及びドレイン電極である。
適合が容易である。第５図（ａ）はショットキバリア形
電界効米トランジスタ（以下Ｓ Ｂ ＦＥＴと略称する
）を同一基板上に形成した半導体集積回路の実施例を示
す断面図であり、第３図と同一符号は同一部分を示し、
４０はチャネル領域であるｎ＋型領領域４２はゲート電
極、４３はソース及びドレイン電極である。
本実施例において、ｉ層であるｎ−型ＧａＡｓ層３２に
設けられている受光素子のｎ＋型領領域３３ｐ＋型領領
域３５５ＢＦＥＴのｎ型領域４０及びｎ＋型領領域４１
、先に述べた実施例と異なシイオン注入法によって不純
物を導入することによって形成された。なお、受光素子
のｎ＋型領領域３３びｐ＋型領領域３５その深さが先に
述べた如く３乃至５〔μｍ〕程度であるのに対して、５
ＢＦＥＴのｎ型領域４０及びｎ＋型領領域４１深さは０
１乃至０．５〔μｍ〕程度に形成されているが、これら
の制御はイオンの加速電圧を制御することによって容易
に可能である。
設けられている受光素子のｎ＋型領領域３３ｐ＋型領領
域３５５ＢＦＥＴのｎ型領域４０及びｎ＋型領領域４１
、先に述べた実施例と異なシイオン注入法によって不純
物を導入することによって形成された。なお、受光素子
のｎ＋型領領域３３びｐ＋型領領域３５その深さが先に
述べた如く３乃至５〔μｍ〕程度であるのに対して、５
ＢＦＥＴのｎ型領域４０及びｎ＋型領領域４１深さは０
１乃至０．５〔μｍ〕程度に形成されているが、これら
の制御はイオンの加速電圧を制御することによって容易
に可能である。
本実施例において受光素子及び５ＢＦＥＴは何れも半絶
縁性ＧａＡｓ基飯３基土３１上すなわちｎ−型ＧａＡｓ
層３２に形成されているため、各素子相互間の分離につ
いて特に処置を加えないでも良好な動作が得られる。
縁性ＧａＡｓ基飯３基土３１上すなわちｎ−型ＧａＡｓ
層３２に形成されているため、各素子相互間の分離につ
いて特に処置を加えないでも良好な動作が得られる。
第５図（ｂ）は、前記実施例の受光素子と５ＢＦＥＴ累
子とを組合わせて光検出器を形成する例を示す結線図で
ある。図においてＲ１及びＲ２はバイアス抵抗、Ｒ３は
負荷抵抗を示す。
子とを組合わせて光検出器を形成する例を示す結線図で
ある。図においてＲ１及びＲ２はバイアス抵抗、Ｒ３は
負荷抵抗を示す。
受光素子に光が入射されていない状態では、バイアス抵
抗Ｒ１とＲ２との分圧比に和尚する電圧がゲート電極４
２に印加されている。しかし光が受光素子に入射すれば
、受光素子内の電流によって分圧比が変化し、ゲート電
極４２の電位が降下してＳＢＦ’ＥＴの増幅率が低下す
る。この結果負荷抵抗Ｒ３の両端に現われる出力電圧が
小さくなシ、光が受光素子に入射したことが検出される
。
抗Ｒ１とＲ２との分圧比に和尚する電圧がゲート電極４
２に印加されている。しかし光が受光素子に入射すれば
、受光素子内の電流によって分圧比が変化し、ゲート電
極４２の電位が降下してＳＢＦ’ＥＴの増幅率が低下す
る。この結果負荷抵抗Ｒ３の両端に現われる出力電圧が
小さくなシ、光が受光素子に入射したことが検出される
。
以上説明した実施例は、何れもＧａＡｓ系化合物半導体
材料によって受光装置を形成したが、本発明は特定の半
導体材料に限定されるものではなく、先に述べたＩｎＧ
ａＡｓもしくｎ型ｎＧａＡｓ層％ Ｇａ−ＡｌＡｓＳｂ
その他の化合物半導体にも、またＳｔ及びＧｅにも適用
することができる。
材料によって受光装置を形成したが、本発明は特定の半
導体材料に限定されるものではなく、先に述べたＩｎＧ
ａＡｓもしくｎ型ｎＧａＡｓ層％ Ｇａ−ＡｌＡｓＳｂ
その他の化合物半導体にも、またＳｔ及びＧｅにも適用
することができる。
（ｇ） 発明の効果
本発明により、ＰＩＮフォトダイオードのｐ＋型領領域
１層及びｎ 型領域が半導体基板表面部１１− 分に平面状に形成されることによυ、単体の受光装置と
しても他の通常のトランジスタ等に類似した構造として
例えば半導体基板の選択の自由度が増大し、ｔたパッケ
ージング等の作業が改善し得る。更に複数の受光素子を
含む受光装置を形成する場合には相互間の漏話を減少す
ることが可能となる。
１層及びｎ 型領域が半導体基板表面部１１− 分に平面状に形成されることによυ、単体の受光装置と
しても他の通常のトランジスタ等に類似した構造として
例えば半導体基板の選択の自由度が増大し、ｔたパッケ
ージング等の作業が改善し得る。更に複数の受光素子を
含む受光装置を形成する場合には相互間の漏話を減少す
ることが可能となる。
特に本発明の受光素子に、機能を異にする半導体素子例
えばトランジスタとの集積化には最も適しておυ、光を
情報信号の媒体とする光通信、その他の産業、民生分野
において、光信号の検出を含む回路装置の特性の向上、
小形化、信頼度の向上に寄与するものである。
えばトランジスタとの集積化には最も適しておυ、光を
情報信号の媒体とする光通信、その他の産業、民生分野
において、光信号の検出を含む回路装置の特性の向上、
小形化、信頼度の向上に寄与するものである。
第１図（ａ）乃至（ｃ）は従来技術の例を示す断面図、
第２図（ａ）乃至（ｄ）は本発明の一実施例の製造工程
の′ 主要部を示す断面図、第３図、！ ４１ＢＪ （
ａ）及び（ｂ）は他の実施例を示す断面図、第５図（ａ
）は本発明による集積回路の実施例を示す断面図、第５
図（ｂ）けそ １２− 図において、１はｐ型Ｓ１基板、２はｎ＋型領す 域、Ｉは半絶縁性ＩｎＰ基叛基板はｎ＋型ＩｎＰ層８は
ｎ型ＩｎＧａＡｓ層、９はｎ型ＩｎＰ層、１２はｐ＋型
領領域１３はｐ型領域、１７はｎ型ＩｎＰクラッド層、
１８はｎ型ＩｎＧａＡｓＰ活性層、１９はｐ型ＩｎＰク
ラッド層、３１は半絶縁性ＧａＡｓ基板、３２は１（ｎ
−）型ＧａＡｓ層、３３はｎ＋型領領域３４及び３４’
ｕＳｉＯ！Ｉｔ！、３５はｐ 型領域、３６はｐＯＩｌ
ｌ電極、３７はｎ側電極、３８は光導波路、３９はｉ型
ＡｌＧａＡｓ層、４ｏはｎ型領域、４１はｎ＋型領領域
４２はゲート電極、４３はソース及びドレイン電極を示
す。 し−ｍ− 第 ２ 図 （σ） 第 ２ 図 （り 第 ２ 図 （こ） 晃２ 図 （む ３６ ３４’ Ｅ７ −− 第 ３ 図 ％４ 図 （ａ） 晃４図 （す
第２図（ａ）乃至（ｄ）は本発明の一実施例の製造工程
の′ 主要部を示す断面図、第３図、！ ４１ＢＪ （
ａ）及び（ｂ）は他の実施例を示す断面図、第５図（ａ
）は本発明による集積回路の実施例を示す断面図、第５
図（ｂ）けそ １２− 図において、１はｐ型Ｓ１基板、２はｎ＋型領す 域、Ｉは半絶縁性ＩｎＰ基叛基板はｎ＋型ＩｎＰ層８は
ｎ型ＩｎＧａＡｓ層、９はｎ型ＩｎＰ層、１２はｐ＋型
領領域１３はｐ型領域、１７はｎ型ＩｎＰクラッド層、
１８はｎ型ＩｎＧａＡｓＰ活性層、１９はｐ型ＩｎＰク
ラッド層、３１は半絶縁性ＧａＡｓ基板、３２は１（ｎ
−）型ＧａＡｓ層、３３はｎ＋型領領域３４及び３４’
ｕＳｉＯ！Ｉｔ！、３５はｐ 型領域、３６はｐＯＩｌ
ｌ電極、３７はｎ側電極、３８は光導波路、３９はｉ型
ＡｌＧａＡｓ層、４ｏはｎ型領域、４１はｎ＋型領領域
４２はゲート電極、４３はソース及びドレイン電極を示
す。 し−ｍ− 第 ２ 図 （σ） 第 ２ 図 （り 第 ２ 図 （こ） 晃２ 図 （む ３６ ３４’ Ｅ７ −− 第 ３ 図 ％４ 図 （ａ） 晃４図 （す
Claims (1)
- 禁１ｈ１１帝幅が所要の値以下である低不純物濃度の半
導体層と、該半導体層内に相互に離隔して配設さ九たｐ
型窩不純物濃度領域及びｎ型高不純物濃度領域とを備え
、前記ｐ型窩不純物濃度領域とｎ型高不純物濃度領域と
の間の前記低不純物濃度の半導体層が受光部とされるこ
とを特徴とする半導体受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072884A JPS58190056A (ja) | 1982-04-30 | 1982-04-30 | 半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072884A JPS58190056A (ja) | 1982-04-30 | 1982-04-30 | 半導体受光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58190056A true JPS58190056A (ja) | 1983-11-05 |
Family
ID=13502200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072884A Pending JPS58190056A (ja) | 1982-04-30 | 1982-04-30 | 半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190056A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477089A (en) * | 1977-12-01 | 1979-06-20 | Toshiba Corp | Semiconductor photo detector |
-
1982
- 1982-04-30 JP JP57072884A patent/JPS58190056A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477089A (en) * | 1977-12-01 | 1979-06-20 | Toshiba Corp | Semiconductor photo detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| US5880489A (en) | Semiconductor photodetector | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| US4390889A (en) | Photodiode having an InGaAs layer with an adjacent InGaAsP p-n junction | |
| US4471370A (en) | Majority carrier photodetector | |
| US7696593B2 (en) | PIN-type photo detecting element with three semiconductor layers, and window semiconductor layer having controlled thickness | |
| JPH04111477A (ja) | 受光素子 | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| JPH01183174A (ja) | 半導体受光素子 | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| Chandrasekhar et al. | Monolithic integrated waveguide photodetector | |
| JPH04111478A (ja) | 受光素子 | |
| JPS582077A (ja) | 半導体デバイス | |
| US4544938A (en) | Wavelength-selective photodetector | |
| JPH06268196A (ja) | 光集積装置 | |
| JPH05160430A (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPS6244709B2 (ja) | ||
| US5656831A (en) | Semiconductor photo detector | |
| US20070057299A1 (en) | Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer | |
| JP2633234B2 (ja) | 光半導体素子 | |
| JPH07118548B2 (ja) | ▲ｉｉｉ▼−ｖ族多元化合物半導体ｐｉｎフオトダイオ−ド | |
| JPS58190056A (ja) | 半導体受光装置 | |
| JPS58161366A (ja) | 複合半導体装置 |