JPS58190141A - デイジタル処理系監視制御回路 - Google Patents
デイジタル処理系監視制御回路Info
- Publication number
- JPS58190141A JPS58190141A JP57071277A JP7127782A JPS58190141A JP S58190141 A JPS58190141 A JP S58190141A JP 57071277 A JP57071277 A JP 57071277A JP 7127782 A JP7127782 A JP 7127782A JP S58190141 A JPS58190141 A JP S58190141A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing system
- output
- digital processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル処理系監視制御回路に関するもので
ある。
ある。
一般に、電子交換機、電子側算機等のディジタル処理系
においては、データ処理のために―々のステータス（状
態）を有している。例えは、送（１状態、受信状態、障
害発生状ｌＩ噂かこれである。
においては、データ処理のために―々のステータス（状
態）を有している。例えは、送（１状態、受信状態、障
害発生状ｌＩ噂かこれである。
データ処理を円滑に行なうために、制御装置はこれらの
状態を正確に検出して制御を行なわなければならない。
状態を正確に検出して制御を行なわなければならない。
従来技術において、これら状態の検出、判別には、タイ
マーが用いられている。このタイマー出力によって状態
が安定しているか否かの判別、及び制御の切り侠え等が
行なわれている。然し乍ら斯かるタイマーは状態の監視
を行なっているわけではなく、このタイマーの設定を鋏
るとディジタ１１処理系を正常に制御できず、系が不安
定な状態となる。
マーが用いられている。このタイマー出力によって状態
が安定しているか否かの判別、及び制御の切り侠え等が
行なわれている。然し乍ら斯かるタイマーは状態の監視
を行なっているわけではなく、このタイマーの設定を鋏
るとディジタ１１処理系を正常に制御できず、系が不安
定な状態となる。
従って、本発明の目的は、上記の如き従来技術の欠点を
解決し、ディジタル処理系の状態の監視を行って安定状
］１［−判別すると共に、安定的な制御動作が行なえる
ディジタル処理系監視制御回路を提供することにある。
解決し、ディジタル処理系の状態の監視を行って安定状
］１［−判別すると共に、安定的な制御動作が行なえる
ディジタル処理系監視制御回路を提供することにある。
この目的を速成するために、本発明は、比較器と検分回
路を用いた薄還形制御回路において、可避タウンタを用
いて状態監視回路を構成したものである。即ち、このカ
ウンタによって一定時間毎に人力信号をサンプリングし
、状態の監視が行なわれる。ここで、ディジタル処理系
が安定した場合には、このサンプリングデータは一定値
に収束する。そこでこの情報を用いて制御の切り換えを
行なうと共に、外部に系の情報を出方するものである。
路を用いた薄還形制御回路において、可避タウンタを用
いて状態監視回路を構成したものである。即ち、このカ
ウンタによって一定時間毎に人力信号をサンプリングし
、状態の監視が行なわれる。ここで、ディジタル処理系
が安定した場合には、このサンプリングデータは一定値
に収束する。そこでこの情報を用いて制御の切り換えを
行なうと共に、外部に系の情報を出方するものである。
以下、図面に基いて本発明の一実施例について説明する
。添付図は、自動利得調整形フラットアンプの一例を示
すブロック図である。この回路は出力レベルが常に基準
レベルと等しくなる様に動作する機能を有する。フラッ
トアンプｌの一端子には入力端子と接続され、他端子は
抵抗氏を介して接地される。また、このフラットアンプ
ｌと並列に、抵抗Ｒ１〜＆とスイッチ８１〜ＳＨの夫々
の直列回路が接続される。フラットアンプｌの出方は出
力端子に接続されると共に比較器２に入力される。一方
、比較器２にはまた基準レベル発生、ｉ！ｉ！２で生成
される基準レベル信号が入力される。比較器２ではこの
両者の信号が比較され、その出方は二値量子化回路３に
入力される。二値量子化回路３は比較器２の出力信号を
二値情報に量子化し、て監視用カウンタ７に入力される
。
。添付図は、自動利得調整形フラットアンプの一例を示
すブロック図である。この回路は出力レベルが常に基準
レベルと等しくなる様に動作する機能を有する。フラッ
トアンプｌの一端子には入力端子と接続され、他端子は
抵抗氏を介して接地される。また、このフラットアンプ
ｌと並列に、抵抗Ｒ１〜＆とスイッチ８１〜ＳＨの夫々
の直列回路が接続される。フラットアンプｌの出方は出
力端子に接続されると共に比較器２に入力される。一方
、比較器２にはまた基準レベル発生、ｉ！ｉ！２で生成
される基準レベル信号が入力される。比較器２ではこの
両者の信号が比較され、その出方は二値量子化回路３に
入力される。二値量子化回路３は比較器２の出力信号を
二値情報に量子化し、て監視用カウンタ７に入力される
。
可逆カウンタ４は二値情報を積分し、その出力はスイッ
チ回路６及び可逆カウンタ８に人力され５る。また、監
視用カウンタ７は二値情報に基いて一定間隔毎のサンプ
リングパルスを生成し、ソノサンブリどグパルスはラッ
チ回路９に印加される。
チ回路６及び可逆カウンタ８に人力され５る。また、監
視用カウンタ７は二値情報に基いて一定間隔毎のサンプ
リングパルスを生成し、ソノサンブリどグパルスはラッ
チ回路９に印加される。
スイッチ回路６は可逆カウンタ４からの積分信号に従っ
て、スイッチ８１〜Ｓｎを切り換えることにより、フラ
ットアンプｌの利得切り換えを行なう。
て、スイッチ８１〜Ｓｎを切り換えることにより、フラ
ットアンプｌの利得切り換えを行なう。
ｐＪ逆カウンタ８は可逆カウンタ４の出力信号を積分し
、その出力信号はオア回路ｌＯを介してラッチ回路９に
与えられる。而して、このラッチ回路９の出力が監視制
御信号となる。
、その出力信号はオア回路ｌＯを介してラッチ回路９に
与えられる。而して、このラッチ回路９の出力が監視制
御信号となる。
この様な構成において、ディジタル処理系が安定状態に
あるときには、可逆カウンタ４からは、フラットアンプ
１の利得を増加させる信号と、減少させる信号とがほぼ
交互に出力される。従って、この信号が可逆カウンタ８
で積分されると、その出力はある一定の範囲で収束した
信号となる。一方、この系が不安定な状態にあるときに
は、可逆カウンタ８からは、収束しない信号が出方され
、その信号はラッチ回路９でラッチされる。ここで、ラ
ッチ回路９には、監視用カウンタ７からのサンプリング
パルスが与えられているので、可逆カクンタ畠の出力は
一定間隔でラッチ回路９にラッチされ、監視制御信号が
出力される。
あるときには、可逆カウンタ４からは、フラットアンプ
１の利得を増加させる信号と、減少させる信号とがほぼ
交互に出力される。従って、この信号が可逆カウンタ８
で積分されると、その出力はある一定の範囲で収束した
信号となる。一方、この系が不安定な状態にあるときに
は、可逆カウンタ８からは、収束しない信号が出方され
、その信号はラッチ回路９でラッチされる。ここで、ラ
ッチ回路９には、監視用カウンタ７からのサンプリング
パルスが与えられているので、可逆カクンタ畠の出力は
一定間隔でラッチ回路９にラッチされ、監視制御信号が
出力される。
而して、ラッチ回路９の出力である監視制御信号は系が
安定状態か或いは不安定状態かを反映しているので、こ
の信号に従って安定状１１１になった時の利得切換制御
及び状態情報を外部に出方することができる。
安定状態か或いは不安定状態かを反映しているので、こ
の信号に従って安定状１１１になった時の利得切換制御
及び状態情報を外部に出方することができる。
以上、本発明の一実施例について説明したが、本発明は
この実施例に限定されず、樵々変形して実施され得る。
この実施例に限定されず、樵々変形して実施され得る。
例えば、ラッチ回路・の代替手段としてレジスタ等を用
いてもよい。
いてもよい。
この様Ｋ、本発明によれば、ディジタル処理系の状態の
監視を簡単に行ない、安定状態を容易に判別できる。ま
た、逐次系の状態を監視しながら安定的な制御動作を行
なえる。
監視を簡単に行ない、安定状態を容易に判別できる。ま
た、逐次系の状態を監視しながら安定的な制御動作を行
なえる。
添付図は本発明の一実施例による自動利得調整形フラッ
トアンプのブロック図である。 ｌ・・・フラットアンプ、２・・・比較器、４．８・・
・可逆カウンタ、６・・・スイッチ回路、７・・・監視
用カウンタ、９・・・ラッチ回路。
トアンプのブロック図である。 ｌ・・・フラットアンプ、２・・・比較器、４．８・・
・可逆カウンタ、６・・・スイッチ回路、７・・・監視
用カウンタ、９・・・ラッチ回路。
Claims (1)
- 出力信号を基準レベルと比較し、第１の娠分手段を介し
て利得調整を行なう帰還形制御回路において、該積分手
段の出力信号を更に積分する亀８の積分手段と、前記比
較結果に基いて一定間隔毎のサンプリング信号を生成す
るカウンタを有し、該サンプリング信号に従って該第２
の私勿十段からの出力を監視制御Ｉ伯信号して得、状ｌ
ｌ惰報を抽出することを礼徽とするディジタル処理系監
視制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071277A JPS58190141A (ja) | 1982-04-30 | 1982-04-30 | デイジタル処理系監視制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071277A JPS58190141A (ja) | 1982-04-30 | 1982-04-30 | デイジタル処理系監視制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58190141A true JPS58190141A (ja) | 1983-11-07 |
Family
ID=13456054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071277A Pending JPS58190141A (ja) | 1982-04-30 | 1982-04-30 | デイジタル処理系監視制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190141A (ja) |
-
1982
- 1982-04-30 JP JP57071277A patent/JPS58190141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181842A (en) | D.C. monitoring circuit | |
| US4476437A (en) | System for detecting abnormal condition of high frequency output signal in its power level | |
| JPS58190141A (ja) | デイジタル処理系監視制御回路 | |
| US5483817A (en) | Short circuit detector for sensors | |
| US2591810A (en) | Electrical time-delay network | |
| CN111796139A (zh) | 一种电压掉电监控电路及方法 | |
| US4645992A (en) | Electronically controlled servomotor limit stop | |
| JPH10103910A (ja) | ポテンショメータによる変位検出回路 | |
| JPH05340971A (ja) | 電圧測定装置 | |
| JP2685636B2 (ja) | アナログ入力信号線の断線検出装置 | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| EP0460643A2 (en) | Emergency circuit for, e.g., numerical control unit | |
| KR870007588A (ko) | 반도체 레이저 구동장치의 긴급 리셋회로 | |
| JPH0748622B2 (ja) | Ａｇｃ増幅器 | |
| JPS61173507A (ja) | 自動レベル制御回路 | |
| JP2932863B2 (ja) | 出力レベル設定回路 | |
| SU1462253A1 (ru) | Многоканальное устройство дл допускового контрол параметров | |
| JPS6412163B2 (ja) | ||
| KR900000491Y1 (ko) | 래코딩시 테이프 잔량에 의한 자동모드 절환회로 | |
| JP2751272B2 (ja) | モータの異常回転検出装置 | |
| JPH0229534Y2 (ja) | ||
| JP2878823B2 (ja) | 伝送装置 | |
| JPH07107965B2 (ja) | 受信周波数変換器用自動利得制御回路 | |
| JPH07283673A (ja) | 自動利得制御回路 | |
| JPS6249431A (ja) | 信号安定化装置 |