JPS58192079A - 文字パタ−ン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、文字パターン発生装置に関し、特に各釉書体
に対応した文字パターンの有効ビットのみを出力する文
字パターン発生装置に関するものである。

文字ディスプレイ装置、プリンタ装置においては、文字
パターン発生装置で作成された電気的な文字信号を用い
て、ＯＮＴ　（陰極線管）あるいは印字装置に出力する
。なお、ＯＲＴ−）、の文字は、１１ｇ１表示しただけ
では■ちに消えてしまうため、同一文字ｔ−１秒間に数
ｌＯ回程度繰り返して表示することにより、チラッキな
く静止画像全形成させることができる。繰り返して同一
文字全表示するため、画面全体の文字フードを記憶する
メモリ（リフレッシュ・メモリ）が必要であり、コント
ローラ（ＯＰＵ）あるいはキーボードから文字コードを
このメモリに書き込む。

１１１１図は、従来の文字パターン発生装置の駆動枦明
図である。

アドレス線（ＡＤＲＩ）によりコントローラ（ＯＮＴ）
からりフレッシュ・メモリ２ｔ−アドレスし、データＩ
Ｉ（ＤＴＩ）’ｔ−介してアドレスされた査地に文字デ
ータ（ニード）を書き込む。書き込み時以外には、表示
部の桁カウンタおよび行カウンタによりりフレッシュ・
メモリ２がアドレスされ、文字データがリードＭ　（Ｄ
Ｔ２）を介して読み出される。この文字データは、文字
パターン発生装ｆｌｌ１１の上位アドレスとなり、慶示
部の文字パターン発生装置用ライン・カウンタによりア
ドレスされ、アドレス１ｓ（ＡＤＨ２）ｔ−介して入力
される下位アドレスとともに文字パターン発生装置１の
アドレス全決定し、出力線（Ｐ　Ｔ　Ｎ）を介して文字
パターンを読み出す。読み出されたパターン・データは
、パラレル・シリアル変換の移、ｏＲＴｌｉｌｉｔ面に
表示される。なお、文字パターン発生装置１を樗替犬可
能にするためには、リフレッシュ・メモリ２と同一素子
を用いて、ＲＡＭ　（ランダム・アクセス・メモリ）に
すればよい。

ところで、文字パターン発生装置１に記憶される文字に
は、有体、つまり文字サイズ、および文字幅の興なるも
のがあり、例えば普通体、ゴシック体、イタリック体ご
とに文字サイズが異なっており、かつ同一文字サイズの
中でも縦サイズｔ２４ラインとしたとき、横サイズ（文
字幅）が７ドツト、１０ドツト、１２ドツト、１５ドツ
ト、１７ドツＦ等とそれぞれ異なっている。このように
、各書体の文字ごとにサイズが異なっていても、従来の
文字パターン発生装置では、画一サイズのバメモリが不
贅な部分まで必要となり、容量が大になっている。また
、必要な文字サイズのみメモリに格納し、帯体や文字サ
イズに応じてパターン・データ全波み出すように制御す
ることは、きわめてＩＩＩ雑な回路ｔｉし、フス、ト・
アップを招くことになる。

本発明の目的は、このような従来の問題を解決し、２−
類以トの書体をパターン・メモリに記憶している場合に
、各種の書体や文字サイズに対応した文字パターンの出
力制御１−簡単かつ安価に実現できる文字パターン発生
装置ｔｔＳ供することにある。

Ｆ組目的ｉｓ成するため、本発明の文字パターン発生装
置は、入力コード情報により文字パターン・メモリの入
力コード情報に対応する領域を選択して、文字パターン
に変換し、出力する文字パターン発生装置において、人
力コード情報に対応した文字パターンの有効ビット長を
記憶する手段を有し、該記憶手段から入力コード情報に
対応する文字パターンの有効ビット長を読み出し、変換
された文字パターンの有効ビット数だｉｔ　を出力する
こと全特徴とする。

以下、本発明の実施例を、図面により謄明する。

第２図は、本発明の実施例を示す文字ノシターン発生装
置の１文字パターン増成図であり、繁５図は本発明の実
施例１示す文字ノぐターン発生装置のブロックＷＲ繍図
である。

本発明の文字パターン発生装置は、第３図に示すように
、文字パターン・メモリ４と、有効ビット長メモリ５と
、チップ・セレクト発生器６と、パラレル・シリアル変
換器７と、有効ヒ゛ット、カウンタ８と、ライン・カウ
ンタ３とから＃ｌ！成される。

文字パターン・メモリ４は、フンＦローラカ）らの人力
フード信号（ＣＤ）に対応した文字ツマターンが書体ご
とに記憶されており、第３図で番ま１〜ｎの書体ごとに
メモり・ブロックを廟し、各メモリ・ブロックはｆｌＥ
、２図に示すような文字ノくターンを全文字数だけ記憶
している。例えば、文字ツクターン・メモリ４の文字ｒ
ＡＪは、第２図に示すように、帳り向にＤｏ−１１１３
の１４ドツシ、縦方向に！１〜！２４の２４ラインから
構成されており、コントローラからの入力コード信号（
ａＤ）によってＡ、Ｂ、Ｏ・・・２のうちのＩＡＩが選
択されると、ライン・カウンタδの出力により／１〜ｔ
２４の１ラインが指定され、そのラインのう一タが読み
出される。この場合、文字「Ａ」の有効ピット数は、１
４ビツトである。

有効ビット長メモリ５は、人力コード信号（ＣＴｌ）に
対応した文字ノぜターン・メモＩＪ　４の有効ビット！
ｋを記憶するメモリであって、各書体の各文字単位はＤ
Ｏ−Ｄ７０８ビットにより最大有効ビット長２５６ビツ
トまで記憶できる。第３図に才３いて１才１文字パター
ン・メモリ４のｌ〜ｎプロ゛ンクに対応し、て有効ビッ
ト長メモリ５も１〜ｎ個設けられている。

次に、チップ・セレクト発生器６け、コントローラから
入力される文字パターン・メモリ選択信号（ＳＥＬ）ｌ
こより文字パターン・メモ１．）４と有効ビット長メモ
リ５を選択する選択信号発生器である。

また、パラレル・シリアル１換器７は、ロード信号１１
により画素クロック（ｏ　Ｌ　Ｋ）に同期して文字パタ
ーン・メモリ４の出力ＤＯ〜Ｄｍビットのパラレル・デ
ータをロードし、画素クロックＯＬＫに同期して直列デ
ータに髪換し、パターン画列データ（ＰＴＮ）として出
力する。

有効ビット・カウンタ８は、ビット長メモリ５からの出
力をロード信号によりロードし、ロードされた値から画
素クロック　（ＯＬＫ）に同期してインクリメントする
。有効ビット数の補数がロードされて、インクリメント
され、キャリーが発生することにより１文字終了信号（
ｃ　ＨＦ）がコントローラに出力される。

ライン・カウンタ３は、文字パターン・メモリ４の行ア
ドレス用カウンタであって、第２図の文字パターン・メ
モリの場合には／ｌ−７２４ｔ−カウントし、アドレス
信号としてパターン・メモリ４に出力した後、キャリー
の発生で印字行終了（Ｌ７Ｎ）ｔ−出力する。

糖４図は、執３図の動作タイム・チャートである。

＠４図（、）はライン・シンク　（ＬＳＯ）であり、１
行の始めにパルス（負極性）が出される。第４図〜）は
−素クロック　（ＯＬＫ）であり、第４図（０）は文字
コード（ＯＤ）およびパターン・メモリ選択信号（Ｓχ
Ｌ）である。炉：　４　ｆｙＪ（ｃ）においては、説明
の都合ト、並列に読み出される１行分の複数個の文字デ
ータが、異なる１ｉｌＩＩ類のパターン・ブロックから
読み出される場合を示している。すなわち、ＯＨＩ、Ｏ
Ｈ２・・・ＯＨｎが指定されることにより、パターン・
ブロック　（ＣＧ１〜０Ｇｎ）が順次選択される。第４
図（ｄ）はロード信号（Ｉ、Ｄ）であり、オア・ゲー）
９ｔ−介して、ライン・シンク信号（Ｌ　８０）または
１文字終了信号（ＯＨＦ）のいずれか一方が出力される
ことにより発生される。

第４図（ｅ）は文字パターン出力（ＰＴＮ）であり、各
文字の有効ビット数のパターン・データが出力される。

第４図では、ＯＨＩ、ＯＨ２・・・の有効ビット長は、
それぞれ９ビツト、１４ピツ）　、　１１ビツト、・・
・になっている。第４　Ｗ　（ｆ）は、有効ビット・カ
ウンタ８から出力される１文字終了信号（○ＨＦ）であ
る。笛４図（ｇ）は、杭４図（１）のライン・シンク（
ｂｓｏ）の時間を短縮したもので、笛４図（ｈ＞の行ア
ドレス１０．１１．　　・・・／　Ｘｋ５イン・カウン
タ３から文字パターン・メモリ４に出力し、最後のライ
ンが終了すると、坑４図（１）の印字行終了信号（Ｌア
Ｎ）を出力する。

第３図において、コントローラからコード情報（ＯＤ）
が、文字パターン・メモリ４と有効ビット長メモリ５の
アドレス情報として入力される。

一方、コントローラからの文字パターン選択信号（ＳＥ
Ｌ）は、チップ・セレクト発生器６に入力され、チップ
・セレクト信号ＯＧ１〜ＯＧｎの１つが文字−パターン
・メモリ４と有効ビット長メモリ５に送出されることに
より、コード情報の書体を選択する。

いま、−剥として、チャネル（ａｕｌ）に＠２図に示す
文字ｒＡＪが入力されたときの動作？考える。すなわち
、「Ａ」はパターン・ブロック（ＯＧＩ）に格納され、
有効ビット長４：ｔ　Ｄ　１４、ライン数は／Ｘ−２４
である。

ライン・シンク信号（Ｌ　Ｓ　Ｏ）が入力すると、文字
パターン・メモリ　（ＣＧＩ）４およびビット長メモリ
０）５のコード情報Ａにより拐″定されたアドレスに記
憶されている文字パターンｒ　Ａ　ｌがパラレル・シリ
アル変換器７にロードされるとともニ、ビット長１４の
ＭＭが４１効ビツト・カウンタ８にロードされる。この
とき、１行目であれば、ラインカウンタ３の値は０”で
ある。パラレル・シリアル変＊ｌ１Ｊ７は、画素クロッ
ク　（ＯＬＩｎに同期して順次シリアル・データのす字
パターン（ＰＴＮ）として印字部または表示部に出力さ
れる。コントローラは、この間に、次のコード情報（Ｃ
Ｄ）と文字選択信号（Ｓ　Ｋ　Ｉ、）　　（ＯＨ２）を
出力する。

ｒＡＪの有効ビット長１４　（−Ｄ１３）をカウントす
る翁効ビット・カウンタ８から１文字終了悄＠（ａＨｙ
）が出力されると、次の文字（ＯＨ２）のパターンおよ
びビット長を、パターン・メモリ４、ビット長メモリ５
から読み出し、パラレル・シリアル変換器７１有効ビツ
ト・カウンタ８に、１文字終了信号（ＯＨＦ）の終りに
ロードする。

以上の＃＋￥ｉ’ｔ１行の有効文字すべてについて、繰
り返し行う。なお、１行の終了は、特定のコード情報ｔ
−１１１つ当てることにより判断する。

゛第４図（ｇｌのライン・シンク信号（Ｉ、　Ｓ　（り
によりライン・カウンタ３全インクリメントして、行ア
ドレス全±１し、２行目の各印字あるいは表示の文字パ
ターンｔ−Ｍみ出す。第４図（ｇ）　（ｈ）　（ｉ）に
示すように、！−２４まで以上の動作１１返し行い、２
４行すべてｔｌｌ力したとき、コントローラに対して行
印字終了信号（ＬｙＮ）を出力する。

なお、実施例で＋１、行方向に出力される文字パターン
・メモリを示したが、列方向出力のパターン・メモリで
もｂｅに適用可能である。また、文字パターン・メモリ
４とビット長メモリ５は、別個のメモリ・ブロック（Ｒ
ＯＭ）で構成しているが、同一のメモリ　（ＲＯＭ）に
紀憶し、ておくこともできる。

ＴＩ）、Ｎ明したように、本発明によれば、２釉類以ト
の書体をパターン・メモリに記憶している場合に、これ
らの書体に対応した有効ビット長のみツバターン・デー
タを読み出すことができるので、文字パターン・メモリ
の賽鷲の節約が可能であり、かつ出力制御１簡単かつ安
価に実現できる。

【図面の簡単な説明】

諏１図は従来の文字パターン発生装置の駆ｗＪＮＲ明図
、第２図は本発明の文字パターン・メモリの１文字パタ
ーンの構成図、第３図は本発明の実施例を示す文字パタ
ーン発生装置のブロック構成図、麺４　図４；ｉ　第３
図の動作タイム・チャートである。 １：ｉ字パターン発生装置、：Ｓニライン・カウンタ、
Ａ：文字パターン・メモリ、５：’４＜効ヒツト長メモ
リ、６：文字パターン・チップ・セレクト発生器、７：
パラレル・シリアル変換器、８：４１ビツト・カウンタ
。 特許用顔大　株式金社　リ　コ　一 代　埋　人　弁理士　磯　村　雅　便 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力コード情報により文字パターン・メモリの人力コー
   ド情報に対応する釦域を選択して文字パターンに賢換し
   、出力する文字パターン発生肺音において、入力コード
   情報に対応した文字パターンの有効ビット長を記憶する
   手段を有し、該配憶手段から有効ビット長を読み出して
   、変換された文字パターンの有効ビット数のみを出力す
   ることを特徴とする文字パターン発生装置。