JPS58192151A - 割込み制御回路 - Google Patents
割込み制御回路Info
- Publication number
- JPS58192151A JPS58192151A JP7534982A JP7534982A JPS58192151A JP S58192151 A JPS58192151 A JP S58192151A JP 7534982 A JP7534982 A JP 7534982A JP 7534982 A JP7534982 A JP 7534982A JP S58192151 A JPS58192151 A JP S58192151A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- irqn
- program
- return
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明に、ベクタアドレス方式の割込み制御回路に関
し、轡に、ペクタリング直前に割込み要因が消滅した場
合に、元のプログラムに憤りさせるようにした割込み制
−回路に関する。
し、轡に、ペクタリング直前に割込み要因が消滅した場
合に、元のプログラムに憤りさせるようにした割込み制
−回路に関する。
ペクタアドレス方式の割込み制御が迩用芒ｎ７ｔマイク
ロコ／ピユータに３ｂては、コンピュータが外部１９、
プリンタや端末装置等から割込み要求を受けたときに、
あるいに内蔵機能よりの割り込み要求を受けたとき割込
み要因の種類に応じて予め設定きれてｂるベクタアドレ
ス（間接指定アドレス）を発生する。七して、例えば、
ＦＦＦ８゜ＦＰν９の１うなベクタアドレスによす（一
定芒ｆ′Ｌ７ｔメモリエリア内に格納されている内容（
ＩＩＪ込ミグミプログラム初の命令か格納されて込る番
ａｔ示す１６ビツトｑ）アドレス）ｋプログ２ムカウン
タに読み込む。次に１アドレスされた領域の内容が命令
レジスタに人って＊ａさｎ１割込み処Ｉルーチンヘジャ
ンプして、最初の命令か実行さルるようにさｎてｂる。
ロコ／ピユータに３ｂては、コンピュータが外部１９、
プリンタや端末装置等から割込み要求を受けたときに、
あるいに内蔵機能よりの割り込み要求を受けたとき割込
み要因の種類に応じて予め設定きれてｂるベクタアドレ
ス（間接指定アドレス）を発生する。七して、例えば、
ＦＦＦ８゜ＦＰν９の１うなベクタアドレスによす（一
定芒ｆ′Ｌ７ｔメモリエリア内に格納されている内容（
ＩＩＪ込ミグミプログラム初の命令か格納されて込る番
ａｔ示す１６ビツトｑ）アドレス）ｋプログ２ムカウン
タに読み込む。次に１アドレスされた領域の内容が命令
レジスタに人って＊ａさｎ１割込み処Ｉルーチンヘジャ
ンプして、最初の命令か実行さルるようにさｎてｂる。
しかしながら、ベクタアドレス方式の割込み制御におい
てに、ＯＰＵが割込み蟹求ｉ検佃しても、実行中の命令
は最後までＭｔ付され、七の後、割込み費ボに刈する応
答が！１！始芒れる。そして、割込み要因の撞ＳａＣか
かわらず、先ずインデックレジスタやフログクムカウン
タ、アキュームレータ、コンディションコードレジスタ
の内容か、メモリのスタック領域［：Ａ避される。この
レジスタ類の退避は、ペクタアドレスが発生される前に
行なわれ、退避が終了してからベクタアドレスが発生し
て、割込みプログラムにブランチするようにされている
。
てに、ＯＰＵが割込み蟹求ｉ検佃しても、実行中の命令
は最後までＭｔ付され、七の後、割込み費ボに刈する応
答が！１！始芒れる。そして、割込み要因の撞ＳａＣか
かわらず、先ずインデックレジスタやフログクムカウン
タ、アキュームレータ、コンディションコードレジスタ
の内容か、メモリのスタック領域［：Ａ避される。この
レジスタ類の退避は、ペクタアドレスが発生される前に
行なわれ、退避が終了してからベクタアドレスが発生し
て、割込みプログラムにブランチするようにされている
。
七のため、コンピュータが割込み瞥求會受けて、レジス
タ類の退避か開始され７を後に、割込み要因か消滅して
しまうと、ペクタリング時に割込み要因に対応して発生
されるべきベクタアドレスが発生されなくなり、ペクタ
発生か消滅してしまう。
タ類の退避か開始され７を後に、割込み要因か消滅して
しまうと、ペクタリング時に割込み要因に対応して発生
されるべきベクタアドレスが発生されなくなり、ペクタ
発生か消滅してしまう。
七）結果、ＯＰＵはジャンプ丁べき割込み処理ルーチン
ｉ失ｂ１ プログラムか暴走してしまうおそれがあっ
た。
ｉ失ｂ１ プログラムか暴走してしまうおそれがあっ
た。
このような場合には、優先度の最も低込割込み要因に対
応するベクタアドレス？＠生はせ、そこヘジャンプする
方法も考えられる。しかし、これでｄ本来実行すべきで
ない割込みプログラムか実行さｎてしまうため、システ
ム上悪影１１１１ｒ＆ぼ丁おりれかある。なお、一旦ベ
クタアドレスか発生さｎてしまえば、その後割込み要因
か消滅しても、置型さｎた割込みサービスは実行される
。
応するベクタアドレス？＠生はせ、そこヘジャンプする
方法も考えられる。しかし、これでｄ本来実行すべきで
ない割込みプログラムか実行さｎてしまうため、システ
ム上悪影１１１１ｒ＆ぼ丁おりれかある。なお、一旦ベ
クタアドレスか発生さｎてしまえば、その後割込み要因
か消滅しても、置型さｎた割込みサービスは実行される
。
そこで、仁の発明は、コンピュータが割込み費求を受け
て、レジスタ類の退避が開始され、ベクタアドレスが発
生される前に割込み要因か消滅した場合には、ハード的
に元のプログラムに復帰させるためのリターンインタラ
ブド命令を発生させることにより、グラグラムの暴走、
システムへの悪影響を防止すること１−目的とする。
て、レジスタ類の退避が開始され、ベクタアドレスが発
生される前に割込み要因か消滅した場合には、ハード的
に元のプログラムに復帰させるためのリターンインタラ
ブド命令を発生させることにより、グラグラムの暴走、
システムへの悪影響を防止すること１−目的とする。
以下図面に基づｂてこの発明１１１″敗明する。
第１図は本発明に係る割込み制御−路の一実施例を示す
。劃込みコントローラーには、複数の割込み置型（（Ｉ
１１シ、いずれもススカグルな割り込みでるフレペル人
力である）ＩＲＱ１〜工ＲＱｎの状總を示す信号を供給
するラインＬ！〜Ｌ、が接続きれており、工ＲＱｓ〜Ｉ
ＲＱｎのＩｘｆｆ’Ｌかの劃込み賛意か人って来ると、
イネーブル信号Ｋに同期γ して劃込み＠号Ｐ １１−Ｐ １ ｒ、 ｋＯＰ Ｕ
２に出力する。
。劃込みコントローラーには、複数の割込み置型（（Ｉ
１１シ、いずれもススカグルな割り込みでるフレペル人
力である）ＩＲＱ１〜工ＲＱｎの状總を示す信号を供給
するラインＬ！〜Ｌ、が接続きれており、工ＲＱｓ〜Ｉ
ＲＱｎのＩｘｆｆ’Ｌかの劃込み賛意か人って来ると、
イネーブル信号Ｋに同期γ して劃込み＠号Ｐ １１−Ｐ １ ｒ、 ｋＯＰ Ｕ
２に出力する。
ＯＰ Ｕ ２ｔ’！アドレスバス３お工びデータバス４
を介してＲＯＭ（リード１オンリ・メモリ）５に接続場
れている。ＲＯＭ５には、軸込み要因に応じて０Ｐσ２
から出力されるベクタアドレスよって指定されるエリア
に、割込みプログラムｋｍ示する番地が格納されている
。また、ＲＯＭ５内の上記番地ＶＣＦｉ、所定の割込み
プログラムの最初の命令か格納されている。
を介してＲＯＭ（リード１オンリ・メモリ）５に接続場
れている。ＲＯＭ５には、軸込み要因に応じて０Ｐσ２
から出力されるベクタアドレスよって指定されるエリア
に、割込みプログラムｋｍ示する番地が格納されている
。また、ＲＯＭ５内の上記番地ＶＣＦｉ、所定の割込み
プログラムの最初の命令か格納されている。
また、上記割込みコントローラ１からめ力される割込み
信号Ｐｔｆｌ、第１の７リツプフロツプ６０七ツト鴻子
にも供給されるように接続されている このフリップフ
ロップ６の出力Ｑ、ｎ、ＭＡ数の割込み置型ＩＲＱｔ〜
工ＲＱｎ ｋ人力信号としてｂるＮＯＲゲー）７に人力
されて偽る。
信号Ｐｔｆｌ、第１の７リツプフロツプ６０七ツト鴻子
にも供給されるように接続されている このフリップフ
ロップ６の出力Ｑ、ｎ、ＭＡ数の割込み置型ＩＲＱｔ〜
工ＲＱｎ ｋ人力信号としてｂるＮＯＲゲー）７に人力
されて偽る。
さらに、このＮＯＲゲート７の出力に、第２の７リツプ
フロツプ８に人力され、イネーブルイぎ号罵と同期され
て、上記ＣＰＵ２１Ｃ対してリターンインタラブド＠１
４１１ＲＴ工を出力するようにさｎてｂる。
フロツプ８に人力され、イネーブルイぎ号罵と同期され
て、上記ＣＰＵ２１Ｃ対してリターンインタラブド＠１
４１１ＲＴ工を出力するようにさｎてｂる。
上記フリップフロップ６お工ひ８は、ＣＰＵ２から割込
み処理ルーチンＶ最後に出力さｎるリセット信号ｐｒに
工ってリセット嘔れるＬうに鶴戚さｎている。
み処理ルーチンＶ最後に出力さｎるリセット信号ｐｒに
工ってリセット嘔れるＬうに鶴戚さｎている。
次に１上配割込み制御回路の動作ｋＸ＠２図のタイミン
グチャート１用いて説明する。
グチャート１用いて説明する。
割込みコントローラ１框、プリンタ、端末装置等から出
力される割込み置型信号ＩＲＱｎ がロウレベルにされ
ると、イネーブル信号ｌの立上かりに同期して（内部の
フリップフロップ等ｔセットすることにより）割込み（
！！号Ｐ１及びＰＬＩ〜Ｐ１ｎｋ発住する。
力される割込み置型信号ＩＲＱｎ がロウレベルにされ
ると、イネーブル信号ｌの立上かりに同期して（内部の
フリップフロップ等ｔセットすることにより）割込み（
！！号Ｐ１及びＰＬＩ〜Ｐ１ｎｋ発住する。
割込みコントローラｌから出力された副込み信号Ｐ１及
びＰ １１ Ｓ−Ｐ １ ｎｉｊ （！ Ｐ Ｕ ２と
７リツプフロツブ６に供給される。０Ｐ０２に劃込みｔ
検知すると、実行中の幼令ケ完了してから、割込みルー
チンの実行に入り、先ずレジスタ類の退ｊ！に開始する
レシス４１＠の退避に、スタックポインタに１って指
示されたＲＡＭ内のスタック領域に、レジスタ類の内容
ｔアドレスの小場い万から順に格納させることに１９竹
なわｆＬる。
びＰ １１ Ｓ−Ｐ １ ｎｉｊ （！ Ｐ Ｕ ２と
７リツプフロツブ６に供給される。０Ｐ０２に劃込みｔ
検知すると、実行中の幼令ケ完了してから、割込みルー
チンの実行に入り、先ずレジスタ類の退ｊ！に開始する
レシス４１＠の退避に、スタックポインタに１って指
示されたＲＡＭ内のスタック領域に、レジスタ類の内容
ｔアドレスの小場い万から順に格納させることに１９竹
なわｆＬる。
レジスタ類の退ｉｍｔｓ終了すると、○ＰＵ２内部で、
副込み要因のｆａ拳に対応したベクタアドレスか発生４
ｆして、アドレスバスａ１１″５ｒしてｈｏｍｓに供給
される。ＲＯＭ５からは、ベクタアドレスに工り４定さ
れたエリアに格納されて−る１６ビツトのアドレスか、
データバス４に介して絖み吊場れ、ＯＰυ２内部のプロ
グラムカウンタに入れられる。
副込み要因のｆａ拳に対応したベクタアドレスか発生４
ｆして、アドレスバスａ１１″５ｒしてｈｏｍｓに供給
される。ＲＯＭ５からは、ベクタアドレスに工り４定さ
れたエリアに格納されて−る１６ビツトのアドレスか、
データバス４に介して絖み吊場れ、ＯＰυ２内部のプロ
グラムカウンタに入れられる。
ヤして、次にこのプログラムカウンタの内容がアドレス
バス３會介して再びＲＯＭ５に出力され、このアドレス
に指示された番地圧格納されている命令が読み出され、
０ＰＵ２内部の命令レジスタに入江らｎる。この命令は
、所望の割込みプログラムの最初の命令であって、この
命令ｆｉＯＰＵ２によって＊ａされて実行される。この
命令の実行か終ると、プログラムカウンタがインクリメ
ントされて、次の命令がＲＯＭ５から読み出さ扛、命令
レジスタに入れられ、次々と実行さｎて行く。
バス３會介して再びＲＯＭ５に出力され、このアドレス
に指示された番地圧格納されている命令が読み出され、
０ＰＵ２内部の命令レジスタに入江らｎる。この命令は
、所望の割込みプログラムの最初の命令であって、この
命令ｆｉＯＰＵ２によって＊ａされて実行される。この
命令の実行か終ると、プログラムカウンタがインクリメ
ントされて、次の命令がＲＯＭ５から読み出さ扛、命令
レジスタに入れられ、次々と実行さｎて行く。
劃込み処理ルーチンのＪｌＭでは、リターンインタラブ
ド命令が実行さルる。この詰合に工って、ＲＡＭのスタ
ック領域に退避されていた内容か元のレジスタ類に（３
＃帰さｎる。これによって、プログラムカウンタには割
込み前のＩＩｌ後のアドレスかところで、上記動作は、
割込み蒙因ＩＲＱ、〜Ｉ ＲＱｎ のうち少なくとも一
つが、割込み処理中ずっと継続していた場合の動作であ
る。この場合には、１ｇ１図の回路において、フリップ
フロップ６は割込み信号ＰＬＫＬってセットされていて
、ハイレベルの信号Ｑｌ ｋずつと出力してｂる。その
πめ、ＮＯＲゲート７に割込み費因工ＲＱｔ〜ＩＲＱｎ
Ｏ中の一つがハイレベルでＴｏｆＬハ、ロウレベルの
信号ｉ出力する。従って、この場合［Ｕ、フリップフロ
ップ８からリターンインタラブド信号ＲＴＩか出力され
ることはなめ。
ド命令が実行さルる。この詰合に工って、ＲＡＭのスタ
ック領域に退避されていた内容か元のレジスタ類に（３
＃帰さｎる。これによって、プログラムカウンタには割
込み前のＩＩｌ後のアドレスかところで、上記動作は、
割込み蒙因ＩＲＱ、〜Ｉ ＲＱｎ のうち少なくとも一
つが、割込み処理中ずっと継続していた場合の動作であ
る。この場合には、１ｇ１図の回路において、フリップ
フロップ６は割込み信号ＰＬＫＬってセットされていて
、ハイレベルの信号Ｑｌ ｋずつと出力してｂる。その
πめ、ＮＯＲゲート７に割込み費因工ＲＱｔ〜ＩＲＱｎ
Ｏ中の一つがハイレベルでＴｏｆＬハ、ロウレベルの
信号ｉ出力する。従って、この場合［Ｕ、フリップフロ
ップ８からリターンインタラブド信号ＲＴＩか出力され
ることはなめ。
ところか、０ＰＵ２が割込み要求ｒ検知して、割込みル
ーチンが開始されてから、ベクタアドレスが発生される
まで和、割込み要因工ＲＱＩ〜工ＲＱｎ かすべて消
滅して、七の信号が纂２図破 、（−ムのごと
くロウレベルになるとＮＯＲゲート７の人力かすべてロ
ウレベルになって、出力Ｑか第２図に示す工うにハイレ
ベルに変化さｎる。これに９Ｖ’ｊて、フリップフロッ
プ８かイネーブル信号児に同期してセットされる。その
結果、フリップフロップ８からリターンインタラブド信
号ＲＴ工が出力される（第２図破蘇ム゛）。
ーチンが開始されてから、ベクタアドレスが発生される
まで和、割込み要因工ＲＱＩ〜工ＲＱｎ かすべて消
滅して、七の信号が纂２図破 、（−ムのごと
くロウレベルになるとＮＯＲゲート７の人力かすべてロ
ウレベルになって、出力Ｑか第２図に示す工うにハイレ
ベルに変化さｎる。これに９Ｖ’ｊて、フリップフロッ
プ８かイネーブル信号児に同期してセットされる。その
結果、フリップフロップ８からリターンインタラブド信
号ＲＴ工が出力される（第２図破蘇ム゛）。
このリターンインタラブド信号Ｒチェに９けると、０Ｐ
Ｕ２にスタック領域に退避芒れて込た内容を元のレジス
タ類に復帰させる。そして、レジスタ類の復帰が終了す
ると、○ＰＵ２からリセット信号Ｐｒが出力さｎて、フ
リップフロップ６と８かリセットされ、しかる後、元の
プログラムか実行されるされている。
Ｕ２にスタック領域に退避芒れて込た内容を元のレジス
タ類に復帰させる。そして、レジスタ類の復帰が終了す
ると、○ＰＵ２からリセット信号Ｐｒが出力さｎて、フ
リップフロップ６と８かリセットされ、しかる後、元の
プログラムか実行されるされている。
以上説明したように、この発明においては、コンピュー
タか割込み要求【受は付けて、割込みルーチンが開始さ
ｎてからベクタアドレスか発生さｎる前に割込み晋因が
消滅すると、リターンインタラブド命令か発生されて／
＼−ド的に元のプログラムに復帰さｎる。七のため、プ
ログラムの暴走やシステムへの悪影響ｒ防止することか
でき、システムのイぎ軸性か同上するとｂう効米かめる
。
タか割込み要求【受は付けて、割込みルーチンが開始さ
ｎてからベクタアドレスか発生さｎる前に割込み晋因が
消滅すると、リターンインタラブド命令か発生されて／
＼−ド的に元のプログラムに復帰さｎる。七のため、プ
ログラムの暴走やシステムへの悪影響ｒ防止することか
でき、システムのイぎ軸性か同上するとｂう効米かめる
。
絹１図は本＠明に係る割込み制御回路の一賽施Ｐｌｋ示
す一一図、 ｌＩ２図は七の回路動作ｋＩ５２明するためのタイミン
グチャートである。 ３・・・アドレスバス、４・・・データバス、６．８・
・・フリップフロップ、ＩＲＱ１〜工ＲＱｎ ・・・割
込み置型信号、Ｐｌ・・・割込み＠ＭＸＲＴＩ・・・リ
ターンインタラブトイぎ号。
す一一図、 ｌＩ２図は七の回路動作ｋＩ５２明するためのタイミン
グチャートである。 ３・・・アドレスバス、４・・・データバス、６．８・
・・フリップフロップ、ＩＲＱ１〜工ＲＱｎ ・・・割
込み置型信号、Ｐｌ・・・割込み＠ＭＸＲＴＩ・・・リ
ターンインタラブトイぎ号。
Claims (1)
- マイクロプロセッサが割込み＊末ｒ受は付けると、自動
的にレジスタ類の退避が行なわれてから、割込み要求に
応じたペクタアドレスが発生さｎて、Ｐ９Ｔ孟の割込み
プログラムが実行される工うに芒ｎるマイクロコンピュ
ータにおいて、割込みルーチンの実行が開始さ几てから
、ベクタアドレスが発生はれる前に割込み要因が消滅し
た場合には、冗のプログラムに復帰はぜるためのリター
ンインタラブド信号が出力されるようにさｎていること
ｒ特徴とする割込み制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7534982A JPS58192151A (ja) | 1982-05-07 | 1982-05-07 | 割込み制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7534982A JPS58192151A (ja) | 1982-05-07 | 1982-05-07 | 割込み制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192151A true JPS58192151A (ja) | 1983-11-09 |
| JPH0554137B2 JPH0554137B2 (ja) | 1993-08-11 |
Family
ID=13573673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7534982A Granted JPS58192151A (ja) | 1982-05-07 | 1982-05-07 | 割込み制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192151A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4715970U (ja) * | 1971-03-26 | 1972-10-24 | ||
| JPS5486244A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Information processor |
-
1982
- 1982-05-07 JP JP7534982A patent/JPS58192151A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4715970U (ja) * | 1971-03-26 | 1972-10-24 | ||
| JPS5486244A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Information processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554137B2 (ja) | 1993-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
| US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
| EP0316904A2 (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| US4652997A (en) | Method and apparatus for minimizing overhead when executing nested do loops | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US4628449A (en) | Vector interrupt system and method | |
| JPS58192151A (ja) | 割込み制御回路 | |
| EP0206657A1 (en) | Apparatus for input/output notification to a processor | |
| EP0166772B1 (en) | Improvements in or relating to computer systems | |
| JP2001256044A (ja) | データ処理装置 | |
| EP0343668A2 (en) | Normalization control system for floating point arithmetic operations | |
| JPS6158041A (ja) | マイクロ命令実行制御方式 | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS6211745B2 (ja) | ||
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61231647A (ja) | 通信制御装置 | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS6027058B2 (ja) | 割込み制御回路 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH04268641A (ja) | マイクロプロセッサ | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ |