JPS58196579A - 暗号用キ−配送装置 - Google Patents
暗号用キ−配送装置Info
- Publication number
- JPS58196579A JPS58196579A JP57079385A JP7938582A JPS58196579A JP S58196579 A JPS58196579 A JP S58196579A JP 57079385 A JP57079385 A JP 57079385A JP 7938582 A JP7938582 A JP 7938582A JP S58196579 A JPS58196579 A JP S58196579A
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- address
- key
- multiplication
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 206010011416 Croup infectious Diseases 0.000 claims 2
- 201000010549 croup Diseases 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 101100023365 Caenorhabditis elegans mif-2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数端末に暗号用キーを配送する暗号用キー配
送装置く関する。
送装置く関する。
複数端末間で秘匿のために暗号を用いる場合、キーを配
送する必要がある。従来、キー供給魚あるいはキｒ供給
端末）は、キーを配送すべき端末ごとに配送するため、
端末数が増加すると多くの手間が必要であった０ 本発明の目的は上記の欠点を取除いたキー配送装置を提
供することにある０′ 本発明によれば、上記の目的は次の構成をもつ暗号用キ
ー配送装置で達成できる。すなわち１、 暗号用キーを
複数端末に送信する装置において、前記キーを配送すべ
き端末のアドレスを発生するアドレス発生手段と、前記
アドレス発生手段に接続され、前記端末のアドレス番と
対応してＭ（Ｍは２以上の整数）を法とする多項式の係
数系列を出力する記憶手段と、前記記憶手段に接続され
、前記アドレスに対応した前記多項式同志の前記正整数
Ｍを法とする積の係数系列を出力する乗算手段と、前記
乗算手段に接続され、前記績に対して前記キーに前もっ
て対応づけられた多項式を前記正整数Ｍを法として加算
した結果の多項式の係数系列を出力する加算手段と、か
ら成ることを特徴とする暗号用キー配送装置、または暗
号用千−を複数端末に送信する装置において、新規にキ
ーを配送すべき端末のアドレスのグループ１とキー配送
を停止すべき端末のアドレスのグループ２を発生するア
ドレス発生手段と、前記アドレス発生手段に接続され、
前記アドレスのクループ１内のアドレスに対応したＭ
’（Ｍは正整数）を法とする多項式の係数系列のグルー
プと、前記アドレスのグループ２内のアドレスに対応し
たＭを法とする多項式の係数系列のクループ２を出力す
る記憶手段する多項式に、前記係数系列のグル−プ１に
含まれる係数系列に対応する多項式をＭを法として、掛
は算した結果に、前記係数系列クループ２に含まれる係
数系列に対応する多項式のＭを法とする積で割った商の
係数系列を出力する乗除算手段と前記乗除算手段に接ｆ
ｆｃされ、該乗除算手段の出力を記憶するメモリ手段と
、前記乗除算手段に接続され、該乗除算手段から出力さ
れた整数系列を係数系列とする多項式に、前記キーに対
応した多項式をＭを法として加えた結果の多項式の係数
系列を出力する加算手段と、から成ることを特徴とする
暗号用キー配送装置である。
送する必要がある。従来、キー供給魚あるいはキｒ供給
端末）は、キーを配送すべき端末ごとに配送するため、
端末数が増加すると多くの手間が必要であった０ 本発明の目的は上記の欠点を取除いたキー配送装置を提
供することにある０′ 本発明によれば、上記の目的は次の構成をもつ暗号用キ
ー配送装置で達成できる。すなわち１、 暗号用キーを
複数端末に送信する装置において、前記キーを配送すべ
き端末のアドレスを発生するアドレス発生手段と、前記
アドレス発生手段に接続され、前記端末のアドレス番と
対応してＭ（Ｍは２以上の整数）を法とする多項式の係
数系列を出力する記憶手段と、前記記憶手段に接続され
、前記アドレスに対応した前記多項式同志の前記正整数
Ｍを法とする積の係数系列を出力する乗算手段と、前記
乗算手段に接続され、前記績に対して前記キーに前もっ
て対応づけられた多項式を前記正整数Ｍを法として加算
した結果の多項式の係数系列を出力する加算手段と、か
ら成ることを特徴とする暗号用キー配送装置、または暗
号用千−を複数端末に送信する装置において、新規にキ
ーを配送すべき端末のアドレスのグループ１とキー配送
を停止すべき端末のアドレスのグループ２を発生するア
ドレス発生手段と、前記アドレス発生手段に接続され、
前記アドレスのクループ１内のアドレスに対応したＭ
’（Ｍは正整数）を法とする多項式の係数系列のグルー
プと、前記アドレスのグループ２内のアドレスに対応し
たＭを法とする多項式の係数系列のクループ２を出力す
る記憶手段する多項式に、前記係数系列のグル−プ１に
含まれる係数系列に対応する多項式をＭを法として、掛
は算した結果に、前記係数系列クループ２に含まれる係
数系列に対応する多項式のＭを法とする積で割った商の
係数系列を出力する乗除算手段と前記乗除算手段に接ｆ
ｆｃされ、該乗除算手段の出力を記憶するメモリ手段と
、前記乗除算手段に接続され、該乗除算手段から出力さ
れた整数系列を係数系列とする多項式に、前記キーに対
応した多項式をＭを法として加えた結果の多項式の係数
系列を出力する加算手段と、から成ることを特徴とする
暗号用キー配送装置である。
以下本発明について実施例を示す図面を参照して詳測に
説明する。
説明する。
また、簡単のため整数系列と該系列を係数系列とする多
項式を同一視し、多項式Ａ（ｘ）を多項式Ｂ〔幻でｉｌ
ｊ ッた余りをＡ（ｎｌ （ｍａｄ Ｂ （ｘ） ）と
書く。また多項式の四則演算はＭ（Ｍｉｆ２以上の整数
）を法くとする。
項式を同一視し、多項式Ａ（ｘ）を多項式Ｂ〔幻でｉｌ
ｊ ッた余りをＡ（ｎｌ （ｍａｄ Ｂ （ｘ） ）と
書く。また多項式の四則演算はＭ（Ｍｉｆ２以上の整数
）を法くとする。
第１図は′＠ｌの発明の実施例を示すブロック図である
。アドレス発生器１０１はキーを配送すべき端末のアド
レスを発生して記憶器１０２１こ送る。
。アドレス発生器１０１はキーを配送すべき端末のアド
レスを発生して記憶器１０２１こ送る。
該記憶器１０２は前記アドレスに記憶されている多項式
を乗算器１０３に送る。該乗算器】０３は前記多項式全
ての積を加算器１０４に送る。該加算器１０４は入力端
子１０５から入力さｎた配送すべきキーに対応した多項
式を前記績に加え、出力端子１０６に出力する。
を乗算器１０３に送る。該乗算器】０３は前記多項式全
ての積を加算器１０４に送る。該加算器１０４は入力端
子１０５から入力さｎた配送すべきキーに対応した多項
式を前記績に加え、出力端子１０６に出力する。
第２図は第２の発明の実施例を示すブロック図である。
アドレス発生器２０１は新規にキーを配送すべき端末の
アドレス・グループ１とキー配送を停止される端末のア
ドレス・クループ２８記憶器２０２に送る０ 該記憶器２０２は前記アドレス拳グループ１内の全ての
アドレスに格納されている多項式のグループ１と前記ア
ドレス・グループ２に格納されている多項式のグループ
２を乗除算器２０３１こ送る。
アドレス・グループ１とキー配送を停止される端末のア
ドレス・クループ２８記憶器２０２に送る０ 該記憶器２０２は前記アドレス拳グループ１内の全ての
アドレスに格納されている多項式のグループ１と前記ア
ドレス・グループ２に格納されている多項式のグループ
２を乗除算器２０３１こ送る。
該乗除算器２０３は後記メモリ２０４に記憶されている
多項式に、前記多項式グループ１内の全ての多項式を掛
けた結果を、前記多項式グループ２内の全ての多項式の
積で割った商を出力する。メモＩＪ ２０４は核間を記
憶する。加算器２０５は前記乗除算器２０３から出力さ
れた多項式に、入力端子２０６から入力された配送すべ
きキーに依存した多項式を加え、出力端子２０７１こ出
力する。
多項式に、前記多項式グループ１内の全ての多項式を掛
けた結果を、前記多項式グループ２内の全ての多項式の
積で割った商を出力する。メモＩＪ ２０４は核間を記
憶する。加算器２０５は前記乗除算器２０３から出力さ
れた多項式に、入力端子２０６から入力された配送すべ
きキーに依存した多項式を加え、出力端子２０７１こ出
力する。
以下、第１図および第２図を用いて、本発明の動作原理
を説明する。第１図の記憶器１０２および第２図の記憶
器２０２にはアドレスごとに互いに禦な多項式を記１憶
しでおく。例えば互いに異なる既約多項式を記憶してお
く。さて第１図においてアドレス発生器１０１はキーを
配送すべき端末のアドレスを発生し、記憶器１０２は該
アドレス１こ格納されでいる多項式を出力する。該多項
式をＰ ５（ｘＪ 、 Ｐ ｚｋ） ・−・Ｐｎｎ（
ｘ） （ｍは正整数）とおくと、乗算器１０３は該多項
式の積Ｐ ５Ｃｘ）−Ｐ ｚ（ｙＪ 、−＝Ｐｍ（幻を
出力する。加算器１０４は縦積に入力端子からのキーに
対応する多項式Ｋ（ｘｌを加えてＰ １（ｘＪＰ ２（
Ｘｉ ＝＝・−Ｐ ｍ（ｘ）＋ Ｋ（ｘ）を出力端子１
０６に出力する。この出力は端末に送られると、該端末
はそれを自分自身に対応する多項式で割って余りをとる
０もし該端末がキーを配送されるべき端末ならば該多項
式がＰ＋（ｘｉ Ｐｚ（ｘ） ・・・・−・ Ｐｍ
（２）に含まれるのでＫ（ｘｌを全てのＦ−１，ｉｘ）
、 Ｐ ２ （ｘ） ・−・−・Ｐｍ（ｘ）より小さ
い次数にあらかじめ定めておくと、Ｐｍ（ｘ）に含まれ
ておらずかつ各Ｐｉ（ｘ）（ｉ＝１．２゜・・・・−１
ｍ）と互いに素であるから、受信した多項式を該端末に
対応する多項式で割って余りを求めてもＫ（−が得られ
ない。第２図では、キー配送の直前では前回のキー配送
のときのキー配送を受けた端末１こ対応した多項式の積
がメモＩＪ ２０４に記憶されている。このとき、アド
レス発生器２０１が、アドレス・グループ１としで新規
にキーを配送すべき端末のアドレスおよびアドレス・グ
ループ２としてキー配送を停止すべき端末のアドレスを
発２０７には今回配送すべき端末に対応する多項式の積
１ｃＫ（幻を加えた多項式が出力され・第１図′）１出
力端子１０６の出力と同一になる。第２図は次のように
使用することもできる。アドレス発生Ｗ２Ｏ１は新規に
キーを配送すべき端末のアドレスとキー配送を停止すべ
き端末のアドレスを各々直列に発生するものとする。こ
のとき記憶器２０２は該アドレスｌこ格納されている多
項式を各々直列に出力する。従って乗除算器２０３は新
規に千−を配送すべき端末１に対応した多項式とキー配
送を停止すべき端末に対応する多項式を各々直列に受は
取ることになる。受は取る度に該乗除算器２０３はメモ
ＩＪ ２０４ ｌこ記憶されでいる多項式を前記キー配
送を停止すべき端末に対応する前記多項式で割り、前記
新規にキーを配送□すべき端末に対応した多項式を掛け
て出力し、該出力をメモ！、＋２０４は記憶する。但し
、乗除算器２０３は記憶器２０２からの人力のいずれか
がないときは、該入力端子から１を入力されたものとみ
なすこととする０この結果、アドレス発生器２０１が新
規にキーを配送すべき端末に対応するアドレスとキー配
送を停止すべき端末に対応するアドレスの発生を終了す
ると、乗除算器２０３の出力は第１図の加算器１０４の
入力と同一となり、従ってこのときの出力端子２０７の
出力は第１図の出力端子１０６の出力と同一となる。
を説明する。第１図の記憶器１０２および第２図の記憶
器２０２にはアドレスごとに互いに禦な多項式を記１憶
しでおく。例えば互いに異なる既約多項式を記憶してお
く。さて第１図においてアドレス発生器１０１はキーを
配送すべき端末のアドレスを発生し、記憶器１０２は該
アドレス１こ格納されでいる多項式を出力する。該多項
式をＰ ５（ｘＪ 、 Ｐ ｚｋ） ・−・Ｐｎｎ（
ｘ） （ｍは正整数）とおくと、乗算器１０３は該多項
式の積Ｐ ５Ｃｘ）−Ｐ ｚ（ｙＪ 、−＝Ｐｍ（幻を
出力する。加算器１０４は縦積に入力端子からのキーに
対応する多項式Ｋ（ｘｌを加えてＰ １（ｘＪＰ ２（
Ｘｉ ＝＝・−Ｐ ｍ（ｘ）＋ Ｋ（ｘ）を出力端子１
０６に出力する。この出力は端末に送られると、該端末
はそれを自分自身に対応する多項式で割って余りをとる
０もし該端末がキーを配送されるべき端末ならば該多項
式がＰ＋（ｘｉ Ｐｚ（ｘ） ・・・・−・ Ｐｍ
（２）に含まれるのでＫ（ｘｌを全てのＦ−１，ｉｘ）
、 Ｐ ２ （ｘ） ・−・−・Ｐｍ（ｘ）より小さ
い次数にあらかじめ定めておくと、Ｐｍ（ｘ）に含まれ
ておらずかつ各Ｐｉ（ｘ）（ｉ＝１．２゜・・・・−１
ｍ）と互いに素であるから、受信した多項式を該端末に
対応する多項式で割って余りを求めてもＫ（−が得られ
ない。第２図では、キー配送の直前では前回のキー配送
のときのキー配送を受けた端末１こ対応した多項式の積
がメモＩＪ ２０４に記憶されている。このとき、アド
レス発生器２０１が、アドレス・グループ１としで新規
にキーを配送すべき端末のアドレスおよびアドレス・グ
ループ２としてキー配送を停止すべき端末のアドレスを
発２０７には今回配送すべき端末に対応する多項式の積
１ｃＫ（幻を加えた多項式が出力され・第１図′）１出
力端子１０６の出力と同一になる。第２図は次のように
使用することもできる。アドレス発生Ｗ２Ｏ１は新規に
キーを配送すべき端末のアドレスとキー配送を停止すべ
き端末のアドレスを各々直列に発生するものとする。こ
のとき記憶器２０２は該アドレスｌこ格納されている多
項式を各々直列に出力する。従って乗除算器２０３は新
規に千−を配送すべき端末１に対応した多項式とキー配
送を停止すべき端末に対応する多項式を各々直列に受は
取ることになる。受は取る度に該乗除算器２０３はメモ
ＩＪ ２０４ ｌこ記憶されでいる多項式を前記キー配
送を停止すべき端末に対応する前記多項式で割り、前記
新規にキーを配送□すべき端末に対応した多項式を掛け
て出力し、該出力をメモ！、＋２０４は記憶する。但し
、乗除算器２０３は記憶器２０２からの人力のいずれか
がないときは、該入力端子から１を入力されたものとみ
なすこととする０この結果、アドレス発生器２０１が新
規にキーを配送すべき端末に対応するアドレスとキー配
送を停止すべき端末に対応するアドレスの発生を終了す
ると、乗除算器２０３の出力は第１図の加算器１０４の
入力と同一となり、従ってこのときの出力端子２０７の
出力は第１図の出力端子１０６の出力と同一となる。
本実施例１こおいて乗算器１０３、乗除算器２０３１こ
は従来の乗算器、乗除算器を各々用いる。例えば文献「
符号理論」（客用、老香、今井著、昭晃堂、昭和４８年
発行）１１４頁〜１１６頁と１１７頁〜１１８頁に記載
されている乗算回路、乗除算回路である。
は従来の乗算器、乗除算器を各々用いる。例えば文献「
符号理論」（客用、老香、今井著、昭晃堂、昭和４８年
発行）１１４頁〜１１６頁と１１７頁〜１１８頁に記載
されている乗算回路、乗除算回路である。
受信側では、前述したように送られてきた符号系列に対
応する多項式を自分に割り当てられた既約多項式で割っ
た余りを求める剰余器でキーを復号できる。剰余器は従
来法を用いる０例えば前記文献の１１６頁〜１１７頁に
記載されている除算回路である０ 本発明装置は、端末が多い場合には端末をグループ分け
し、各グループごとにグループ・コード等を用いて、キ
ーを配送するのｌこ適用できる。これは本発明の範囲内
に含まれるものである。
応する多項式を自分に割り当てられた既約多項式で割っ
た余りを求める剰余器でキーを復号できる。剰余器は従
来法を用いる０例えば前記文献の１１６頁〜１１７頁に
記載されている除算回路である０ 本発明装置は、端末が多い場合には端末をグループ分け
し、各グループごとにグループ・コード等を用いて、キ
ーを配送するのｌこ適用できる。これは本発明の範囲内
に含まれるものである。
以上詳細に説明したように、本発明を用Ｇ１れば
第１図は第１の発明の一実施例を示すブロック図、第２
図は第２の発明の一実施例を示すブロック図である。 図において、１０１．２０１はアドレス発生器、１０２
．２０２は記憶器、１０３は乗算器、１０４．２０５は
加算器、２０３は乗除算器、２０４はメモリを各々表わ
す。
図は第２の発明の一実施例を示すブロック図である。 図において、１０１．２０１はアドレス発生器、１０２
．２０２は記憶器、１０３は乗算器、１０４．２０５は
加算器、２０３は乗除算器、２０４はメモリを各々表わ
す。
Claims (1)
- 【特許請求の範囲】 １、暗号用キーを複数端末に送信する装置において、前
記キーを配添すべき端末のアドレスを発生するアドレス
発生手段と、前記アドレス発生手段に接続され、前記端
末のアドレスに対応してＭ（Ｍは２以上の整数）を法と
する多項式の係数系列を出力する記憶手段と、前記記憶
手段に接続され、前記アドレスに対応した前記多項式同
志の前記正整ａＭ８法とする積の係数系列を出力する乗
算手段と、前記乗算手段に接続され、前記積に対して前
記キーに前もって対応づけられた多項式を前記正数Ｍを
法として刀Ω算した結果の多項式の係数系列を出力する
加算手段と、から成ることを特徴とする暗号用キー配送
装置。 −暗号用キーを複数端末に送信する装置１こおＧ）で、
薪炭にキーを配送すへさ端末のアドレスのグループ１と
キー配送を停止すべき端末のアドレスのグループ２を発
生するアドレス発生手段と、前記アドレス発生手段に接
続され、前記アドレスのグループ１内のアドレスに対応
したＭ（Ｍは正整数）を法とする多項式の係数系列のグ
ル・−１１と、前記アドレスのクループ２内のアドレス
１こ対応したＭを法とする多項式の係数系列のクループ
２を系列を係数系列とする多項式ζこ前記係数系列のグ
ループｌに含まれる係数系列に対応する多項式をＭを法
として掛は算した結果に、前記係数系列のグループ２に
含まれる係数系列に対ｆａする多項式のＭを法とする積
で割りだ商の係数系列を出゛力する乗除算手段と、前記
乗除算手段に接続され、該乗除算手段の出力を記憶する
メモリ手段と、前記乗除算手段に接続され、該乗除算手
段から出力された整数系列を係数系列とする多項式に、
前記キーに対応した多項式をＭを法として刀口んだ結果
の多項式の係数系列を出力する加算手段と、から成るこ
とを特徴とする暗号用キー配送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079385A JPS58196579A (ja) | 1982-05-12 | 1982-05-12 | 暗号用キ−配送装置 |
| US06/489,243 US4658292A (en) | 1982-04-30 | 1983-04-27 | Enciphering key distribution system for subscription TV broadcast or catv system |
| CA000427036A CA1228914A (en) | 1982-04-30 | 1983-04-29 | Enciphering key distribution system for subscription tv broadcast or catv system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079385A JPS58196579A (ja) | 1982-05-12 | 1982-05-12 | 暗号用キ−配送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196579A true JPS58196579A (ja) | 1983-11-16 |
| JPH0362061B2 JPH0362061B2 (ja) | 1991-09-24 |
Family
ID=13688395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079385A Granted JPS58196579A (ja) | 1982-04-30 | 1982-05-12 | 暗号用キ−配送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196579A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250464A (ja) * | 1984-05-25 | 1985-12-11 | Omron Tateisi Electronics Co | Ｐｏｓシステムの暗号キ−ワ−ド変更方法 |
-
1982
- 1982-05-12 JP JP57079385A patent/JPS58196579A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250464A (ja) * | 1984-05-25 | 1985-12-11 | Omron Tateisi Electronics Co | Ｐｏｓシステムの暗号キ−ワ−ド変更方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362061B2 (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rueppel et al. | Products of linear recurring sequences with maximum complexity | |
| Goresky et al. | Fibonacci and Galois representations of feedback-with-carry shift registers | |
| US5185711A (en) | Apparatus for dividing elements of a finite galois field and decoding error correction codes | |
| KR20050061544A (ko) | 이진 하드웨어에서 홀수 표수의 유한 필드를 사용하는암호화 | |
| JP3180836B2 (ja) | 暗号通信装置 | |
| Ding | The differential cryptanalysis and design of natural stream ciphers | |
| US6141668A (en) | Pseudo-random number generating method and apparatus therefor | |
| Adleman et al. | A subexponential algorithm for discrete logarithms over hyperelliptic curves of large genus over GF (q) | |
| JP4566513B2 (ja) | 擬似ランダム系列を発生させる方法および装置 | |
| Chang et al. | Cycle structures of a class of cascaded FSRs | |
| JPS58196579A (ja) | 暗号用キ−配送装置 | |
| JP3913921B2 (ja) | 有限フィールドでの任意要素の逆数具現回路 | |
| US11924321B1 (en) | System and method for encrypting and compressing blocks of data | |
| JP3123820B2 (ja) | 有限可換群における演算器 | |
| EP0788629A1 (en) | A galois field polynomial multiply/divide circuit and a digital signal processor incorporating same | |
| KR100954843B1 (ko) | 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체 | |
| JP2510303B2 (ja) | べき乗剰余演算装置 | |
| JP3099081B2 (ja) | 疑似乱数生成装置 | |
| JPH0452663B2 (ja) | ||
| JPS61112194A (ja) | 電子楽器における計算装置 | |
| JP3485222B2 (ja) | 順序指定多重電子署名方法及びそれを利用した順序指定多重電子署名システム | |
| Bosma et al. | An implementation of the elliptic curve integer factorization method | |
| JPH0326579B2 (ja) | ||
| JPS61117940A (ja) | デ−タ保護方式 | |
| JPS6273331A (ja) | １対１対応乱数表の作成方式 |