JPS58197820A - プラズマエツチング方法 - Google Patents

プラズマエツチング方法

Info

Publication number
JPS58197820A
JPS58197820A JP57080182A JP8018282A JPS58197820A JP S58197820 A JPS58197820 A JP S58197820A JP 57080182 A JP57080182 A JP 57080182A JP 8018282 A JP8018282 A JP 8018282A JP S58197820 A JPS58197820 A JP S58197820A
Authority
JP
Japan
Prior art keywords
etching
etched
gas
mixing ratio
hydrocarbon group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57080182A
Other languages
English (en)
Inventor
Masakatsu Kimizuka
君塚正勝
Kazuo Hirata
平田一雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57080182A priority Critical patent/JPS58197820A/ja
Publication of JPS58197820A publication Critical patent/JPS58197820A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は牛導体集積回路などVCおりる微細な薄膜パタ
ンの形成において、薄膜バタンのII壁の上部には緩や
かな、)都には急較なテーパ拭上作製するVC通した7
ラズマエツテ/グ方法に関するものである。
近年、千尋体東槓−路製作技術は1丁遺す微細化の方向
に進んでおり、薄膜パタンの高精度な加工技術としてド
ライエツチング法が広く用いられつつある。このドライ
エツチング法により形成された薄膜パタンの断面形状は
しはしは矩形の形状tもつようになる。例えば、平行平
4に型プラズマエツチング*tm’t−amしてエツチ
ング反応ガスとしてCC4F* k 25 S CCM
 R,入し、反応室の真”IK ll−0,1Torr
 VC保ち、400W(13,56MHz )の^周波
電力を印加し、多結晶シリコンatエツチングした場合
には、エツチングされた多結晶シリコン換のs+uiは
垂直になっている。
このような矩杉V#肉形状をもつ薄膜パタンの餉Ilは
鋭い設差となるために、金楓配線などを薄−パタンに交
叉して被511杉成する場合rcは断締畢故を起こす間
組が生じる。
この間m全解決するために薄膜パタンの一壁tなたらか
な傾斜状いわゆるテーパ状にするための檎々の方策か提
1案されている。しかし、これらの万策には、エツチン
グガスの組成を調節してiスフ材のエツチング量t−変
化させることにより被エツチング材のテーパ角を制御す
る方法や、被エツチング材に不純物―度勾配tつ社。
その増速エッチ効果管利用する方法あるい扛糊壁の段差
を核種するように形成され良薄W&を異方性エツチング
し miiのみ薄aか残留するようにする方法など高度
な制御性が費求されたり、複雑な工程を追加する方法が
多く、必ずしも再現性よく安定性のある方法とは言えな
いものである。
不発明はこれらの間馳点Kll目してなされたもので、
反応ガスとしてCCL−、CCLaF 、 CC4R。
CctF、およびCF、のうちの少なくとも111を含
み、かつ炭素数が8以下の炭化水素系ガスの少なくとも
1種を含む混合ガスを使用し、炭化水素系ガスの混合比
を変えて、2工INK分けてエツチングすることt−特
徴とし、簡便に且つ安定性よ<*壁面を望ましいテ、−
バ形状に形成せしめることを目的とする0以下に不発9
1jt−評MK説明する0 前記の目的音達成するため、本発明はエツチング川ガス
としてCCL4 、 CCLlF 、 Ca函、 cc
tp。
およびCF、の9ちの少なくともlI[t−含み、かつ
縦化水素糸ガスの少なくともlIlを含む混合ガスを使
用するフーラズマエッチングにおいて。
前IIc炭化水木糸ガスの混合比を大にしてエツチング
する第1の工程と引続いて前記縦化水素糸ガスの混合比
を小にしてエツチングする@2の工程とを含むことを特
徴とする1ラズマ工ツチング方法奮発明の費旨とするも
のである。
次に不発明の実施例を象附図向について説明する。なお
実施例は一つの例不であって、本発明の精神を逸脱しな
い範囲内で、撞々の変更あるいは改良11−打いうるこ
と扛1う1でもない。
第1図は不発明に使用するプラズマエツチング装置のI
IFTrkU図の一例である。図においてlは反応室、
2は反応室内に互に平行に設置された電極板の一つで、
試料會1IlcrILする試料電極、3は賦科亀他2に
対向して設置されている対向電極、4tmlK科電礁2
に付設されエツチング用反応ガスを試料電極2.対向電
極3間に導入するガス導入管、5t;i反応室lK11
り何けられ反応室内のガス体を外部に排気するガス排気
管、6は試料を極2に載置されてエツチングされる被エ
ツチング材、7鉱一方twc料電極2に、他方會対向電
極3に接続されエツチング用反応ガスの1ラズマ會発生
させるための高周波電隙である0 本発明の1ラズマエツナング方法を以)実施例によって
詳細に説明する。
反応室1内の試料電極2上に被エツチング材6t−載置
する。第2図は被エツチング材6の構成を示す断面図で
、8はマスク材であるレジスト峡、9はエツチングの主
対象物であるA3ドープ多結晶シリコンI[bl(l下
層の二酸化シリコン躾、11は)地の単結晶シリコンで
ある。次に反応室l内管真空ポンプを用いて排気し、ガ
ス導入1t4からエツチング用反応ガスとしてCCLt
F*に25sccM、c鵞H4を5 SCCMそれぞれ
導入し。
反応室内の真空度lO,12Torrに保ち、800 
Wの萬綱波電力を両電極間に印加し、プラλマを生しさ
せエツチングを開始する。このようなエツチング条件で
3分間エツチングした後ll1i6JIIld波電力を
遮断しWJlのプラズマエツチング工程を停止する。次
に、エツチング用反応ガスのCCt、?。
とC鵞への混合比を、それぞれ25 SCCM、 2.
5 SCCMに震えて、同様に真空度0.12 Tor
r a高周波電力800Wで、プラズマエッチ/りを行
なう。エツチングt6分間持続し、被エツチング材であ
るMドーツ多MiI&lシリコン換9がエツチングされ
た後第2の1ラメマ工ツチングエmt−終了する。
第3図は上記のような二つの工程を連続してエツチング
したときの被エツチング材6の断面図で、レジストII
!I8及びんドープ多結晶シリコン@9の1iil!1
1面になだらかな傾斜が生じ且つ丸みtおひており、特
異な形状を呈している。このときOA8ドーノ多形晶シ
リコン験9のエツチング速度は第lの工程で°祉160
^/分、第2の工程では650A/分であった。被エツ
チング材6の糊壁の%異な形状を呈する原因の詳細に不
明であるが、エツチング用反応ガスI/cCC4Rとc
鵞賜の混合ガスを使用することにより、エツチング反応
と並行してプラズマ重合反応が起り、エツチングの進行
とともにレジスト118及びA3ドー1多結晶シリコン
1lII9に1ラズi重合物Uの堆積か生じることに起
因していると推測される。
また、第2の工程より第1の工程でのA畠ドー7゛多結
晶シリコンII9のエッチレートか小さいのはs CC
L鵞F*に対するCIH・の混合比に対応して、プラズ
マ重合物の生成速度が異なり、@lの工程でのプラズマ
1合物の生成速度が速いので。
エツチングが抑制されるためと考えられる。
第4図は上記混合ガスで二つの工程によりエツチングし
た被エツチング材6に酸素プラズマ會施し、レジストk
A8及び重合物12を除去した後のhドーグ多結晶多結
晶シリコン膜面形状を示すものでありs Asドープ多
緒晶シリコン娯9の@壁の上部にはなたらかな、下部に
は急峻なテーバ状がそれぞれ生じている0テ一パ月ハそ
れぞれ約60度、75度であった0 上述のようにエッチノブ用反応カスとじてCC1*F*
とC鵞H・の混合ガスを使用し、且つその混合比t−i
えて二つの工Sに分りてエツチングすることにより、被
エツチング材の貴IItzs類のテーパ状に杉戚できる
ことか明らかである。
また、」配実施例ではテーバ角が約w度と75度でろっ
たが、C(2,F、とC,)i、の混合比や真空度を変
化させプラズマ重合物の生成速度全増減させることによ
りテーバ角が制御される。被エツチング材−壁上部のテ
ーパ状の長さはIKlの工程のエツチング時間により制
御できる。
以上にエツチング用反応ガスとしてCCLtF鵞とCm
ルの混合ガス會筐用した場合の一実施例であるが、他の
フレオン糸ガス(CC/、F’、 CctF、 、 C
F、)あるいにCC64と他の炭素数が8以)の炭化水
素糸ガス(例えはCH,、C,ル、Ciル)全使用して
も同様に行なうことができる0 上記の実施例では被エツチング材としてA8ド! 一1多結晶シリコンIIVcついて述べたか、Pあ  
  するいはBのようなドービ/グ原子全会んだ多結晶
シリコン膜、不純物全会まない多結晶シリコン膜および
単結晶シリコンなどにも適用できるO以上ffl#3し
たように1本発明社エツチング用反応ガストL テCC
4−CCt、F 、 CC1*F* 、CCLFm オ
よびCF、のうちの少なくともlllm−含み、かつ炭
*aが8以下の炭化水素糸ガスの少なくとも1棟を含む
混合ガスを使用し、敵初に炭化水嵩系ガスの混合比を大
にしてエツチングし、引続いて炭化水素糸ガスの混合比
を小にしてエツチングすることにより、被エツチング材
に上部では緩やかな、下部では急峻なテーパ状の側壁向
を形成するtので、簡便て再現性の良いプラズマエツチ
ング方法であり、半導体票子製造における歩*り向上に
寄与するものである0
【図面の簡単な説明】
第1図は本発明に使用するプラズマエツチング製麹の断
面m s wA2図扛エソチング前の被エツチング材の
断面図、第3図はエツチング後の被エツチング材の断面
図、第41c1はエツチング後酸素プラズマ処理後の被
エツチング材の断面図である。 1・・・・・・反応室、2・・・・・・試料電極、3・
・・・・・対同電他、4・・・・・・ガス導入管、5・
・・・・・ガス排出管、6・・・・・・禎エツチング材
、7・・・・・・高周波電源、8・・・・・・レジスI
L 9・・・・・・Asドープ多結晶シリコン換、10
・・・・・・二酸化シリコン、11・・・・・・単結晶
シリコンt12・・・・・・プラズマ重合物特許出願人
 日不電信電話公社 第1図 第2図 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 エツチング用ガスとt、 テcct、 、 ccty 
    、 cct、 F、。 CCtFaおよびCF4のうちの少なくともl槍を含み
    、かつ炭化水素系ガスの少なくとも1種を含む混合ガス
    を便用するプラズマエツチングにおいて、前記脚化水素
    糸ガスの混合比を大にしてエツチングする第1の工程と
    引続いて前記炭化水素系ガスの混合比を小にしてエツチ
    ングする第2の工程とを含むことを特徴とする1ラズマ
    エツチング方法。
JP57080182A 1982-05-14 1982-05-14 プラズマエツチング方法 Pending JPS58197820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57080182A JPS58197820A (ja) 1982-05-14 1982-05-14 プラズマエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57080182A JPS58197820A (ja) 1982-05-14 1982-05-14 プラズマエツチング方法

Publications (1)

Publication Number Publication Date
JPS58197820A true JPS58197820A (ja) 1983-11-17

Family

ID=13711215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57080182A Pending JPS58197820A (ja) 1982-05-14 1982-05-14 プラズマエツチング方法

Country Status (1)

Country Link
JP (1) JPS58197820A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951531A (ja) * 1982-09-18 1984-03-26 Ulvac Corp ドライエツチング方法
JPS61256724A (ja) * 1985-05-06 1986-11-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション プラズマ・エツチ開孔のプロフイルを制御する方法
JPS6376433A (ja) * 1986-09-19 1988-04-06 Sony Corp シリコンのエツチングガス及びシリコンのエツチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951531A (ja) * 1982-09-18 1984-03-26 Ulvac Corp ドライエツチング方法
JPS61256724A (ja) * 1985-05-06 1986-11-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション プラズマ・エツチ開孔のプロフイルを制御する方法
JPS6376433A (ja) * 1986-09-19 1988-04-06 Sony Corp シリコンのエツチングガス及びシリコンのエツチング方法

Similar Documents

Publication Publication Date Title
US5201994A (en) Dry etching method
KR0160958B1 (ko) 실리콘 이산화물을 증착시키는 집적회로 제조방법
US4708766A (en) Hydrogen iodide etch of tin oxide
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
EP0023146A2 (en) Method of manufacturing a semiconductor device wherein first and second layers are formed
JPH03173130A (ja) 高品質二酸化シリコン層の付着方法
WO2009123038A1 (ja) プラズマエッチング方法
US5100504A (en) Method of cleaning silicon surface
DE68928977T2 (de) Trockenätzen mit Wasserstoffbromid oder Brom
US4417947A (en) Edge profile control during patterning of silicon by dry etching with CCl4 -O2 mixtures
JPH05102107A (ja) 半導体装置の製造方法
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
JPS58197820A (ja) プラズマエツチング方法
JPS58204537A (ja) プラズマエツチング方法
KR910008983B1 (ko) 비등방성 식각을 이용한 잔유물 제거방법
JPS5587438A (en) Manufacture of semiconductor device
JPS5454578A (en) Gas plasma etching method
JPH0251987B2 (ja)
JPS61251138A (ja) ドライエツチング方法
JPS61247032A (ja) テ−パエツチング方法
JPH04290429A (ja) 半導体装置の製造方法
JPS6345469B2 (ja)
JPS5858281A (ja) プラズマエツチング方法
KR0171094B1 (ko) 산화막과 질화막으로 이루어진 층간절연막의 식각방법