JPS58198A - ハイブリツドｉｃの製造方法 - Google Patents
ハイブリツドｉｃの製造方法Info
- Publication number
- JPS58198A JPS58198A JP9854481A JP9854481A JPS58198A JP S58198 A JPS58198 A JP S58198A JP 9854481 A JP9854481 A JP 9854481A JP 9854481 A JP9854481 A JP 9854481A JP S58198 A JPS58198 A JP S58198A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- board
- hybrid
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多数の回路素子を絶縁基板ＩＩＬ面に実値形成
したハイブリッドＸａＯ製造方繊に関するものである。
したハイブリッドＸａＯ製造方繊に関するものである。
こ０１ｍ Ａイブリッドエ００−例として＄１１１！Ｉ
ＩＫ概略示のす−マルヘッドがある。これはセライック
等の一枚の絶縁基板１１１１ＩＫｉｉ路素子である複数
個の発熱抵抗膜露と膜体虞紘個別からなるダイオードＳ
Ｓ夷懺１ｌｌＩ成されている◇ま九基板ユの各抵抗ｇｇ
は複数のグループに分けられ、各グループ毎に設けられ
た導体パターン４−１−４−叢と各グループ毎より１個
づつ０発熱抵抗膜２をまとめて接続し九セレクト線とな
る導体パターン５−１〜５−１とによ〉接続形成され、
導体パターン番と５を選択して電流を流す仁とくより所
望の抵抗膜ｇを発熱せしめるようになりている。
ＩＫ概略示のす−マルヘッドがある。これはセライック
等の一枚の絶縁基板１１１１ＩＫｉｉ路素子である複数
個の発熱抵抗膜露と膜体虞紘個別からなるダイオードＳ
Ｓ夷懺１ｌｌＩ成されている◇ま九基板ユの各抵抗ｇｇ
は複数のグループに分けられ、各グループ毎に設けられ
た導体パターン４−１−４−叢と各グループ毎より１個
づつ０発熱抵抗膜２をまとめて接続し九セレクト線とな
る導体パターン５−１〜５−１とによ〉接続形成され、
導体パターン番と５を選択して電流を流す仁とくより所
望の抵抗膜ｇを発熱せしめるようになりている。
ところで、サーマルヘッド轡に図示ツインドツトタイプ
のものは基板１０表１ｉＫ１列状態で１００〜ｔ０００
領ｓｉｔの黴少閣陽Ｏ抵抗膜２が位置しておプ、良好な
印字晶質ｏ４ｈｏを得るＫはこれら抵ばならない。
のものは基板１０表１ｉＫ１列状態で１００〜ｔ０００
領ｓｉｔの黴少閣陽Ｏ抵抗膜２が位置しておプ、良好な
印字晶質ｏ４ｈｏを得るＫはこれら抵ばならない。
従来においては、一枚Ｏ基板上に上記多数の抵抗Ｉｉ［
２や導体パターン４．５をｉトリクス接続するための多
層配！１ｓｔ−形成しており、これでは絶縁基板１の大
形化により値着金属膜例えば抵抗膜２をバタ ンニング
して得る際のスパッタリング１［Ｓ膜が膜厚不均一に形
成され、抵抗偏差の小さい抵抗膜が得られにくいなど歩
留り良く製造することが離しかった。
２や導体パターン４．５をｉトリクス接続するための多
層配！１ｓｔ−形成しており、これでは絶縁基板１の大
形化により値着金属膜例えば抵抗膜２をバタ ンニング
して得る際のスパッタリング１［Ｓ膜が膜厚不均一に形
成され、抵抗偏差の小さい抵抗膜が得られにくいなど歩
留り良く製造することが離しかった。
本発明はこの従来欠点を解決したもので、以下実施例を
第２図〜第４図により説明する。
第２図〜第４図により説明する。
本発明に係るサーマルヘッドは従来の如く一枚の絶縁基
板上に回路素子を実装する構造と画なり、複数枚の回路
素子を実装したユニット基板を同−士（３）に組合せて
配置することにより形成されている１、即ち、本サーマ
ルヘッドでは第１図に一点鎖線で示す如く、絶縁基板１
はマトリクス接続の多層配線部が形成されたユニット基
板Ａと抵抗膜２およびダイオード３が形成されたユニッ
ト基板Ｂ。
板上に回路素子を実装する構造と画なり、複数枚の回路
素子を実装したユニット基板を同−士（３）に組合せて
配置することにより形成されている１、即ち、本サーマ
ルヘッドでは第１図に一点鎖線で示す如く、絶縁基板１
はマトリクス接続の多層配線部が形成されたユニット基
板Ａと抵抗膜２およびダイオード３が形成されたユニッ
ト基板Ｂ。
Ｃからな９、この３枚のユニット基板Ａ、 Ｂ、 ０
を同−平向に配置して製造されている。この際、ユニッ
ト基板ムおよびＢ、（’ｔｊ１ｇ２図に示す如くアルミ
ニウムベース板６上で位置合せを行い、介在させ九エポ
キシ系樹脂’７．８（ｌｉ％ｌえばＴｌ１ｉ・＋３５’
１５０℃４Ｈ碩化、〒１・１０８ １５０℃１Ｈ硬化い
ずれも日本パルノックス■製）をベース板６の加熱によ
り溶融させて第３図状態に接着固定する。
を同−平向に配置して製造されている。この際、ユニッ
ト基板ムおよびＢ、（’ｔｊ１ｇ２図に示す如くアルミ
ニウムベース板６上で位置合せを行い、介在させ九エポ
キシ系樹脂’７．８（ｌｉ％ｌえばＴｌ１ｉ・＋３５’
１５０℃４Ｈ碩化、〒１・１０８ １５０℃１Ｈ硬化い
ずれも日本パルノックス■製）をベース板６の加熱によ
り溶融させて第３図状態に接着固定する。
次に第４図の如く接着部９にマスク１０を使用しＮｉ０
ｒ−Ａｕの蒸ｆｉＪ［ｌｌｔ形成し、しかる後該蒸着膜
１１をフォトリソエ楢にてバターメングを行い各基板Ａ
、Ｂ、Ｃの電極間な電気的に接続する導体パターンを形
成して本サーマルヘッドは製造されている。
ｒ−Ａｕの蒸ｆｉＪ［ｌｌｔ形成し、しかる後該蒸着膜
１１をフォトリソエ楢にてバターメングを行い各基板Ａ
、Ｂ、Ｃの電極間な電気的に接続する導体パターンを形
成して本サーマルヘッドは製造されている。
同、上記実施例と異なυ谷基板ム、 Ｂ、 Ｃ！を
ベース板６にあらかじめＷ！看しておき基板間ギャップ
を後から樹脂でうめても良い。また４Ｉｆ脂はエポキシ
樹脂の他ボリイｉド系ａｒｍ等の熱硬化樹脂あるいは熱
可麗性樹脂が使用できる。
ベース板６にあらかじめＷ！看しておき基板間ギャップ
を後から樹脂でうめても良い。また４Ｉｆ脂はエポキシ
樹脂の他ボリイｉド系ａｒｍ等の熱硬化樹脂あるいは熱
可麗性樹脂が使用できる。
また基板間接続の電極形成は蒸着によらずスパッタでも
可能であるし、）！＃膜プロセス（スクリーン印刷）に
よって形成すること４で舞る。
可能であるし、）！＃膜プロセス（スクリーン印刷）に
よって形成すること４で舞る。
以上本発明によれば、大形基板を複数個の分割基板とし
て形成し、これを樹脂で固定した後、蒸着等の薄膜プロ
セスもしくは印刷等の厚膜プロセスで電気的にＷＩ続す
るため大形ハイブリッドエＯを歩貿良く、比較的工数も
少く製造できる。
て形成し、これを樹脂で固定した後、蒸着等の薄膜プロ
セスもしくは印刷等の厚膜プロセスで電気的にＷＩ続す
るため大形ハイブリッドエＯを歩貿良く、比較的工数も
少く製造できる。
陶、上記実施内ではサーマルヘッドについて説明したが
、本発明は限らず大形密着イメージセンサ等１ｆｉｌＥ
上に多数の抵抗素子、光導電素子が形平面図、第２図〜
第４図は本発明に係るサーマルヘッドの製造方法を説明
するための＠面図。
、本発明は限らず大形密着イメージセンサ等１ｆｉｌＥ
上に多数の抵抗素子、光導電素子が形平面図、第２図〜
第４図は本発明に係るサーマルヘッドの製造方法を説明
するための＠面図。
Ａ、Ｂ、Ｏ・・・・・・・・・ユニット基板７．８・・
・・・・・・・・・・・・・接着樹脂５０８ 第２図 第３ 図
・・・・・・・・・・・・・接着樹脂５０８ 第２図 第３ 図
Claims (2)
- （１） 多数の回路素子が絶縁基板１１面に夷ａ形成
され九ハイブリッドエ０において、上記絶縁基板を分割
して複数個のユニット基板を設けて骸エエット基板の各
！Ｉ向に上記回路素子を分散して実装形成し１次に該ユ
ニット基板を同一平面上に配置して各基板間を熱硬化性
又は熱町胆性樹脂にて機械的に結合した後、結合された
該ユニット基板表向に各ユニット基板間を電気接続する
導体パターンを形成してなるハイブリッドエＣの製造方
法。 - （２）ＭＥ回路鷹子が発熱抵抗膜であって、結合された
前記ユニット基板によりナーマルヘッド用基板を形成し
九特許請求の範囲第１項記載Ｏノ・イブリッドＸＣの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9854481A JPS58198A (ja) | 1981-06-25 | 1981-06-25 | ハイブリツドｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9854481A JPS58198A (ja) | 1981-06-25 | 1981-06-25 | ハイブリツドｉｃの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58198A true JPS58198A (ja) | 1983-01-05 |
Family
ID=14222622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9854481A Pending JPS58198A (ja) | 1981-06-25 | 1981-06-25 | ハイブリツドｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198A (ja) |
-
1981
- 1981-06-25 JP JP9854481A patent/JPS58198A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63211692A (ja) | 両面配線基板 | |
| JP6604648B1 (ja) | 車両用バスバーケーブル | |
| US4250375A (en) | Thermal recording head | |
| JPS6129276B2 (ja) | ||
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JPH0375157A (ja) | サーマルヘッドの製造方法 | |
| JPH0538940U (ja) | 両面フレキシブルプリント配線板 | |
| KR920005952Y1 (ko) | 반도체장치 | |
| JP2959641B2 (ja) | 液晶表示装置 | |
| JPS62126665A (ja) | センサ装置 | |
| JPS6217251Y2 (ja) | ||
| JPS6016353B2 (ja) | サ−マルヘッドの製造方法 | |
| KR890001382B1 (ko) | 감열기록소자의 제조방법 | |
| JPS60112461A (ja) | サ−マルヘッド及びその製造方法 | |
| JPS6037194A (ja) | ハイブリツド集積回路装置 | |
| JPS58166070A (ja) | サ−マルヘツド | |
| JP2004327473A (ja) | プリント配線板 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS63104306A (ja) | 電子部品の半田付け方法 | |
| JPH03121862A (ja) | サーマルヘッドの製造方法 | |
| JPS60199673A (ja) | 熱記録ヘツド | |
| JPS61104870A (ja) | サ−マルプリンテイングヘツド | |
| JPH04129754A (ja) | サーマルヘッド | |
| JPS6166662A (ja) | サ−マルヘツド |