JPS58199413A - Reader of digital modulated signal - Google Patents

Reader of digital modulated signal

Info

Publication number
JPS58199413A
JPS58199413A JP8074782A JP8074782A JPS58199413A JP S58199413 A JPS58199413 A JP S58199413A JP 8074782 A JP8074782 A JP 8074782A JP 8074782 A JP8074782 A JP 8074782A JP S58199413 A JPS58199413 A JP S58199413A
Authority
JP
Japan
Prior art keywords
circuit
output
level
signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8074782A
Other languages
Japanese (ja)
Other versions
JPH0321993B2 (en
Inventor
Fumihiko Yokogawa
文彦 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP8074782A priority Critical patent/JPS58199413A/en
Publication of JPS58199413A publication Critical patent/JPS58199413A/en
Publication of JPH0321993B2 publication Critical patent/JPH0321993B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

PURPOSE:To obtain a tracking error signal accurately by providing the 1st comparing means which compares a reproduced signal with a specific level to obtain a waveform-shaped output and the 2nd comparing means which compares a high frequency component with a specific reference level, and obtaining a switching output according to the operation modes of said comparing means. CONSTITUTION:The cascade circuit of a high-pass filter 16 and a level comparator 17 is provided separately in parallel to an ATC circuit 10, and the output of the ATC circuit 10 and that of the level comparator 17 are inputted to a switch circuit 8. This switching circuit 8 is controlled by a device operation mode specifying signal to send the output of the ATC circuit 10 in normal reproduction mode and the output of the level comparator 17 in fast-forward mode selectively to differentiating circuits 9 and 11.

Description

【発明の詳細な説明】 本発明はディジタル変調信号の読取装置に関し、PCM
’(パルス符号変調)信号の記録媒体への記録に際しハ
イレベルとローレベルの単位時間当りに占める時間率が
共にほぼ等しくなる如き変調方式によってなされた記録
情報の読取装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital modulation signal reading device, and
The present invention relates to an apparatus for reading recorded information using a modulation method in which the time ratios occupied by high level and low level per unit time are approximately equal when recording a (pulse code modulation) signal on a recording medium.

PCM信号等のディジタル情報信号を記録媒体へ記録す
るに際して所定の変調処理がなされるが、この場合ハイ
レベルとローレベルの単位時間当りに占める時間率が共
にほぼ等しくなる如き変調方式が採られることがある。
When recording a digital information signal such as a PCM signal on a recording medium, a predetermined modulation process is performed, and in this case, a modulation method is used in which the time ratios occupied by high level and low level per unit time are almost equal. There is.

これば、再生出力中に直流分を含まない利点がある。か
\るディジタル変調信号の再生では、記録媒体における
有限の周波数特性のためにピックアップによる再生RF
(高周波)信号は矩形波とならずサイン状の歪んだ波形
となる。従って、このサイン状の歪波を元の矩形波に波
形整形するために、レベル比較器を設けてピックアップ
による再生RF信号を例えば零レベル比較している。
This has the advantage that no DC component is included in the reproduced output. When reproducing such digitally modulated signals, due to the finite frequency characteristics of the recording medium, the reproduction RF
The (high frequency) signal does not become a rectangular wave but a sinusoidal distorted waveform. Therefore, in order to shape the sinusoidal distorted wave into the original rectangular wave, a level comparator is provided to compare the reproduced RF signal from the pickup with, for example, a zero level.

こ\′也例えばレーザディスクのようにピットのある状
態をディジタル変調信号のローレベルにまたピットの無
い状態をノ・イレベルに夫々対応させてこれを光学的に
竺取る方式の記録再生系では、再生時に照射光の反射光
量を用いてピットの有無を検知して2値レベルを検出す
るものであるから、再生信号のハイレベルとローレベル
とのピーク値が対称となシiない。この再生出力を比較
レベルが一部々レベル比較器においてレベル比較しても
、正確な元のディジタル情報とすることはできない。
For example, in a recording/reproducing system such as a laser disc, where the state with pits corresponds to the low level of the digital modulation signal, and the state without pits corresponds to the no level, and these are detected optically. Since the presence or absence of pits is detected during reproduction using the amount of reflected light of the irradiated light to detect the binary level, the peak values of the high level and low level of the reproduced signal are not symmetrical. Even if the levels of this reproduced output are compared using a level comparator, it is not possible to obtain accurate original digital information.

そこで、第1図に示すように、波形整形用のレベル比較
器1の出力に含有される直流分を積分器2において検知
し、この直流成分に応じた出力を差動アンプ3によシ得
、この出力をレベル比較器1の比較レベルとするように
している。すなわち、レベル比較器1の出力に含まれる
直流成分が正方向に増大すれば、再生入力のハイレベル
の時間率3− が大となっておシ、よって比較器1の比較レベルをそれ
に応じて上昇させれば、ハイレベルとローレベルの時間
率は略等しくなる。また、逆に比較□器1の出力に含ま
れる直流成分が負方向に増大すれば、再生入力のハイレ
ベルの時間率が小となっているから、比較器1の比較レ
ベルをそれに応じて下降させるようにするものであり、
ATC(自動閾値制御)回路と指称される。か\るAT
C回路の詳細については、本件出願人による特願昭56
−215207号明細書に示されている。
Therefore, as shown in Fig. 1, the DC component contained in the output of the level comparator 1 for waveform shaping is detected by the integrator 2, and the output corresponding to this DC component is input to the differential amplifier 3. , this output is used as the comparison level of the level comparator 1. That is, if the DC component included in the output of level comparator 1 increases in the positive direction, the high level time rate 3- of the reproduction input increases, and therefore the comparison level of comparator 1 is changed accordingly. If it is increased, the time ratio of high level and low level becomes approximately equal. Conversely, if the DC component included in the output of comparator 1 increases in the negative direction, the high level time rate of the reproduction input becomes smaller, so the comparison level of comparator 1 decreases accordingly. and
It is designated as ATC (Automatic Threshold Control) circuit. Call AT
For details of the C circuit, please refer to the patent application filed by the applicant in 1982.
-215207 specification.

第2図は上述したATC回゛路10の出力を用いて、ピ
ックアップ情報検出点と記録トラックとの当該トラック
直交(ディスク半径)、方向の離間状態を表わすいわゆ
るトラッキングエラー信号を発生する回路のブロック図
である。4はいわゆる4分割型の受光素子であり、ピッ
クアップ情報検出用スポット光の記録ディスクからの反
射光がこの4分割受光面上に照射される。5及び6は、
互いに対角的に配置された受光素子の出力和を受ける加
算器であり、加算器7においてこれら加算器5及び6の
出力は更に加算処理される。この加算器7の出力すなわ
ち受光素子4の総串力和(4)は、ATC回路10に入
力され波形整形されて再生出力となると共に微分回路9
及び11へ入力される。
FIG. 2 is a block diagram of a circuit that uses the output of the above-mentioned ATC circuit 10 to generate a so-called tracking error signal that indicates the perpendicularity of the pickup information detection point and the recording track (disc radius) and the separation state in the direction. It is a diagram. Reference numeral 4 denotes a so-called four-division type light receiving element, and the reflected light of the pickup information detection spot light from the recording disk is irradiated onto this four-division light receiving surface. 5 and 6 are
This is an adder that receives the sum of the outputs of the light receiving elements arranged diagonally with each other, and the outputs of these adders 5 and 6 are further subjected to addition processing in the adder 7. The output of the adder 7, that is, the total power sum (4) of the light receiving element 4, is input to the ATC circuit 10, where it is waveform-shaped and becomes a reproduced output.
and input to 11.

両微分出力は夫々サンプルホークド回路12.13のサ
ンプリングパルス(C) 、 (D)となシ、差動アン
プ14の出力(B)をサンプルホールドする。
Both differential outputs sample and hold the sampling pulses (C) and (D) of the sample held circuits 12 and 13, and the output (B) of the differential amplifier 14, respectively.

−差動アンプ14は加算器5,6の各出力の減算をなす
ものであシ、この差出力(B)がサンプルホールド回路
12.13へ入力されている。両サンプルホールド回路
12.13の各ホールド出力(E) 、 (F)は差動
アンプ15に入力され、その差出力(G)がトラッキン
グエラー信号となるものである。
- The differential amplifier 14 subtracts the respective outputs of the adders 5 and 6, and this difference output (B) is input to the sample and hold circuit 12.13. The hold outputs (E) and (F) of both sample and hold circuits 12 and 13 are input to the differential amplifier 15, and the difference output (G) serves as a tracking error signal.

第3図は第2図のブロックの動作波形図でアシ、図(A
)〜(G)は第2図のブロックの各部信号(A)〜(G
)走夫々対応している。通常再生モードにおいて、 1b4÷41→キビツクアツプ(4)による再生RF信
号(A)が、トラッキングずれにより第3図(A)4− の如くレベル変動をしている場合につき示されている。
Figure 3 is an operational waveform diagram of the block in Figure 2.
) to (G) are the respective signals (A) to (G) of the block in Figure 2.
) It corresponds to each race. In the normal reproduction mode, the reproduced RF signal (A) obtained by 1b4÷41→kibit pickup (4) is shown in a case where the level fluctuates as shown in FIG. 3(A) 4- due to tracking deviation.

差動アンプ14の出力(B)は同図(B)のようになシ
、信号(A)とは90’位相差を有している。
The output (B) of the differential amplifier 14 has a phase difference of 90' from the signal (A) as shown in FIG.

ATC回路10の出力のゼロクロス点が微分回路9.1
1において検出されて図(C) 、 (D)の如くなる
。この両パルス(C) 、 (D)により波形(B)が
サンプリングされホールドされることから、両ホー  
゛ルド出力は図・(E) 、 (F)の如くなる。よっ
て、両ホールド出力の差動アンプ15による差信号は図
(G)の如くなり、再生RFレベル(A)が最大の時 
  −に出力(、G)は最小(零)となシ、再生RFレ
ベルが小吉なるに従ってそれに対応して絶対値レベルは
増大している。すなわち、信号(G)によりピックアッ
プのトラッキング状態が検出可能となるものである。
The zero cross point of the output of the ATC circuit 10 is the differential circuit 9.1
1, as shown in Figures (C) and (D). Since waveform (B) is sampled and held by these pulses (C) and (D), both pulses (C) and (D)
The field output will be as shown in Figures (E) and (F). Therefore, the difference signal from the differential amplifier 15 for both hold outputs is as shown in Figure (G), and when the reproduction RF level (A) is at its maximum.
-, the output (, G) is minimum (zero), and as the reproduction RF level becomes smaller, the absolute value level increases correspondingly. That is, the tracking state of the pickup can be detected by the signal (G).

か、\る回路構成において、情報検出点をディスク半径
方向へ早送り移動制御する場合にもトラッキングエラー
信号を発生させる必要があるが、ATC回路10の時定
数は一般に数10m5 と極めて大きな値とされている
ことからその応答は悪く、よって早送り移動中において
l・ラッキングエラー信号を発生させることができない
、その理由を以下に第4図の波形を用いて述べるに、第
4図はトラッキングサーボループをオープンとしっつ早
送シ移動制御を行った場合の再生RF信号波形であシ、
そのエンベロープは10〜20 KHz程度とっており
、よって、とのRFエンベロープに対しATC回路10
は応答し得ないことになる。そのために、ATC回路1
0のコンパレータレベルは図中の一点鎖線にて示すよう
な略一定値となってほとんど変動しない。従って、記録
トラック間におけるRF倍信号レベルが低下した期間で
はATC回路10のコンパレータ1が動作しないために
、その間は波形整形出力は得られず正確なトラッキング
エラー信号は得られない。
In such a circuit configuration, it is necessary to generate a tracking error signal even when controlling the rapid forward movement of the information detection point in the disk radial direction, but the time constant of the ATC circuit 10 is generally an extremely large value of several tens of m5. The response is poor due to the fact that the tracking servo loop The reproduced RF signal waveform when open and fast forward movement control is performed.
Its envelope is about 10 to 20 KHz, so the ATC circuit 10
cannot respond. For this purpose, ATC circuit 1
The comparator level of 0 is a substantially constant value as shown by the dashed line in the figure, and hardly fluctuates. Therefore, since the comparator 1 of the ATC circuit 10 does not operate during the period in which the RF multiplied signal level between recording tracks is reduced, a waveform-shaped output cannot be obtained during that period, and an accurate tracking error signal cannot be obtained.

本発明の目的は、通常再生時のみならず早送シ動作時に
もトラッキングエラー信号を正確に得ることができるデ
ィジタル変調信号読取装置を提供することである。
An object of the present invention is to provide a digital modulation signal reading device that can accurately obtain a tracking error signal not only during normal playback but also during fast forward operation.

本発明によるディジタル変調信号読取装置は、バイレベ
ルとローレベルとの単位時間当り占有時間率が共に略等
しくなる如き変調方式によシ記録されたディジタル情報
のピックアップによる再生信号を所定比較レベルと比較
することにより波形整形して出力する第1の比較手段と
、この波形整形出力の直流分を検出してこの直流分に応
じて前記所定比較レベルを制御する手段と、前記再生信
号の高域成分を所定基準レベルと比較する第2の比較手
段と、前記第1及び第2の比較手段の出力の1つを装置
動作モードに応じて択一的に出力するスイッチ手段とを
含むことを特徴としている。
A digital modulation signal reading device according to the present invention compares a reproduced signal obtained by picking up digital information recorded using a modulation method such that the occupied time rate per unit time of the bi-level and the low-level are approximately equal, with a predetermined comparison level. a first comparison means for shaping a waveform and outputting the resultant waveform, a means for detecting a DC component of the waveform shaping output and controlling the predetermined comparison level according to the DC component, and a high-frequency component of the reproduced signal. and a switch means for selectively outputting one of the outputs of the first and second comparing means depending on the device operating mode. There is.

以下に図面を用いて本発明について説明する。The present invention will be explained below using the drawings.

第5図は本発明の一実施例の回路図であって、第2図と
同等部分は同一符号により示されている。
FIG. 5 is a circuit diagram of an embodiment of the present invention, in which parts equivalent to those in FIG. 2 are designated by the same reference numerals.

本例では、ATC回路10と並列に、HPF <ノ・イ
パスフィルタ)16とレベル比較器17との縦続回路を
別に設け、ATC回路10の出力とレベル比較器17の
出力とをスイッチ回路8に入力するようにしている。こ
のスイッチ回路8を装置動作モード指令信号により制御
するものであり、通7− 常再生モード時にはATC回路10の出力を選択し、ま
た早送りモード時にはレベル比較器17の出力を選択し
て、微分回路9,11へ送出するように構成している。
In this example, a cascade circuit including an HPF (no pass filter) 16 and a level comparator 17 is separately provided in parallel with the ATC circuit 10, and the output of the ATC circuit 10 and the output of the level comparator 17 are connected to the switch circuit 8. I am trying to input it. This switch circuit 8 is controlled by a device operation mode command signal, and the output of the ATC circuit 10 is selected in the normal playback mode, and the output of the level comparator 17 is selected in the fast forward mode, and the differential circuit is operated. 9 and 11.

他の構成については第2図のそれと同等であり説明は省
略する。
The other configurations are the same as those shown in FIG. 2, and their explanation will be omitted.

HPF16の下限周波数を例えば20 KHzよシ大と
すれば、早送り動作時における第4図に示しりRF 信
号のエンベロープの周波数である10〜’201tG(
z以下の低減成分が除去されて、レベル比較器17へ入
力される。第6図は、第4図に示した加算器7の出力(
A)がHPF16を経た信号波形を示している。よって
、次段のレベル比較器17の比較レベルを第6図のRF
信号振巾の中央に設定すれば、レベル比較器17の出力
には波形整形された信号が得られて、これがスイッチ8
によシ選択されるから、微分回路9,11において正確
なRF倍信号立上り及び立下シエッジ(ゼロクロス点)
が検出される。従って、正確なトラッキングエラー信号
が得られるのである。
If the lower limit frequency of the HPF 16 is set to, for example, 20 KHz, the frequency of the envelope of the RF signal is 10~'201tG(
The reduced components below z are removed and input to the level comparator 17. FIG. 6 shows the output (
A) shows the signal waveform that has passed through the HPF 16. Therefore, the comparison level of the level comparator 17 at the next stage is set to RF in FIG.
If set at the center of the signal amplitude, a waveform-shaped signal will be obtained at the output of the level comparator 17, and this will be sent to the switch 8.
Since the differential circuits 9 and 11 select the exact rising and falling edges (zero cross point) of the RF multiplied signal
is detected. Therefore, an accurate tracking error signal can be obtained.

第7図は第5図の回路の一部具体例を示す図で〒8− あり、第5図と同等部分は同一符号により示されている
。信号選択用のスイッチ回路8は、トランジスタQ、、
Q、及び電流源11を有する電流切換型の差動スイッチ
回路であり、トランジスタQ2のベースには動作モード
指令信号が抵抗R1を介して印加されている。トランジ
スタQ1のベースにはバイアスが付与され、このバイア
スはまたトランジスタQBのベース・エミッタ間接合を
介してトランジスタQ2のベースバイアスともなってい
る。
FIG. 7 is a diagram showing a specific example of a part of the circuit shown in FIG. 5, and portions equivalent to those in FIG. 5 are designated by the same reference numerals. The switch circuit 8 for signal selection includes transistors Q,...
This is a current switching type differential switch circuit having a transistor Q and a current source 11, and an operation mode command signal is applied to the base of a transistor Q2 via a resistor R1. A bias is applied to the base of transistor Q1, and this bias also serves as a base bias for transistor Q2 via the base-emitter junction of transistor QB.

差動スイッチ回路8の1対のコレクタ出力はカレントミ
ラー回路18.19の各入力となシ、これら入力電流に
対応した電流を両カレントミラー回路18.19は吸引
するようになっている。
A pair of collector outputs of the differential switch circuit 8 are connected to respective inputs of the current mirror circuits 18 and 19, and both current mirror circuits 18 and 19 attract currents corresponding to these input currents.

両カレントミラー回路18.19の出力吸引電流を夫々
電流源とする差動回路1a 、 17aが夫々設けられ
ておシ、差動回路1aはトランジスタQ4 +Q5を有
し、トランジスタQ4のベースにはピックアップによる
再生R,F信号が印加されている。差動回路17aはト
ランジスタQ6’ 、 Q*を有し、トランジスタQ6
のベースには再生RF信号のHPF16を経た信号が印
加されている。トランジスタQ4゜Q6.Q、の各ベー
スには抵抗R4、Rr、 、 Reを夫々介してバイア
スが付与されている。そして、両差動回路1a、17a
の各1対の出力は夫々抵抗R12゜R8を介して共通と
なっておシ、これら共通出力はアンプ20を介して再生
整形出力となると共にスイッチ出力となシ、第5図の微
分回路9,11への入力となるものである。
Differential circuits 1a and 17a are provided, each using the output suction currents of both current mirror circuits 18 and 19 as current sources. Reproduction R and F signals are applied. The differential circuit 17a has transistors Q6' and Q*, and the transistor Q6
A reproduced RF signal passed through the HPF 16 is applied to the base of the RF signal. Transistor Q4゜Q6. A bias is applied to each base of Q through resistors R4, Rr, and Re, respectively. And both differential circuits 1a, 17a
The outputs of each pair of are made common through the respective resistors R12 and R8, and these common outputs become regenerative shaping outputs through the amplifier 20 and are not switch outputs. , 11.

また、アンプ20の出力は積分器2を経てレベル比較器
3へ印加され、その比較出力がトランジスタQ5のベー
ス入力となっている。
Further, the output of the amplifier 20 is applied to the level comparator 3 via the integrator 2, and the comparison output thereof serves as the base input of the transistor Q5.

か\る構成において、装置が通常再生モードにあれば、
動作モード指令信号はノ・イレベルとなシ、差動スイッ
チ回路8のトランジスタQlがオンとカリ、トランジス
タQ2はオフとなる。従って、カレントミラー回路18
に電流が流入して、差動回路1aを活性化する。他方の
差動回路17aは非活性状態にある。よって、ピックア
ップからの再生RF信号は、差動回路1a 、アンプ2
0.積分器2.レベル比較器3からなるATC回路へ入
力されることになる。すなわち、差動回路1a及びアン
プ20がATC回路の入力段のレベル比較器として動作
する。
In such a configuration, if the device is in normal playback mode,
The operation mode command signal is at the N/E level, the transistor Ql of the differential switch circuit 8 is turned on and the transistor Q2 is turned off. Therefore, the current mirror circuit 18
A current flows into the differential circuit 1a, activating the differential circuit 1a. The other differential circuit 17a is in an inactive state. Therefore, the reproduced RF signal from the pickup is transmitted through the differential circuit 1a and the amplifier 2.
0. Integrator 2. It will be input to an ATC circuit consisting of a level comparator 3. That is, the differential circuit 1a and the amplifier 20 operate as a level comparator at the input stage of the ATC circuit.

装置が早送り動作モードにあれば、動作モニド指令信号
がローレベルとカリ、トランジスタQ2がオフとなって
カレントミラー回路19にのみ電流が流入する。これに
より、差動回路17aのみが活性化されて、再生RF信
号はHPF16を介して更には差動回路17a、アンプ
20を経て波形整形されスイッチ出力として導出される
ことになる。
When the device is in the fast-forward operation mode, the operation monitor command signal is at a low level, the transistor Q2 is turned off, and current flows only into the current mirror circuit 19. As a result, only the differential circuit 17a is activated, and the reproduced RF signal is waveform-shaped through the HPF 16, the differential circuit 17a, and the amplifier 20, and then output as a switch output.

すなわち、差動回路17a及びアンプ20が第5図のレ
ベル比較器17として動作する。
That is, the differential circuit 17a and the amplifier 20 operate as the level comparator 17 shown in FIG.

第8図は第5図の回路の一部の他の具体例を示す図であ
り、第5.7図と同等部分は同一符号により示されてお
りその説明は省略する。ATC回路10のレベル比較器
3は差動トランジスタQs +Q9を有し、その電流源
は、差動スイッチ回路8のトランジスタQlのコレクタ
電流を入力とするカレントミラー回路18の出力吸入電
流である。
FIG. 8 is a diagram showing another specific example of a part of the circuit shown in FIG. 5, and the same parts as those in FIG. 5.7 are designated by the same reference numerals, and the explanation thereof will be omitted. The level comparator 3 of the ATC circuit 10 has a differential transistor Qs +Q9, and its current source is the output suction current of the current mirror circuit 18 which receives the collector current of the transistor Ql of the differential switch circuit 8 as input.

トランジスタQ9のコレクタ電流を入力とするカ11− レントミラー回路21が設けられており、このミラー出
力はカレントミラー回路18へ流入する。またミラー回
路21の出力端と所定バイアスとの間には抵抗R?が設
けられておシ、この抵抗R7による電圧が差動回路1a
、17aの各トランジスタQs +Q?のベース入力と
なっている。トランジスタQ9のベースには積分器2の
出力が印加されておシ、トランジスタQ8のベースには
バイアスが抵抗R8を介して供給されている。
An eleventh current mirror circuit 21 which receives the collector current of the transistor Q9 as an input is provided, and the mirror output flows into the current mirror circuit 18. Also, a resistor R? is connected between the output terminal of the mirror circuit 21 and a predetermined bias. is provided, and the voltage generated by this resistor R7 is applied to the differential circuit 1a.
, 17a each transistor Qs +Q? This is the base input for . The output of the integrator 2 is applied to the base of the transistor Q9, and a bias is supplied to the base of the transistor Q8 via a resistor R8.

か\る構成において、通常再生モードの場合、差動スイ
ッチ回路8のトランジスタQ、がオンとなり、カレント
ミラー回路18,21が夫々活性化されるから、差動回
路1a、3が活性状態となる。
In such a configuration, in the normal reproduction mode, the transistor Q of the differential switch circuit 8 is turned on, and the current mirror circuits 18 and 21 are activated, respectively, so that the differential circuits 1a and 3 are activated. .

よって、差動回路1a、アンプ20.積分器2及び差動
回路3がATC回路10を構成する。
Therefore, the differential circuit 1a, the amplifier 20. The integrator 2 and the differential circuit 3 constitute an ATC circuit 10.

一方、早送り動作モードでは、差動トランジスタQ、が
オンとなりカレントミラー回路19のみが活性化される
から、差動回路17aのみが動作状態となる。この時ト
ランジスタQ7のベース基準電圧は抵抗R7によるバイ
アスで決定される。
On the other hand, in the fast forward operation mode, the differential transistor Q is turned on and only the current mirror circuit 19 is activated, so that only the differential circuit 17a is in the operating state. At this time, the base reference voltage of transistor Q7 is determined by the bias provided by resistor R7.

12− よって、再生RF信号は、HPF16.差動回路17a
、アンプ20を介して波形整形されてスイッチ出力とな
る。
12- Therefore, the reproduced RF signal is transmitted through HPF16. Differential circuit 17a
, the waveform is shaped through the amplifier 20 and becomes a switch output.

このように、本発明によれば早送り動作時にも必要とさ
れるトラッキングエラー信号を正確に得ることができる
と共に、第7,8図の構成とすればATC回路10のレ
ベル比較器1と他のレベル比較器17とを同一の差動ス
イッチ構成とし得るので集積回路化が容易でかつ装置の
小型化となる。
As described above, according to the present invention, it is possible to accurately obtain the tracking error signal required even during fast forward operation, and with the configuration shown in FIGS. 7 and 8, the level comparator 1 of the ATC circuit 10 Since the level comparator 17 and the level comparator 17 can have the same differential switch configuration, it is easy to integrate the circuit and the device can be miniaturized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はディジタル変調信号読取装置の入力段のATC
回路を示す図、第2図はピックアップ再生RF信号を用
いてトラッキングエラー信号を得るためのディジタル変
調信号読取装置の入力回路図、第3図は第2図の回路の
各部動波形図、第4図は早送り動作時の再生R,F信号
波形図、第5図は本発明の実施例回路図、第6図は第5
図のHPF16の出力波形図、第7図及び第8図は第5
図の回路の1部具体例を示す図である。 主要部分の符号の説明 1.3.17 ・・・・・・レベル比較器  2・・・
・・・積分器8・・・・・・スイッチ回路 18.19.21・・・・・・カレントミラー回路出願
人 パイオニア株式会社 代理人  弁理士 藤 村 元 彦
Figure 1 shows the ATC at the input stage of a digital modulation signal reading device.
Figure 2 is an input circuit diagram of a digital modulation signal reading device for obtaining a tracking error signal using a pickup reproduction RF signal, Figure 3 is a waveform diagram of each part of the circuit in Figure 2, and Figure 4 is a diagram showing the circuit. The figure is a waveform diagram of reproduced R and F signals during fast forward operation, Figure 5 is a circuit diagram of an embodiment of the present invention, and Figure 6 is a diagram of reproduced R and F signal waveforms during fast forward operation.
The output waveform diagram of HPF16 in the figure, Figures 7 and 8 are
FIG. 2 is a diagram showing a specific example of a part of the circuit shown in the figure. Explanation of symbols of main parts 1.3.17 ... Level comparator 2 ...
... Integrator 8 ... Switch circuit 18.19.21 ... Current mirror circuit Applicant Pioneer Corporation Agent Patent attorney Motohiko Fujimura

Claims (2)

【特許請求の範囲】[Claims] (1)ハイレベルとローレベルの単位時間当シ占有時間
率が共に略等しくなる如き変調方式によシ記録されたデ
ィジタル情報のピックアップによる再生信号を所定比較
レベルと比較することによシ波形整形して出力する第1
の比較手段と、この波形整形出力の直流分を検出してこ
の直流分に応じて前記所定比較レベルを制御する手段と
、前記再生信号の高域成分を所定基準レベルと比較する
第2の比較手段と、前記第1又は第2の比較手段のいず
れかを装置の動作モードに応じて選択して出力するスイ
ッチ手段とを含むディジタル変調信号読取装置。
(1) Waveform shaping is performed by comparing the reproduced signal obtained by picking up digital information recorded using a modulation method such that the high level and low level occupy approximately the same time rate per unit time with a predetermined comparison level. The first output
a comparison means for detecting a DC component of the waveform shaping output and controlling the predetermined comparison level according to the DC component; and a second comparison for comparing the high frequency component of the reproduced signal with a predetermined reference level. and switch means for selecting and outputting either the first or second comparing means according to the operating mode of the apparatus.
(2)前記スイッチ手段は、前記動作モードの指令信号
に応じて制御される差動スイッチ回路からなシ、前記第
1及び第2の比較手段は、前記差動スイッチ回路の1対
の出力によシ夫々活性非活性制御される第1及び第2の
差動回路から夫々なることを特徴とする特許請求の範囲
第1項記載の装置。
(2) The switch means is a differential switch circuit controlled in accordance with a command signal of the operation mode, and the first and second comparison means are configured to be connected to a pair of outputs of the differential switch circuit. 2. The device according to claim 1, comprising first and second differential circuits whose activation and deactivation are respectively controlled.
JP8074782A 1982-05-13 1982-05-13 Reader of digital modulated signal Granted JPS58199413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8074782A JPS58199413A (en) 1982-05-13 1982-05-13 Reader of digital modulated signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8074782A JPS58199413A (en) 1982-05-13 1982-05-13 Reader of digital modulated signal

Publications (2)

Publication Number Publication Date
JPS58199413A true JPS58199413A (en) 1983-11-19
JPH0321993B2 JPH0321993B2 (en) 1991-03-25

Family

ID=13726992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8074782A Granted JPS58199413A (en) 1982-05-13 1982-05-13 Reader of digital modulated signal

Country Status (1)

Country Link
JP (1) JPS58199413A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536348B2 (en) 2001-06-13 2013-09-17 Magnachem International Laboratories, Inc. Lactone formulations and method of use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536348B2 (en) 2001-06-13 2013-09-17 Magnachem International Laboratories, Inc. Lactone formulations and method of use

Also Published As

Publication number Publication date
JPH0321993B2 (en) 1991-03-25

Similar Documents

Publication Publication Date Title
JPH03130972A (en) Track search device and tracking control device
EP0390977B1 (en) Servo system for a disc player
US4706236A (en) Slice level corrector
US5121375A (en) Information-recorded disk carrying tracking pilot signal and playing apparatus therefor
JPS60138740A (en) Tracking servo circuit of optical disc player
JP4114274B2 (en) Device for reproducing or recording data or information
JPH0321993B2 (en)
JP2734562B2 (en) Tracking servo method
JP2602859B2 (en) Track control device for guiding a light beam to a data track on a record carrier
JPS6224444A (en) Device for detecting track crossing direction
US5001698A (en) Read-out information signal processing circuit in an optical recording and reproducing system
US6141308A (en) Zero crossing level matching apparatus and method
JP4377046B2 (en) Mirror detection circuit
JP2621438B2 (en) Recording signal playback device
JPH0294130A (en) Apc driving circuit
JPH0724111B2 (en) Focus servo gain adjustment circuit for optical disc playback device
JPS647428B2 (en)
JP2560821B2 (en) Data storage device test equipment
JPS62184627A (en) Optical information recording and reproducing device
JPH0258733A (en) Optical information reproducing device
JPH064962U (en) Rotation servo device for optical disk recording / reproducing apparatus
JPH06187649A (en) Method and its device for regenerating wobble signal in optical disk
JPS6356007A (en) Envelope detection circuit
JPS61187129A (en) Focus search circuit of disk reproducing device
JPH0298830A (en) Apc driving circuit