JPS5820025A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5820025A JPS5820025A JP56119766A JP11976681A JPS5820025A JP S5820025 A JPS5820025 A JP S5820025A JP 56119766 A JP56119766 A JP 56119766A JP 11976681 A JP11976681 A JP 11976681A JP S5820025 A JPS5820025 A JP S5820025A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- reference voltage
- transfer
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、特に発振周波数４１性を改善した発振回路
Ｋｌｌする。
Ｋｌｌする。
パルス発生回路は、電子装置の回路動作源になるなど、
電子回路の中では重要な回路の一つである。このノヤル
ス発生回路には、種々の回路が提案されているが、簡単
な構成で高集積化が可能等の多くの利点を有するＣＢ発
振回路が多用されている。このＣＢ発振回路（以下単に
発振回路と称する）は、キｆ／臂シタと抵抗の時定数に
応じた周波数のパルスを発生する回路である。このよう
な発振回路は、従来第１図に）に示すように電源間ｖＤ
Ｄ−■、、にＮチマネルＭＯ８）ツンジスタ等からなる
電源転送ｒ−ト回路Ｔ！、（以下単に転送ダート回路と
称す）を備え、この転送ｒ−）回路ＴｒＮを介して電源
が供給されるキャパシタＣ！および抵抗Ｒ８の並列０１
回路１１によって構成される。さらにこのＯＲ回路１１
のキーｒパシタＣｉと抵抗Ｒｘの時定数に応じて発生す
る電圧Ｖ、に対して所定の周波数を有するノ母ルスＶ、
□を発生するシ＆々ツＩｎ”−）回路１２が設けられ、
このパルスｖ、１．が転送ｒ−）回路ＴｒＮのダートに
供給される。なお、通常このような発振回路がＩＣ化さ
れる場合、ＩＣ内部ＩＪに対してＯＲ回路１１は１個の
ノ４ ｙドに′外付される。このような発振回路におい
て、電圧Ｖ、がＶ□（以下「０」レベル）で゛あれば、
シ１建ｙ）？）回路１２の出力電圧Ｖ＠□はＶ□（以下
「１」レベル）となシ、転送ｒ−）回路ＴｒＮはオン、
すなわち導通状態とまる。したがって、電源電圧ｖＤＤ
がＯＲ回路１１へ供給さ九電圧ｖ１は「１」レベルへ上
昇する。このときの電圧Ｖ、の立上り時間は、ＯＲ回路
１１のキヤ／譬シタＣｘおよびトランジスタ’ｒｒ）、
のオン抵抗の時定数にほぼ比例する。この電圧ｖｉが上
昇する過薯でシ＆電。
電子回路の中では重要な回路の一つである。このノヤル
ス発生回路には、種々の回路が提案されているが、簡単
な構成で高集積化が可能等の多くの利点を有するＣＢ発
振回路が多用されている。このＣＢ発振回路（以下単に
発振回路と称する）は、キｆ／臂シタと抵抗の時定数に
応じた周波数のパルスを発生する回路である。このよう
な発振回路は、従来第１図に）に示すように電源間ｖＤ
Ｄ−■、、にＮチマネルＭＯ８）ツンジスタ等からなる
電源転送ｒ−ト回路Ｔ！、（以下単に転送ダート回路と
称す）を備え、この転送ｒ−）回路ＴｒＮを介して電源
が供給されるキャパシタＣ！および抵抗Ｒ８の並列０１
回路１１によって構成される。さらにこのＯＲ回路１１
のキーｒパシタＣｉと抵抗Ｒｘの時定数に応じて発生す
る電圧Ｖ、に対して所定の周波数を有するノ母ルスＶ、
□を発生するシ＆々ツＩｎ”−）回路１２が設けられ、
このパルスｖ、１．が転送ｒ−）回路ＴｒＮのダートに
供給される。なお、通常このような発振回路がＩＣ化さ
れる場合、ＩＣ内部ＩＪに対してＯＲ回路１１は１個の
ノ４ ｙドに′外付される。このような発振回路におい
て、電圧Ｖ、がＶ□（以下「０」レベル）で゛あれば、
シ１建ｙ）？）回路１２の出力電圧Ｖ＠□はＶ□（以下
「１」レベル）となシ、転送ｒ−）回路ＴｒＮはオン、
すなわち導通状態とまる。したがって、電源電圧ｖＤＤ
がＯＲ回路１１へ供給さ九電圧ｖ１は「１」レベルへ上
昇する。このときの電圧Ｖ、の立上り時間は、ＯＲ回路
１１のキヤ／譬シタＣｘおよびトランジスタ’ｒｒ）、
のオン抵抗の時定数にほぼ比例する。この電圧ｖｉが上
昇する過薯でシ＆電。
）ｆ−）回路１１の高レベル閤値電圧Ｖ□を越えた瞬間
に、このｒ−）回路１２紘反転し出力電圧ｖ、ｕｔはｒ
ｌＪレベルから「０」レベルへ変化するｅこのとき、通
常電圧Ｖ、が１生ずる端子の負荷容量は、電圧Ｖ、□が
発生する端子の負荷容量よ）相当大きい丸め、電圧Ｖ
の立下シは、電圧ｖｉ・ｕｔ Ｏ１立上かに比較して瞬時である。そして、この電圧１
−１４− （「０」レベル）Ｋよりて転送ｆｆ−ト回路Ｔ ｒ Ｈ
ｔｉ非導通となり、電圧Ｖ、は上昇を停止して、ＯＲ回
路１１のＣｘ、Ｒｘ時定数に応じて立￥り始める・この
電圧Ｖ！がシーツ）ｆｆ−）回路１２の低レベル閑値電
圧ｖＩＬを下まわりた瞬間に、シ為ミツ）ｒ−）回路１
２社反転し出力電圧ｖ、ｕｔｉ１ｒ ＯＪレペルカｂｒ
Ｉ Ｊレベルへ変化スル。
に、このｒ−）回路１２紘反転し出力電圧ｖ、ｕｔはｒ
ｌＪレベルから「０」レベルへ変化するｅこのとき、通
常電圧Ｖ、が１生ずる端子の負荷容量は、電圧Ｖ、□が
発生する端子の負荷容量よ）相当大きい丸め、電圧Ｖ
の立下シは、電圧ｖｉ・ｕｔ Ｏ１立上かに比較して瞬時である。そして、この電圧１
−１４− （「０」レベル）Ｋよりて転送ｆｆ−ト回路Ｔ ｒ Ｈ
ｔｉ非導通となり、電圧Ｖ、は上昇を停止して、ＯＲ回
路１１のＣｘ、Ｒｘ時定数に応じて立￥り始める・この
電圧Ｖ！がシーツ）ｆｆ−）回路１２の低レベル閑値電
圧ｖＩＬを下まわりた瞬間に、シ為ミツ）ｒ−）回路１
２社反転し出力電圧ｖ、ｕｔｉ１ｒ ＯＪレペルカｂｒ
Ｉ Ｊレベルへ変化スル。
このときの電圧Ｖ。□Ｏ立上シも立下りと同様に瞬時で
ある。このような動作を繰り返すことによって、所定の
周波数の発振／臂ルスを得ることができる。
ある。このような動作を繰り返すことによって、所定の
周波数の発振／臂ルスを得ることができる。
第１図−）は、シ＆電ツ）？−）回路１４が正相動作、
すなわち第１ｍ仏）に示すシ晶ミツトゲート回路Ｊｊか
ら発生するパルスの反転／４ルスを発生する発振回路で
゛ある。したがって、転送ダート回路ＴｒｉｉＰ？ヤネ
ルＭＯ８）ランジスタ等からなる。なお、他の構成およ
び動作は上記第１図に）の発振−路と同様であるため説
明は省略する。
すなわち第１ｍ仏）に示すシ晶ミツトゲート回路Ｊｊか
ら発生するパルスの反転／４ルスを発生する発振回路で
゛ある。したがって、転送ダート回路ＴｒｉｉＰ？ヤネ
ルＭＯ８）ランジスタ等からなる。なお、他の構成およ
び動作は上記第１図に）の発振−路と同様であるため説
明は省略する。
ところで、このような発振回路嬬、具体的には第２゛図
に示すような回路構成である。すなわち、ＩＣ内部１３
は、シ＆さットｒ−）回路１ ｊｔ＠紘１４の代）に複
数のインバータｊ１〜１４が直列に接続して殻けられ、
この初段のインバータ１１の入力端子とＯＲ回路１１の
電圧ｖｉを発生する端子間に直列に抵抗Ｒ１が設けられ
る。さらにインバータ２１の入力端子とインバータ２２
の出力端子間に抵抗Ｒ１が設けられ、仁の抵抗Ｒ１ｗ
Ｂ Ｂの比率およびインバータ１２の出力端子から発生
する信号φに応じて発生する分圧電圧Ｖ、が初段の、イ
ンバータ２１の入力端子に供給される。そしてインバー
タｚ１の出力端子から発生する信号φが電源ｖＤＤをＣ
Ｂ回路ＩＸへ供給するＰチャネルＭＯ８）ランジスタ等
からなる転送ダート回路丁ｒ９のｆ−）へ供給される。
に示すような回路構成である。すなわち、ＩＣ内部１３
は、シ＆さットｒ−）回路１ ｊｔ＠紘１４の代）に複
数のインバータｊ１〜１４が直列に接続して殻けられ、
この初段のインバータ１１の入力端子とＯＲ回路１１の
電圧ｖｉを発生する端子間に直列に抵抗Ｒ１が設けられ
る。さらにインバータ２１の入力端子とインバータ２２
の出力端子間に抵抗Ｒ１が設けられ、仁の抵抗Ｒ１ｗ
Ｂ Ｂの比率およびインバータ１２の出力端子から発生
する信号φに応じて発生する分圧電圧Ｖ、が初段の、イ
ンバータ２１の入力端子に供給される。そしてインバー
タｚ１の出力端子から発生する信号φが電源ｖＤＤをＣ
Ｂ回路ＩＸへ供給するＰチャネルＭＯ８）ランジスタ等
からなる転送ダート回路丁ｒ９のｆ−）へ供給される。
このような発振回路において、いま電圧ｖｉが減少し始
め、インーータａｓ、２１の出力信号がそれぞれ「０」
レベル、「１」レベルトシた場合、電圧Ｖ、が第３図に
示すように低レベル−値電圧ｖｘＬまで下がった瞬間、
インバータｚｒ、ｚｚは反転する。このときの電圧ｖｘ
Ｌは、となシ、ここで Ｒ１＃Ｒ會・−抵抗Ｒ１，Ｒ，の各抵抗値ｖｔｈ、
・・・インバータ２１の鴎値電圧である。したがっ
て、インバータ２２の出力信号φは「０」レベルとなシ
、出力段のインバータ２４の出力信号ｖ、ｕｔは「１」
レベルから「０」レベルへ瞬時に変化し、転送Ｃ−ト回
路丁ｒｄ”ｐ 導通状態となる。この転送ｒ−）回路Ｔｒ によりて
、ＯＲ回路１１へ電源ｖＤＤが供給され、電圧ｖｉは上
昇し始める。この電圧ｖｉが、第３図に示すように高レ
ベル閾値電圧Ｖ□、まで上がりた瞬間、インバーター１
．ｚｘは反転し、それぞれの出力信号は「１」レペ麦か
ら「０」レベル、ｒＯＪレベルから「１」レベルへ変化
する。このときの電圧ｖ０轄 Ｒ１＋Ｒ２ 夏” Ｈｚ ｔ ｈ １
”・（２）とな
る、したがって出力段のインバーター４の出力信号ｖ、
ｕｔは「０」レベルから「１」レベルへ瞬時に変化し、
転送ｒ−ト回路Ｔ、は非導通状態となる。この転送ｒ−
）回路Ｔ、 Ｋよりて１、ＯＲ回路１１への電源Ｖゆ
供給線停止され、電圧ｖ、Ｆｉ減少し始める。このよう
な動作が繰９返されることによって、出力段のインバー
タ２４から第３図に示すようなパルスＶ、□が発生する
。
め、インーータａｓ、２１の出力信号がそれぞれ「０」
レベル、「１」レベルトシた場合、電圧Ｖ、が第３図に
示すように低レベル−値電圧ｖｘＬまで下がった瞬間、
インバータｚｒ、ｚｚは反転する。このときの電圧ｖｘ
Ｌは、となシ、ここで Ｒ１＃Ｒ會・−抵抗Ｒ１，Ｒ，の各抵抗値ｖｔｈ、
・・・インバータ２１の鴎値電圧である。したがっ
て、インバータ２２の出力信号φは「０」レベルとなシ
、出力段のインバータ２４の出力信号ｖ、ｕｔは「１」
レベルから「０」レベルへ瞬時に変化し、転送Ｃ−ト回
路丁ｒｄ”ｐ 導通状態となる。この転送ｒ−）回路Ｔｒ によりて
、ＯＲ回路１１へ電源ｖＤＤが供給され、電圧ｖｉは上
昇し始める。この電圧ｖｉが、第３図に示すように高レ
ベル閾値電圧Ｖ□、まで上がりた瞬間、インバーター１
．ｚｘは反転し、それぞれの出力信号は「１」レペ麦か
ら「０」レベル、ｒＯＪレベルから「１」レベルへ変化
する。このときの電圧ｖ０轄 Ｒ１＋Ｒ２ 夏” Ｈｚ ｔ ｈ １
”・（２）とな
る、したがって出力段のインバーター４の出力信号ｖ、
ｕｔは「０」レベルから「１」レベルへ瞬時に変化し、
転送ｒ−ト回路Ｔ、は非導通状態となる。この転送ｒ−
）回路Ｔ、 Ｋよりて１、ＯＲ回路１１への電源Ｖゆ
供給線停止され、電圧ｖ、Ｆｉ減少し始める。このよう
な動作が繰９返されることによって、出力段のインバー
タ２４から第３図に示すようなパルスＶ、□が発生する
。
ところで、このように発生されるパルスｖ、ｕｔの周期
Ｔ１すなわち第３図に示す期間〒１と期間Ｔ１を求める
と、まず電圧Ｖｉが低レベルＭｇｉ電圧ｖＸＬまで下が
９、そのとき反転してインバータ：１１．２４の各出力
信号φｅ ｖ、□が「０」レベルｆｆ、、＞になった場
合、第４図に）に示す如く信号φ（ｒＯＪ）が転送ｒ−
）回路Ｔｒ、ｏｒ−）に供給され、このｙ−ト回路Ｔｒ
ｐは導通状態となり、電圧Ｖ、は上昇し始める。このよ
う表場合、第４図−）に示すような等価回路が成立する
。すなわち、インバータｊ１０反転動作に対応する電流
ｒ４１ ＋（１Ｊが抵抗Ｒ１を介して、ＯＲ回路１１の
キャΔシタＣ８，抵抗Ｂ！および抵抗Ｒ１ｅＲ１へ流れ
る。このときの電圧■ＤＤ・電流ｒ＜ｉ ＋（、Ｊの関
係式は下記のようになる。
Ｔ１すなわち第３図に示す期間〒１と期間Ｔ１を求める
と、まず電圧Ｖｉが低レベルＭｇｉ電圧ｖＸＬまで下が
９、そのとき反転してインバータ：１１．２４の各出力
信号φｅ ｖ、□が「０」レベルｆｆ、、＞になった場
合、第４図に）に示す如く信号φ（ｒＯＪ）が転送ｒ−
）回路Ｔｒ、ｏｒ−）に供給され、このｙ−ト回路Ｔｒ
ｐは導通状態となり、電圧Ｖ、は上昇し始める。このよ
う表場合、第４図−）に示すような等価回路が成立する
。すなわち、インバータｊ１０反転動作に対応する電流
ｒ４１ ＋（１Ｊが抵抗Ｒ１を介して、ＯＲ回路１１の
キャΔシタＣ８，抵抗Ｂ！および抵抗Ｒ１ｅＲ１へ流れ
る。このときの電圧■ＤＤ・電流ｒ＜ｉ ＋（、Ｊの関
係式は下記のようになる。
すなわち、
ただし、
１ ・・・（４）
町＝（可＋Ｒ１＋Ｒ２）−’
である、このとき、初期値社、
ＶＤＤ−ＶＩＬ
ｉ 、（ｏ）＋ ４ 、（ｏ）＝−・−（５）Ｒ−
ＶＩＬ ・・・（６）ｓ ２（
ｏ）＝−ｉ− となる。し−たかって、上記式（３） 、 （４） 、
（５） 、 （６）よシ’ｚ（ｔ）は となシ、ここで Ｒ１・Ｒｆ ′・−ｃ、−５・ｉ−ｉ °（８３
である。さらに、電圧ｖ０遅 ｖ、Ｈ＝町・’２ （Ｔ、） ”
（９）であるから、上記式（７）、（８）より期間〒１
はとなる０次に電圧ｖｉが期間ＴＩ後後高レベル閾値正
圧ｘＩにまで上が９、インバーター２□２４の各出力信
号φ”ｏｕｔが「１」レベル（ＶＤＤ）になり次場合、
第５図体）に示す如く信号４（ｒｌＪ）が転送ｒ−）回
路Ｔｒｐのダートに供給され、こみｆ−ト回路’ｒｒ
は非導通状態となシ、電圧ｖｉは減少し始める。この
ような場合、第５図０１）に示すような等価回路が成立
する。すなわち、スイッチＳＷがオンし、ＩＩＥ源電圧
ｖＤＤに応じて電流ｒ４１＋（４Ｊか抵抗Ｒ１、・Ｒｓ
を介して、ＣＲ回路ＩＩＯ抵抗Ｒｘおよび中ヤパシタＣ
ｘをそれぞれへ分流する・このとき１電流４畠が抵抗Ｒ
１へ、壜た電流１４がキラｌ／４シタｃ８へ流れるとし
良場金、電圧ｖＤＤ・電流ｒｉ畠＋（４Ｊの関係式は下
記の様になる。すなわち、となる、このとき、初期値は
、 となる、したがって、上記式ａｐ、（２）、ａＩ、Ｏ◆
より（ｓ（ｔ）＃ｉ、 とな〕、ヒとで である。さらに、電圧ｖＩＬ” ｖＩＬ”Ｒｘ ” ！ｉ （”２ ）
・・・的であるから、上記式（２）、ｏ４よ
〕期間ＴＩはとなる。シタがって、上記式００．■より
−ぐルスｖ、ｕｔの周期Ｔが求められ、それによりて周
波数ｆは １ ｆ繻−認一一一 −−（２）Ｔ Ｔ
１＋Ｔ２ となる、このようにパルスの周波数ｆ嬬、電源電圧Ｖ工
、電圧ｖＩＩ、ｖｘＬに依存しているもので、こｏ電圧
ＶＸＢ ｅ ＶＸｌ ａ上記式（１） 、 （２）より
インバータ１ｉｔ）＠値電圧Ｖい、に依存している。
ｏ）＝−ｉ− となる。し−たかって、上記式（３） 、 （４） 、
（５） 、 （６）よシ’ｚ（ｔ）は となシ、ここで Ｒ１・Ｒｆ ′・−ｃ、−５・ｉ−ｉ °（８３
である。さらに、電圧ｖ０遅 ｖ、Ｈ＝町・’２ （Ｔ、） ”
（９）であるから、上記式（７）、（８）より期間〒１
はとなる０次に電圧ｖｉが期間ＴＩ後後高レベル閾値正
圧ｘＩにまで上が９、インバーター２□２４の各出力信
号φ”ｏｕｔが「１」レベル（ＶＤＤ）になり次場合、
第５図体）に示す如く信号４（ｒｌＪ）が転送ｒ−）回
路Ｔｒｐのダートに供給され、こみｆ−ト回路’ｒｒ
は非導通状態となシ、電圧ｖｉは減少し始める。この
ような場合、第５図０１）に示すような等価回路が成立
する。すなわち、スイッチＳＷがオンし、ＩＩＥ源電圧
ｖＤＤに応じて電流ｒ４１＋（４Ｊか抵抗Ｒ１、・Ｒｓ
を介して、ＣＲ回路ＩＩＯ抵抗Ｒｘおよび中ヤパシタＣ
ｘをそれぞれへ分流する・このとき１電流４畠が抵抗Ｒ
１へ、壜た電流１４がキラｌ／４シタｃ８へ流れるとし
良場金、電圧ｖＤＤ・電流ｒｉ畠＋（４Ｊの関係式は下
記の様になる。すなわち、となる、このとき、初期値は
、 となる、したがって、上記式ａｐ、（２）、ａＩ、Ｏ◆
より（ｓ（ｔ）＃ｉ、 とな〕、ヒとで である。さらに、電圧ｖＩＬ” ｖＩＬ”Ｒｘ ” ！ｉ （”２ ）
・・・的であるから、上記式（２）、ｏ４よ
〕期間ＴＩはとなる。シタがって、上記式００．■より
−ぐルスｖ、ｕｔの周期Ｔが求められ、それによりて周
波数ｆは １ ｆ繻−認一一一 −−（２）Ｔ Ｔ
１＋Ｔ２ となる、このようにパルスの周波数ｆ嬬、電源電圧Ｖ工
、電圧ｖＩＩ、ｖｘＬに依存しているもので、こｏ電圧
ＶＸＢ ｅ ＶＸｌ ａ上記式（１） 、 （２）より
インバータ１ｉｔ）＠値電圧Ｖい、に依存している。
したかりて、もし電圧Ｖ□、か電ＦＦ、ｖｌ）Ｄの変動
に対して比例関係があるとすれば、周波数／ｌｉ電源電
圧ｖＤＤと無関係に一定値となる。しかしながら、ｌイ
ｙ バー ｐ ｚ ｔ ＯＩｉｌｍｔＢＥｖｔｈ、ｄ、
インバータを構成するＰチャネルまたはＮチャネルＭＯ
８）ランジスタのオン抵抗が電圧Ｖ□によりて変化する
ため、実１１１Ｋａ亀圧ｖＤＤの変化に対して比例関係
を有していない、したがって電圧ｖｌや・ｖＩＬも電圧
ｖＤＤの変化に対して比例関係が表い、また、上記抵抗
Ｒ１＃Ｒｆｉは、１通常Ｐ−拡散抵抗等からな〕、その
製造工程の性質上ばらつきが生じ、しかも電圧依存性が
あるため、演算増幅回路の入力インビーダンスが電圧ｖ
ＤＤの変化に対して不安定に表る。このように従来の発
振回路では、それから発生するパルスの周波数ｆが電源
電圧ｖＤＤの変化に対して変動し、不安定となる欠点が
ある。
に対して比例関係があるとすれば、周波数／ｌｉ電源電
圧ｖＤＤと無関係に一定値となる。しかしながら、ｌイ
ｙ バー ｐ ｚ ｔ ＯＩｉｌｍｔＢＥｖｔｈ、ｄ、
インバータを構成するＰチャネルまたはＮチャネルＭＯ
８）ランジスタのオン抵抗が電圧Ｖ□によりて変化する
ため、実１１１Ｋａ亀圧ｖＤＤの変化に対して比例関係
を有していない、したがって電圧ｖｌや・ｖＩＬも電圧
ｖＤＤの変化に対して比例関係が表い、また、上記抵抗
Ｒ１＃Ｒｆｉは、１通常Ｐ−拡散抵抗等からな〕、その
製造工程の性質上ばらつきが生じ、しかも電圧依存性が
あるため、演算増幅回路の入力インビーダンスが電圧ｖ
ＤＤの変化に対して不安定に表る。このように従来の発
振回路では、それから発生するパルスの周波数ｆが電源
電圧ｖＤＤの変化に対して変動し、不安定となる欠点が
ある。
この発明線、上記の事情を艦みてなされたもので、電源
電圧の変化に対する影響をなくすことによって、安定な
周波数特性を有するＩ臂ルスを発生する発振回路を提供
することを目的とする。
電圧の変化に対する影響をなくすことによって、安定な
周波数特性を有するＩ臂ルスを発生する発振回路を提供
することを目的とする。
以下図面を参照しそこの発明の一実施例について説明す
る。纂６図社その実施例に係る発振ａｍの構成を示すも
ので、まず上記第２図に示した発振回路のインバータ１
１．１１０代９に例えｄ演算増幅回路から成る比較回路
＃ｌが設けられている。この比較回路としての演算増幅
回路６１は、入力インーーダンスが大きいＭｏｌトラン
ジスタ回路回路例えば特願昭５３−１０８７６９号に示
される如き回路で、その一方の入力端子（「＋」儒）Ｋ
Ｆｉ上記上記０賂 する電圧Ｖ，が供給される．さらにその他方の入力端子
（「−」儒）には、基準電圧Ｖ，が供給され、こｏ基準
電圧ｖ，Ｆｉ、電源間（ｖＤＤ−ｖ，、）ニ直列に接続
された抵抗Ｒ．，Ｒ４の接続端子側）に発生する電圧で
あって、この端子−）と演算増幅回路６１の出力端子間
に紘インバータｆｉ１．抵抗Ｒ−が直列接続されている
．したがりてこの基準電圧Ｖ，は、演算増＠回路ｇｏｏ
出力端子から発生するノ臂ルス信号φに応じて、抵抗Ｒ
烏 。
る。纂６図社その実施例に係る発振ａｍの構成を示すも
ので、まず上記第２図に示した発振回路のインバータ１
１．１１０代９に例えｄ演算増幅回路から成る比較回路
＃ｌが設けられている。この比較回路としての演算増幅
回路６１は、入力インーーダンスが大きいＭｏｌトラン
ジスタ回路回路例えば特願昭５３−１０８７６９号に示
される如き回路で、その一方の入力端子（「＋」儒）Ｋ
Ｆｉ上記上記０賂 する電圧Ｖ，が供給される．さらにその他方の入力端子
（「−」儒）には、基準電圧Ｖ，が供給され、こｏ基準
電圧ｖ，Ｆｉ、電源間（ｖＤＤ−ｖ，、）ニ直列に接続
された抵抗Ｒ．，Ｒ４の接続端子側）に発生する電圧で
あって、この端子−）と演算増幅回路６１の出力端子間
に紘インバータｆｉ１．抵抗Ｒ−が直列接続されている
．したがりてこの基準電圧Ｖ，は、演算増＠回路ｇｏｏ
出力端子から発生するノ臂ルス信号φに応じて、抵抗Ｒ
烏 。
Ｒ４，Ｒ，の分圧比が変化する分圧電圧である。
このような抵抗Ｒ１ ＃ Ｒ４ ｅ Ｒｉの接続回
路によって可変基準電圧発生回路が構成されている。
路によって可変基準電圧発生回路が構成されている。
さらに、この−母ルス信号φ拡、上記ＰチャネルＭＯ８
）ランジスタ勢からなる転送ｒ−）回路Ｔｒ ｐのｒ
−）に供給される．＆お、他の構成は、上記第２図に示
した発振回路と同様であるため、同一符号を付してａ明
は省略する。
）ランジスタ勢からなる転送ｒ−）回路Ｔｒ ｐのｒ
−）に供給される．＆お、他の構成は、上記第２図に示
した発振回路と同様であるため、同一符号を付してａ明
は省略する。
このような発振回路にお−で、いま仮に電圧ｖｉが減少
してはぼ「０」レベルとすると、演算増幅回路６１の出
力信号φは、第７図に示すよ増幅囲路６１の負（ｒ−Ｊ
）側の入力端子に供給される基準電圧Ｖ、は、第１図に
示すように高レベル−値電圧Ｖ□であり、 となる、ζＯ信号φ（「０」レベル）が転送ダート回路
テ、・（０４１’−）に供給され、とのＰ−）回路’ｒ
ｒ は導通状態となる。したがって電源ｖＤＢがＣｎ＠
路１１に供給され、トランジスタＴｒ、のオン抵抗とＣ
ｘＯ時定−に応じて電圧Ｖｓは上昇する。この電圧ｖｌ
がほぼ「１」レベル（Ｖ、ｌ）になると、演算増幅回路
６１の出力信号φは「１」レベルになり、イン／櫂−メ
６２の出力信号は「０」レベルとなる。このときの、基
準電圧Ｖ、は、低レベル閑値電圧ｖＩＬであり、４Ｂｉ ｖｂ””ＬＲ１Ｒ４＋Ｒ４ＲＢ＋Ｒ５Ｂ１°ｖＤＤ
＝ （２１）となる、仁の信号φ（ｒｌＩＪ−叫が転送
ｒ−）回路丁＜、ｔ）？’−）に供給され、このｒ−）
回路Ｔｒｐ ｄ非導通状態となＪ）、ＣＲ回路１１への
電１１ ｖＤＤ供給が停止される。したがって、Ｃ３Ｃ
，恩。
してはぼ「０」レベルとすると、演算増幅回路６１の出
力信号φは、第７図に示すよ増幅囲路６１の負（ｒ−Ｊ
）側の入力端子に供給される基準電圧Ｖ、は、第１図に
示すように高レベル−値電圧Ｖ□であり、 となる、ζＯ信号φ（「０」レベル）が転送ダート回路
テ、・（０４１’−）に供給され、とのＰ−）回路’ｒ
ｒ は導通状態となる。したがって電源ｖＤＢがＣｎ＠
路１１に供給され、トランジスタＴｒ、のオン抵抗とＣ
ｘＯ時定−に応じて電圧Ｖｓは上昇する。この電圧ｖｌ
がほぼ「１」レベル（Ｖ、ｌ）になると、演算増幅回路
６１の出力信号φは「１」レベルになり、イン／櫂−メ
６２の出力信号は「０」レベルとなる。このときの、基
準電圧Ｖ、は、低レベル閑値電圧ｖＩＬであり、４Ｂｉ ｖｂ””ＬＲ１Ｒ４＋Ｒ４ＲＢ＋Ｒ５Ｂ１°ｖＤＤ
＝ （２１）となる、仁の信号φ（ｒｌＩＪ−叫が転送
ｒ−）回路丁＜、ｔ）？’−）に供給され、このｒ−）
回路Ｔｒｐ ｄ非導通状態となＪ）、ＣＲ回路１１への
電１１ ｖＤＤ供給が停止される。したがって、Ｃ３Ｃ
，恩。
時定数に応じて電圧Ｖｔは減少する。このような動作が
繰り返されることによって、第７図に示すような／母ル
スＶ、、、が発振して出力段インバータ２４の出力端子
から発生する０表お、基準電圧Ｖ、の変化は、通常抵抗
８・〜Ｒ，の時定数が小さいため瞬時に行なわれる。と
ころで、このような発振回路の動作において発振される
ａ４ルスＶ、□の周期１１すなわち纂７ｍ！１に示す期
間Ｔ、ＩＴ、を求めてみる。まず、第８１に）に示すよ
うに電圧ｖｉが電圧ｖＩＬｔで減少して、信号φが「０
」レベルとなシ、この信号φが転送ダート回路Ｔｒ
（０５” ）に供給される場合、島８図０３）Ｋ示す
ような等価−路が成立する。すなわち、転送グー） Ｔ
ｒｐが導通状態となるため、電源ｖＤＤから電流夏（ｊ
Ｋ＋４ｍ）がオン状態のスイッチ８Ｗ、抵抗Ｒ参を介し
てＣＲ回路ＩＫのキャ／臂シタＣ！、抵抗Ｒ１へ供給さ
れる。このときの抵抗Ｒは、転送グー）回路テｒｐ ｆ
ある１４０８ ）ランジスタのオン抵抗である。この電
流Ｉは、キャパシタＣ！、抵抗Ｒｘのそれぞれに分流し
て電流４１ｅ（１がそれぞれに供給される。
繰り返されることによって、第７図に示すような／母ル
スＶ、、、が発振して出力段インバータ２４の出力端子
から発生する０表お、基準電圧Ｖ、の変化は、通常抵抗
８・〜Ｒ，の時定数が小さいため瞬時に行なわれる。と
ころで、このような発振回路の動作において発振される
ａ４ルスＶ、□の周期１１すなわち纂７ｍ！１に示す期
間Ｔ、ＩＴ、を求めてみる。まず、第８１に）に示すよ
うに電圧ｖｉが電圧ｖＩＬｔで減少して、信号φが「０
」レベルとなシ、この信号φが転送ダート回路Ｔｒ
（０５” ）に供給される場合、島８図０３）Ｋ示す
ような等価−路が成立する。すなわち、転送グー） Ｔ
ｒｐが導通状態となるため、電源ｖＤＤから電流夏（ｊ
Ｋ＋４ｍ）がオン状態のスイッチ８Ｗ、抵抗Ｒ参を介し
てＣＲ回路ＩＫのキャ／臂シタＣ！、抵抗Ｒ１へ供給さ
れる。このときの抵抗Ｒは、転送グー）回路テｒｐ ｆ
ある１４０８ ）ランジスタのオン抵抗である。この電
流Ｉは、キャパシタＣ！、抵抗Ｒｘのそれぞれに分流し
て電流４１ｅ（１がそれぞれに供給される。
したがうて電源電圧ｖＤＤは下記の如く嵌現される。す
なわち、 →、（ｔ）ｅ−＜２（ｔ））・ｕ、十ａ！−４２（ｔ）
・・・（２２）である、このとき、初期
値は、 となる・したがって、上記式（２＠ 、 （２３） 、
（２◇よりイ２（ｔ）は１ となシ、ここで である、さらに、電圧ｖＩＩＩは ｖ＊ Ｉ ＝Ｒｘ ” ＄ ２ （Ｔ 、）
・−（２７）であるから、上記式（２Ｂ）
、 （２６’） よシ期間Ｔ。
なわち、 →、（ｔ）ｅ−＜２（ｔ））・ｕ、十ａ！−４２（ｔ）
・・・（２２）である、このとき、初期
値は、 となる・したがって、上記式（２＠ 、 （２３） 、
（２◇よりイ２（ｔ）は１ となシ、ここで である、さらに、電圧ｖＩＩＩは ｖ＊ Ｉ ＝Ｒｘ ” ＄ ２ （Ｔ 、）
・−（２７）であるから、上記式（２Ｂ）
、 （２６’） よシ期間Ｔ。
は
となる０次に第９図に）に示すように電圧Ｖ、が期間Ｔ
１後電圧ｖ１１ ｔで上昇して、信号φが「１」レベル
とな９、この信号φが転送ダート回路’ｒ、ｐｏｒ−）
に供給される場合、第９図俤）に示すような等価回路−
が成立する。すなわち、転送ｒ−）回路Ｔｒ、が非導通
状態となるため、ＣＲ回路ＩＩへの電源ｖＤＤ供給は停
止され、キャＩ譬シタＣ８は放電状態となりそのときの
電流（Ｓが抵抗Ｂ１Ｌへ流れる・したがりて、下記のよ
うな関係式が表現される。すなわち、 である、このとき、初期値は、 となる、したがって、上記式（２９） 、 （３０）よ
り１３（１）は、 となシ、ここで τ３−Ｃｘ−Ｒ１・・・（３２） である、さらに、電圧ｖＩＬは ＶＩＬｅＲｌ−４，（Ｔ 、 ）
・” （３３）であるから、上記式（３２） 、 （３
３）よシ期間Ｔ、はとなる。ここで、上記式（２０）
、 （２１） 、 （２８） 、 （３４）より期間Ｔ
１．Ｔ−それぞれは、 ＝に、・τ、 ・・
・（３５）とな９、ここで Ｒ，： Ｒ，Ｒ４＋ Ｒ２Ｈ，＋ Ｒ，Ｒ。
１後電圧ｖ１１ ｔで上昇して、信号φが「１」レベル
とな９、この信号φが転送ダート回路’ｒ、ｐｏｒ−）
に供給される場合、第９図俤）に示すような等価回路−
が成立する。すなわち、転送ｒ−）回路Ｔｒ、が非導通
状態となるため、ＣＲ回路ＩＩへの電源ｖＤＤ供給は停
止され、キャＩ譬シタＣ８は放電状態となりそのときの
電流（Ｓが抵抗Ｂ１Ｌへ流れる・したがりて、下記のよ
うな関係式が表現される。すなわち、 である、このとき、初期値は、 となる、したがって、上記式（２９） 、 （３０）よ
り１３（１）は、 となシ、ここで τ３−Ｃｘ−Ｒ１・・・（３２） である、さらに、電圧ｖＩＬは ＶＩＬｅＲｌ−４，（Ｔ 、 ）
・” （３３）であるから、上記式（３２） 、 （３
３）よシ期間Ｔ、はとなる。ここで、上記式（２０）
、 （２１） 、 （２８） 、 （３４）より期間Ｔ
１．Ｔ−それぞれは、 ＝に、・τ、 ・・
・（３５）とな９、ここで Ｒ，： Ｒ，Ｒ４＋ Ｒ２Ｈ，＋ Ｒ，Ｒ。
Ｋ、に２：定数
である、したがって、／やルスＶ。ｕｔのｊＵＩＴａＴ
＝Ｔ ＋Ｔ ・・・（３
７）２ であゐから、パルスＶ。ｕｔの周波数ｆはこのように発
振回路から発生する／々ルスｖ０□の周波数ｆは、電源
電圧■。に依存しない定数である。すなわち、上記式（
２０） 、 （２１）よル明らかなように、電圧ｖ、ｖ
Ｆｉ電源電圧ＩＨＩＬ ｖＤＤに対して比例関係にあ石、また演算増幅回路の正
（ｒ＋Ｊ）ｌｉｔの入力インビーダンスは、大きい値を
と９、電源電圧ｖＤＤの変化に対して安定であるため、
電源電圧ｖＤＤの変化に対して安定な周波数特性を有す
るパルスｖ、ｕｔを発振できる。
＝Ｔ ＋Ｔ ・・・（３
７）２ であゐから、パルスＶ。ｕｔの周波数ｆはこのように発
振回路から発生する／々ルスｖ０□の周波数ｆは、電源
電圧■。に依存しない定数である。すなわち、上記式（
２０） 、 （２１）よル明らかなように、電圧ｖ、ｖ
Ｆｉ電源電圧ＩＨＩＬ ｖＤＤに対して比例関係にあ石、また演算増幅回路の正
（ｒ＋Ｊ）ｌｉｔの入力インビーダンスは、大きい値を
と９、電源電圧ｖＤＤの変化に対して安定であるため、
電源電圧ｖＤＤの変化に対して安定な周波数特性を有す
るパルスｖ、ｕｔを発振できる。
第１θ図轄、上記第６図に示した発振回路のＰチャネル
ＭＯ８）ランジスタからカる転送ダート回路Ｔｒｐの代
ＤＫＮ？ヤネルＭＯ８）ランジスタからなる転送ダート
回路ＴｒＮが設けられ、さらに演算増幅回路６１の負（
ｒ−Ｊ）側の入力端子に電圧Ｖ、が供給され、その正（
ｒ＋Ｊ）側の入力端子に電圧Ｖ、が供給される。ｔたこ
の電圧Ｖ、を発生する抵抗Ｒ１ｓＲ４１１Ｌｉからなる
可変基準電圧発生回路において、抵抗Ｒ，の一方の端子
は演算増幅回路６１の出力端子と直接に接続される。す
なわち、この発振回路は、上記第６図に示した正相動作
の発振回路に対して逆相動作の回路であり、電圧Ｖｔの
変化に対して発生する演算増幅回路６１の出力信号７お
よびインバータ２４の出力信号■。ｕｔは、信号φ”ｏ
ｕｔの反転信号である。なお、他の構成、動作、および
効果は第６図に示した発振回路と同様であるため、同一
符号を付して説明は省略する。
ＭＯ８）ランジスタからカる転送ダート回路Ｔｒｐの代
ＤＫＮ？ヤネルＭＯ８）ランジスタからなる転送ダート
回路ＴｒＮが設けられ、さらに演算増幅回路６１の負（
ｒ−Ｊ）側の入力端子に電圧Ｖ、が供給され、その正（
ｒ＋Ｊ）側の入力端子に電圧Ｖ、が供給される。ｔたこ
の電圧Ｖ、を発生する抵抗Ｒ１ｓＲ４１１Ｌｉからなる
可変基準電圧発生回路において、抵抗Ｒ，の一方の端子
は演算増幅回路６１の出力端子と直接に接続される。す
なわち、この発振回路は、上記第６図に示した正相動作
の発振回路に対して逆相動作の回路であり、電圧Ｖｔの
変化に対して発生する演算増幅回路６１の出力信号７お
よびインバータ２４の出力信号■。ｕｔは、信号φ”ｏ
ｕｔの反転信号である。なお、他の構成、動作、および
効果は第６図に示した発振回路と同様であるため、同一
符号を付して説明は省略する。
第１・１図は、上記第６図に示した発振回路に発振停止
機能を付加し九発振回路の構成を示すもので、演算増幅
回路６Ｘの負（ｒ−Ｊ）ＩＩ入力端子に供給される基準
電圧Ｖ、を発生する可変基準電圧発生回路において、電
源間（ｖＤＤ −Ｖ、、）に抵抗Ｒｓ ＋ Ｒ４と直
列接続し九ＮチャネルＭＯ８）ランジスタからなる転送
ｆ−）回路Ｔｒ。
機能を付加し九発振回路の構成を示すもので、演算増幅
回路６Ｘの負（ｒ−Ｊ）ＩＩ入力端子に供給される基準
電圧Ｖ、を発生する可変基準電圧発生回路において、電
源間（ｖＤＤ −Ｖ、、）に抵抗Ｒｓ ＋ Ｒ４と直
列接続し九ＮチャネルＭＯ８）ランジスタからなる転送
ｆ−）回路Ｔｒ。
’７’ｌ設けられる。この転汐ゲート回路ＴｒＮｏｒ−
トには、発振停止信号Ｓがインバータ１１を介して供給
される。またこの信号Ｓは、ノアダート回路１１の一方
の入力端子に供給され、その他方の入力端子には演算増
幅回路６１の出力信号φが供給される。そしてこのノア
ｆ−）回路１２の出力信号がインバータｒ３を介してＣ
Ｒ回路１１への電源ｖＤＤ供給を制御する転送ｙ −ト
回路Ｔｒ のｒ−）に供給される。なお、他の構成は
、上記ｗＪ６図の発振回路と同様であるため同一符号を
付して説明は省略する。
トには、発振停止信号Ｓがインバータ１１を介して供給
される。またこの信号Ｓは、ノアダート回路１１の一方
の入力端子に供給され、その他方の入力端子には演算増
幅回路６１の出力信号φが供給される。そしてこのノア
ｆ−）回路１２の出力信号がインバータｒ３を介してＣ
Ｒ回路１１への電源ｖＤＤ供給を制御する転送ｙ −ト
回路Ｔｒ のｒ−）に供給される。なお、他の構成は
、上記ｗＪ６図の発振回路と同様であるため同一符号を
付して説明は省略する。
このような発振回路において、いま電圧Ｖ、が「０」レ
ベルであると、上記と同様に演算増幅回路６１の出力信
号φＦｉｒＯＪレベルとなシ、この信号φ（ｒＯＪレベ
ル）がノアゲート回路１２、インバータ１１を介して転
送？”＋ ）回路Ｔ、ｐ＋７）ｒ−トに供給される。
ベルであると、上記と同様に演算増幅回路６１の出力信
号φＦｉｒＯＪレベルとなシ、この信号φ（ｒＯＪレベ
ル）がノアゲート回路１２、インバータ１１を介して転
送？”＋ ）回路Ｔ、ｐ＋７）ｒ−トに供給される。
このとき、インバータ６１の出力信号は「１」レベルと
なり、基準電圧ｖ、Ｆｉ上記弐１０に示す如く高レベル
閾値電圧ｖ、Ｈである。したがって、転送ｒ−）回路Ｔ
ｒｐ Ｆｉ導通状態となｊ）、ＣＲ回路１１に電源ｖＤ
Ｄが供給され、電圧ｖｔは上昇し始める。この電圧Ｖ、
が「１」レベルまで上がると、演算増幅回路６１の出力
信号φは「０」レベルから「１」しづルへ変化し、こＯ
＠号φ（「１」レベル）がノアゲート回路１ｊ、インバ
ータ１３を介して転送ダート回路Ｔｒｐ ＯＰ−トに供
給される。このとき、インバータ６２の出力信号は「０
」レベルとなり、基準電圧Ｖ、は上記式（２１）に示す
如く低レベル閾値電圧ｖＩＬである。したがって、転送
ｒ−）回路Ｔｒ、は、非導通状態とな９、ＣＲ回路１１
への電源ｖＤＤ供給は停止され、電圧Ｖ、は減少する。
なり、基準電圧ｖ、Ｆｉ上記弐１０に示す如く高レベル
閾値電圧ｖ、Ｈである。したがって、転送ｒ−）回路Ｔ
ｒｐ Ｆｉ導通状態となｊ）、ＣＲ回路１１に電源ｖＤ
Ｄが供給され、電圧ｖｔは上昇し始める。この電圧Ｖ、
が「１」レベルまで上がると、演算増幅回路６１の出力
信号φは「０」レベルから「１」しづルへ変化し、こＯ
＠号φ（「１」レベル）がノアゲート回路１ｊ、インバ
ータ１３を介して転送ダート回路Ｔｒｐ ＯＰ−トに供
給される。このとき、インバータ６２の出力信号は「０
」レベルとなり、基準電圧Ｖ、は上記式（２１）に示す
如く低レベル閾値電圧ｖＩＬである。したがって、転送
ｒ−）回路Ｔｒ、は、非導通状態とな９、ＣＲ回路１１
への電源ｖＤＤ供給は停止され、電圧Ｖ、は減少する。
このような動作が繰〕返されることによって、出力段の
インバータ２４がらパルスｖ、ｕｔが発生する・ところ
で、このように発振動作を行う発振回路に発振停止信号
ｓ（［１，ルベル）がノアゲート回路１ｚ１インバータ
ー３を介して転送ダート回路Ｔりのｒ−）に供給され、
このダート回路Ｔｒ Ｂ非導通状態となる。したがって
、演算増幅回路６１の出力信号φとは無関係に、ＣＲ回
−１１への電源ｖＩ）Ｄ供給は停止され、キーｒパシタ
Ｃｘの充放電がなくなシ、発振は゛停止する。このとき
、同時に発振停止信号ｓＦｉインバーター１の入力端子
に供給され、このインバーターｌの出力信号（「０」レ
ベル）が転送ゲート回路ｔｒＮｏｒ−）に供給され、こ
のｆｆ−）回路ＴｒＮは非導通状態となる。したがって
、基準電圧Ｖ、の発生が停止され、不必要な電源消費を
防止できる。なお、発振回路が正常動作、すなわち発振
動作中の発振停止信号Ｓは「０」レベルである。
インバータ２４がらパルスｖ、ｕｔが発生する・ところ
で、このように発振動作を行う発振回路に発振停止信号
ｓ（［１，ルベル）がノアゲート回路１ｚ１インバータ
ー３を介して転送ダート回路Ｔりのｒ−）に供給され、
このダート回路Ｔｒ Ｂ非導通状態となる。したがって
、演算増幅回路６１の出力信号φとは無関係に、ＣＲ回
−１１への電源ｖＩ）Ｄ供給は停止され、キーｒパシタ
Ｃｘの充放電がなくなシ、発振は゛停止する。このとき
、同時に発振停止信号ｓＦｉインバーター１の入力端子
に供給され、このインバーターｌの出力信号（「０」レ
ベル）が転送ゲート回路ｔｒＮｏｒ−）に供給され、こ
のｆｆ−）回路ＴｒＮは非導通状態となる。したがって
、基準電圧Ｖ、の発生が停止され、不必要な電源消費を
防止できる。なお、発振回路が正常動作、すなわち発振
動作中の発振停止信号Ｓは「０」レベルである。
なお、上記比較回路は演算増幅回路に限らず、例えば差
動増幅回路など比較機能を有する回路であればよい。
動増幅回路など比較機能を有する回路であればよい。
以上詳述したように、この発明によれば、０１回路の時
定数に応じて発生する電圧の変化を制御し、この変化す
る電圧と基準°電圧の比較結果に応じてパルス信号を発
生１する高入力インピーダンスの比較回路を設け、この
基準電圧が電源電圧と比例関係を有することによって、
電源電圧の変動に対して安定な周波数を有するパルス信
号を発生することができる。さらに発振停止時に上記基
準電圧の発生を停止する手段を設けることによって、不
必要な電源消費を防止できる発振回路を提供することが
できる。
定数に応じて発生する電圧の変化を制御し、この変化す
る電圧と基準°電圧の比較結果に応じてパルス信号を発
生１する高入力インピーダンスの比較回路を設け、この
基準電圧が電源電圧と比例関係を有することによって、
電源電圧の変動に対して安定な周波数を有するパルス信
号を発生することができる。さらに発振停止時に上記基
準電圧の発生を停止する手段を設けることによって、不
必要な電源消費を防止できる発振回路を提供することが
できる。
厘１図（Ａ） 、 俤）は従来の発振回路の概略的構成
図、第２図は従来の発振回路の具体的構成図、第３図は
そのタイミングチャートを示す醜、第４図に）、（ｅ）
および第５図に）、＜Ｂ）は従来の発振回路の動作を説
明する図、Ｉ！６図はとの発明の一実施例に係る発振回
路の構成図、第７図はそのタイ者ングチｖ）を示す図、
第８図に）、０３）および第９図（Ａ） 、 ０３）は
その動作を説明する図、第１０図はこの発明の他の実施
例に係る発振回路の構成図、第１１図はこの発明のさら
に他の実施例に係る発振回路の構成図である。 １１＊１４・・・シエミットｒ−ト回路、２１〜２４．
６２，１１．１３・・・インバータ、６１・・・比較回
路、１２・・・ノアゲート回路、Ｔす＊ ＴｇＨ・・・
転送ｒ−）回路、Ｃｘ−・・′キャノ母シタ、Ｒｘ。 Ｒ１−Ｒｍ ＊ Ｒｅ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第４図 （Ａ） 第５図 （Ａ） （Ｂ） ＣＢ） 第６図 第７図 第８図 （Ａ） （Ｂ ） 第９ｒＩ！Ｊ （Ａ） （Ｂ）
図、第２図は従来の発振回路の具体的構成図、第３図は
そのタイミングチャートを示す醜、第４図に）、（ｅ）
および第５図に）、＜Ｂ）は従来の発振回路の動作を説
明する図、Ｉ！６図はとの発明の一実施例に係る発振回
路の構成図、第７図はそのタイ者ングチｖ）を示す図、
第８図に）、０３）および第９図（Ａ） 、 ０３）は
その動作を説明する図、第１０図はこの発明の他の実施
例に係る発振回路の構成図、第１１図はこの発明のさら
に他の実施例に係る発振回路の構成図である。 １１＊１４・・・シエミットｒ−ト回路、２１〜２４．
６２，１１．１３・・・インバータ、６１・・・比較回
路、１２・・・ノアゲート回路、Ｔす＊ ＴｇＨ・・・
転送ｒ−）回路、Ｃｘ−・・′キャノ母シタ、Ｒｘ。 Ｒ１−Ｒｍ ＊ Ｒｅ・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第４図 （Ａ） 第５図 （Ａ） （Ｂ） ＣＢ） 第６図 第７図 第８図 （Ａ） （Ｂ ） 第９ｒＩ！Ｊ （Ａ） （Ｂ）
Claims (2)
- （１） キャパシタと抵抗を並列接続して表る０１回
路と□、電源間に上記０１回路と直列接続された電源転
送ｒ−ト回路と、この？−）回路と０１１回路の接続点
に接続された第１の入力端子を有しかつ第２０入力端子
および出力端子を有する比ＩＩ！回路と、上記電源間Ｋ
ｉｌ続された１変基準電圧発生回路と、この基準電圧発
生回路からの基準電圧を上記第２の入力端子に供給す石
手段と、上記比較回路の出力端子に発生する信号に応じ
て上記基準電圧発生回路からの基準電圧を変化させる手
段と、上記比較回路の出力端子からの出力信４によりて
上記転送ｒ−）回路のダートを制御する手段とを具備し
九ことを特徴とする発振回路。 - （２） キｆΔシＩと抵抗を並列接続してなる０１回
路と、電源間に上記０１回路と直列接続され良第１０電
源転送ｒ−）回路と、ζＯｒ−ト回路とＣＲ１１ｌ路の
接続点に接続された第１の入力端子を有しかつ第２の入
力端子および出力端子を有する比較回路と、上記電源間
に直列に接続された抵抗分圧器および＃１２の電源転送
ダート回路を有する可変基準電圧発生回路と、上記抵抗
分圧器の所定の抵抗分圧岐点と上記比較回路の出力端子
の間に接続された付加抵抗を有し上記比較回路の出力端
子に発生する。信号に応じて上記基準電圧発生回路から
の基準電圧を変化させる手段と、上記＄２の電源転送ｒ
−）１１路のｆ−）制御を行なう発振停止信号を転送す
る第１の転送手段と、この発振停止信号および上記比較
回路の出力信号の少なくとも一方を上記第１の電源転送
ｒ−）回路のゲートに転送する纂２０転送手段とを具備
したことを４１黴とする発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119766A JPS5820025A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
| US06/402,223 US4535305A (en) | 1981-07-30 | 1982-07-27 | Transmission gate relaxation oscillator having comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119766A JPS5820025A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5820025A true JPS5820025A (ja) | 1983-02-05 |
Family
ID=14769652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56119766A Pending JPS5820025A (ja) | 1981-07-30 | 1981-07-30 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108390665A (zh) * | 2018-03-23 | 2018-08-10 | 中国人民解放军国防科技大学 | 一种全固态方波脉冲发生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102960A (ja) * | 1972-04-06 | 1973-12-24 |
-
1981
- 1981-07-30 JP JP56119766A patent/JPS5820025A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102960A (ja) * | 1972-04-06 | 1973-12-24 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108390665A (zh) * | 2018-03-23 | 2018-08-10 | 中国人民解放军国防科技大学 | 一种全固态方波脉冲发生器 |
| CN108390665B (zh) * | 2018-03-23 | 2021-05-25 | 中国人民解放军国防科技大学 | 一种全固态方波脉冲发生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990753A (en) | Precision oscillator circuit having a controllable duty cycle and related methods | |
| US7733191B2 (en) | Oscillator devices and methods thereof | |
| CN107681994B (zh) | 一种振荡器电路 | |
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| US5912593A (en) | IC (current-capacitor) precision oscillator having frequency and duty cycle controls | |
| JPH10502515A (ja) | 高精度ｒｃ発振器 | |
| CN109060162A (zh) | 温度传感器 | |
| EP2696500B1 (en) | Oscillator circuit and method for generating an oscillator signal | |
| JPS62149215A (ja) | 時定数回路 | |
| US6917249B1 (en) | RC oscillator | |
| US7889018B2 (en) | Low VT dependency RC oscillator | |
| JP7234656B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
| US20100231312A1 (en) | Oscillator Arrangement and Method for Generating a Periodic Signal | |
| CN104079287A (zh) | 输出电路、集成电路、振动器件、电子设备、移动体 | |
| US4513258A (en) | Single input oscillator circuit | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US7786707B2 (en) | Oscillator circuit | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| CN111490734B (zh) | 振荡器、电子设备以及移动体 | |
| JP2001102866A (ja) | Ｃｒ発振回路 | |
| US20030184395A1 (en) | CR oscillation circuit | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 | |
| JP2000091890A (ja) | 発振回路 | |
| JPH0356015B2 (ja) | ||
| JP6540942B2 (ja) | 発振回路、発振器、電子機器及び移動体 |