【発明の詳細な説明】[Detailed description of the invention]
不発明は半導体装置の製造方法に係り、詳しくは半導体
装置に於けるフィールド酸化膜の形成方法に関する６、
ＭＯ８型半導体装訟等の失造工程に於て、−選択熱酸化
（ＬＯＣＯ８）法を用いてフィールド酸化膜を形成する
際に従来行われていた方法は次の通りであり九。
即ち第１図（ａ）に示すように、先ず初期酸イヒｉ程に
より半導体基板例えばシリコン（８ｉ）基板１面に窒化
シリコン（ｓｔｓＮａ）膜固持用の薄い二酸化シリコン
（８ｉ０−１１２を形成し、次いで該Ｓｉ基と１
板１を背面でうし重ね合わせて立て並べ、化学気相成長
（ＣＶＤ）により、第１図（ｂ）に示すように該８ｉ基
板１の主面上に窒化シリコン（８ｉ、Ｎ、）膜３を堆積
形成する。なお図示しないが仁の際８ｉ基基板ｌ面にも
Ｓ ｉ 、Ｎ、 Ｉｌ！”３の多少のＭＡｈ込みがある
。次いで第１図（ｃ） Ｋ示すように８ｉ基基板ｌ面の
８ｉ、Ｎ、膜３上Ｋｆｉ８五基板１に形成しようとする
活性領域４＆ｌＩ’６するフォト・レジスト・パターン
５をフォト−プロセスを用いて形成し、次いで該フォト
・レジスト・パターン５をマスクとして８１．Ｎ、！ｌ
！３の選択エツチングを行って、第１図（ｄ）に示すよ
うに８１ｍ板１主面の薄い８１０．ｌＩ！２上に８１基
板１の活性領域を覆う８ｉ、Ｎ、パターン３′を形成す
る。なおこの際前記８１基板ｌ背面にｗＡ勤込んだ８Ｉ
、Ｎ４膜も除去される。セして次に該８１基板１を加湿
酸素（０，）中で高温に加熱し、ｊ１１１図（−に示す
−ように耐酸化性を有する８ １ 、 Ｎ、 パターン
３′に覆われていない８１基板ｌＱ主面に７イールド酸
化膜６を形成する方法であった。
従って鍍従来方法に於ては、上記選択熱酸化に際して表
面に薄いＳｉｎ、膜しか介在しない８１基板１の背面に
も、第１図（ｄ）に示すように厚い８１０．’膜６′が
形成される。その丸め従来の方法でフィールド酸化１１
！６を形成し九ｓＭ基板ＩＫは、その主面の８４．Ｎ４
パターン３′を桓み込んだフィールド酸化膜５と背面全
体に形成された厚い８１ｏ、膜６Ｉから与えられる応力
の違いＫよりそ〕が生ずる。
そしてこのそシの量は８１基板の大径化に伴い拡大し、
現在多く用いられている９ ０ （ｍｍ−〕＠度Ｏ８ｉ
基板に於テ、５ｐｏｏＣＸ＋ｍ５ｉｏ厚さのフィ、−
ルド酸化展を形成し九−にはそりの量が２０（μｍ〕程
ＷＬＫも達するために１該８１基板上に半導体集積回路
（ＩＣ）素子等を形成する際にパターンの重ね合わせ精
度が低下し、素子の微細化が妨けられると同時に灸造歩
留まシも低下するという問題があっ九。
本発明は上記問題点を除去する目的で、選択熱酸化法を
用いてフィールド酸化膜を形成する１ｍ！に、半導体基
板に生じるそ、りの菫を減少せしめる方法を提供する、
即ち本発明は半導体装置の製造方法に於て、半一体基板
の主面上に窒化シリコンからなる耐酸化マスク・パター
ンを形成し、該半導体基板の背向を窒化シリコン膜で覆
って選択熱酸化を行い、該半導体基板の主面にフづ−ル
ド酸イピ膜を形成する工程を有することを％徴とする。
以下本発明を一実施例について、第２図（ａ）乃至（ｈ
＞に示す工程断面図を用いて詳細に説明する。
本発明の方法を用いて、例えばＮチャネルＭＯ８半導体
装置を形成するに際しては、先ず第２図（ａ）に示すよ
うに通常の熱酸化法を用いて、Ｐ−型シリコン（Ｓｉ）
基板１１の両面に厚さ５００［Ａ：］程度の薄い二酸化
シリコン（Ｓ ｒ Ｏｘ ） 膜１２を形成する。
なお該８ｉ０．膜１２ｉｔ窒化シリコン（ＳｉｌＮ４）
膜とＳ１層との密着性を向上するため、及び８ｉ、Ｎ。
膜を選択エツチングする際のエツチング・ストッパのた
めの介在膜である。次いでモノシラン（Ｓｉ）（４）成
るいは四塩化珪素（ＳｉＣＩ、）とアンモニア（ＮＨ，
）。
ヒドラジン（Ｎ、■（４） 、窒素（邑）等とのル、乙
によってなされる通常の８１．Ｎ、膜の化学気相成長（
ＣＶ Ｄ Ｊ法により、第２図（ｂ）に示すように前記
Ｓｉ基板１１ 両１１７） Ｓ ｉ Ｏ，ｍ １２ 上
Ｋｎす１０００（Ａ：１程度のＳｔ、Ｎ、膜１３を堆積
形成する。次いで第２図（ｃ）に示すように該８１基板
１１主面の８１．Ｎ、膜１３上に、通常の７オトープロ
セスを用いて、該Ｓｉ基板１１に形成しようとする活性
領域１４にをエツチング・ガスとして用いるリアクティ
ブ・イオンエツチング等の平行平板型のドライ・エツチ
ング法政るいは背面をレジスト膜で榎って行う逸誉のエ
ツチング方法により、前記フォト・レジスト・パターン
ト５をマ・スフとし、８１基板１１主面上のＳｉ、Ｎ４
膜１４のみを選択・・エツチングし１、次いで前記フォ
ト・レジスト・パターン１５ｔｆｆスクとThe invention relates to a method for manufacturing a semiconductor device, and more specifically to a method for forming a field oxide film in a semiconductor device. The conventional method used to form a field oxide film is as follows.9. That is, as shown in FIG. 1(a), first, a thin silicon dioxide (8i0-112) for holding a silicon nitride (stsNa) film is formed on one surface of a semiconductor substrate, for example, a silicon (8i) substrate, by an initial acid immersion process. Next, the Si substrate 1 and the 8i substrate 1 are stacked vertically on the back side, and silicon nitride (8i , N, ) film 3 is deposited.Although not shown, there is also some MAh inclusion of Si, N, Il!"3 on the l side of the 8i substrate during the process. Next, as shown in FIG. 1(c), K As shown, a photoresist pattern 5 is formed on the 8i, N, film 3 on the 8i substrate 1 side using a photo-process to cover the active region 4&lI'6 to be formed on the Kfi 85 substrate 1, and then the photoresist pattern 5 is formed using a photo-process.・81.N,!l using resist pattern 5 as a mask
! As shown in FIG. 1(d), the main surface of the 81m plate 1 is etched with a thin layer of 810. lI! 2, a pattern 8i, N, and pattern 3' covering the active region of the 81 substrate 1 is formed. At this time, the 8I with wA inserted on the back of the 81 board l.
, the N4 film is also removed. Then, the 81 substrate 1 is heated to a high temperature in humidified oxygen (0,), and as shown in Fig. This was a method of forming a 7-yield oxide film 6 on the main surface of the 81 substrate lQ.Therefore, in the conventional method, during the selective thermal oxidation described above, even on the back surface of the 81 substrate 1, where only a thin Sin film was interposed on the surface, A thick 810.' film 6' is formed as shown in FIG.
! 6 and 9sM substrate IK has 84. N4
This is caused by the difference K in the stress applied from the field oxide film 5 that engulfs the pattern 3' and the thick film 81o and film 6I formed over the entire back surface. The amount of this material increases as the diameter of the 81 board increases,
Currently widely used 90 (mm-) @ degree O8i
On the board, 5pooCX + m5io thickness, -
The overlay accuracy of patterns decreases when forming semiconductor integrated circuit (IC) elements, etc. on a 1.81 substrate because the amount of warpage reaches WLK of about 20 (μm) due to the formation of oxidation. However, there is a problem that miniaturization of elements is hindered and the moxibustion yield is also reduced.The present invention aims to eliminate the above-mentioned problems by forming a field oxide film using a selective thermal oxidation method. The present invention provides a method for reducing warp violets that occur on a semiconductor substrate over a length of 1 m!, namely, in a method for manufacturing a semiconductor device, an oxidation-resistant layer made of silicon nitride is provided on the main surface of a semi-integral substrate. The method includes a step of forming a mask pattern, covering the back side of the semiconductor substrate with a silicon nitride film, performing selective thermal oxidation, and forming a formed acid ion film on the main surface of the semiconductor substrate. Hereinafter, one embodiment of the present invention will be described with reference to FIGS. 2(a) to (h).
This will be explained in detail using the process cross-sectional diagrams shown in ＞. When forming, for example, an N-channel MO8 semiconductor device using the method of the present invention, first, as shown in FIG. 2(a), P-type silicon (Si) is
A thin silicon dioxide (S r Ox ) film 12 having a thickness of about 500 [A:] is formed on both sides of the substrate 11 . Note that the 8i0. Film 12it silicon nitride (SilN4)
In order to improve the adhesion between the film and the S1 layer, and 8i, N. This is an intervening film used as an etching stopper when selectively etching a film. Next, monosilane (Si) (4) or silicon tetrachloride (SiCI) and ammonia (NH,
). Hydrazine (N, ■(4), Nitrogen, etc., is usually made by 81.N, chemical vapor phase growth of film (
As shown in FIG. 2(b), a CVD J method is used to deposit St, N, and a film 13 of about 1000 nm (A:1) on the Si substrate 11 (both 117) and S i O,m 12 . Next, as shown in FIG. 2(c), an active region 14 to be formed on the Si substrate 11 is formed on the film 13 at 81.N on the main surface of the Si substrate 11 using a normal 7-hole process. The photoresist pattern 5 is printed on a matrix using a parallel plate type dry etching method such as reactive ion etching used as an etching gas, or by a special etching method in which the back surface is covered with a resist film. Si, N4 on the main surface of the 81 substrate 11
Only the film 14 is selected...etched 1, and then the photoresist pattern 15tff mask is etched.
【７てＰ−型
８１基板１１主面に８ｉ０．膜１２を通してＰ型不純物
イ′オン例えは＃１う素イオン（Ｂ＋）を高濃［ｆｆｅ
Ｑ＜注入し、次いでプラズマ・アンシング等の方法によ
りフォト−レジスト・パターン１５を除去し７て、第２
図（ｄ）に示すように８３基板】１主面の８ｉｏ、膜１
２上に、該基板１１の活性ｓ膜１４上を覆う８ｉ、Ｎ、
パターン１３′を形成する。
なおこの際Ｓｔ基板１１背面上のＳｉ、Ｎ４賑１３はそ
のまま残留する。又図に於て１６はほう素イオン（Ｂ＋
）注入領域を示す。次いで該８１基板１１を通常行われ
るように、加湿したＯ１中に於て例えＶｆ：、９００〜
９５０〔℃〕程芝の温度で所望の時間加熱し、該８ｉ基
板ｌｌ主面のｓｉ、Ｎ、パターン１３′に徨われていな
い領域を選択的に熱酸化し、婬２図（ｅ）に示すように
該領域に例えば８０００（Ｘ：ｌ程度の厚さのフィール
ド酸化膜］７を形成する０々おこの際フィールド酸化膜
】７の下部には、前記Ｂ＋注入領域が活性化されてＰ＋
型チャネル・カット領域１８が形成される。又本発明の
方法に於ては上記熱酸化に際し、て図に示すようにＳｉ
基板１１の背面は 、８ＬＮｎｌｌ！１３で覆われて
いるので、基板１１背面は酸化されることがない。従っ
て該８ｉ基板１１の背面から該８ｉ基板１１に与えられ
る応力は減少し、主面から加わる応力に近づくので該８
ｉ基板１１のそりは減少し、例えば９０ （ｍｍφ〕の
８４基板に於て、そり菫は７〔＃ｍ〕以下となる。次い
でシん酸（Ｈ，ＰＯ４）ボイル等により前記基板ｌｌ主
向上のＳｉ、Ｎ、パターン１３’及び基板１１１ｒ面上
のＳｉ、Ｎ、膜１３を除去し、次いでふっ酸（ＨＦ）等
により上記８ｉ、Ｎ、パターン１３’及び８１．Ｎ４換
１３下部の薄いＳｉｎ、換１２を除去し、第２図（０に
示すように、主面に活性領域１４図を表出する窓を持っ
たフィールド酸化ｌ１１７を有し、背面が直かに表出し
ｆｃＰ’″型８１基板１１′を形成する。以下通常のＭ
Ｏ８型半導体装置の製造工種に従って、先ずゲート酸化
膜の形成、多結晶Ｓｉ層の形成。
多結晶８ｉ層及びゲート酸化膜のパターンニング等を行
って、第２図＠に示すように活性領域１４上に、ゲート
酸化膜１９を下部に有する門結晶別ゲート電極２０を形
成し、次いで多結晶８１ゲート電極２０及びフィールド
酸化膜１７をマスクとして活性領域１４にＮ１Ｊ１不純
物をイオン注入し、該Ｎ型イオン注入領域の活性化、該
主面上への絶。
縁膜の形成、該絶縁膜へのコンタクト窓明け、アルミニ
ウム配線゛の形成等を行って、例えば＠２図（ｈ）Ｋ示
すようＫＰ−型Ｓｔ基板１１に於ける下部にＰ＋製チャ
ネル・カット領域１８を有するフィールド酸化ＩＩ！１
７で分離された活性領域１４に、Ｎ＋型ソース・ドレイ
ン領域２１．ゲート酸化膜１９及撫う絶縁膜２２上に１
そのコンタクト窓部に於てンース・ドレイン領域２１等
に接続するアルミニウム配線２３讐有するＮチャネルＭ
Ｏ８ｆｉ半導体装置を形成する。
以上説明したように本発明の方法に於ては、選択熱酸化
法により半導体基板の主面上にフィールド酸化族を形成
す水際に生ずる半導体基板のそりは、従来方法に比べて
極めて少ないので、フィールド酸化膜の形成が終った後
、上記実施例に示したような工程を経てＭＯ８型半導体
装置を形成す為−に、各工稲で行われるフォト・マスク
工程に於けるパターンの重ね合わせ精度が著しく向キす
る、従って本発明によればＭＯａ型半導体装置のより微
細化が図れると同時に、製造歩留まりが向上する。なお
本発明の方法ｈＭｏｓｒｍ以外の半導体装置のフィール
ド酸化族を選択熱酸化により形成する際にも適用できる
〇
一ルド酸化膜形成方法の工程断面図で、第２図（ａ）乃
至（ｈ）は本発明の方法に於ける一実施例の工程断面図
である。
図に於て、１１はＰ″′盤シリコン基板、１２は薄い二
酸化シリコン膜、１３は窒化シリコン族、１３′は窒化
シリコン・パターン、１４は活性領域、１５はフォト・
レジスト・パターン、１６はほう素イオン注入領域、１
７Ｆｉフ１−ルド酸化膜、１８はＰ＋型チャネル・カッ
ト領域、１９はゲート酸化膜、２０は多結晶シリコン・
ゲート電極、２１はＶ製ンース・ドレイン領域、２２は
絶縁膜、２３はアルミニウム配線を示す。
代理人 弁理士 松 岡 宏’９１
下 ／ 図
７２ 図
！２図[8i0. P-type impurity ions (for example, #1 boron ions (B+)) are passed through the membrane 12 at a high concentration [ffe
The second
As shown in Figure (d), 83 substrate] 8io on 1 main surface, film 1
2, 8i, N, which covers the active S film 14 of the substrate 11.
A pattern 13' is formed. At this time, the Si and N4 layers 13 on the back surface of the St substrate 11 remain as they are. In the figure, 16 is boron ion (B+
) indicates the injection area. Next, the 81 substrate 11 is placed in a humidified O1 solution, for example, at a Vf of 900~, as is normally done.
Heating was performed at a grass temperature of about 950 [°C] for a desired period of time to selectively thermally oxidize the regions of the main surface of the 8i substrate that were not covered by the Si, N, and patterns 13', as shown in Figure 2(e). As shown, for example, a field oxide film 7 having a thickness of approximately 8000mm (X:l) is formed in the region. At this time, the B+ implanted region is activated and the P+
A mold channel cut region 18 is formed. Furthermore, in the method of the present invention, during the above thermal oxidation, as shown in the figure, Si
The back side of the board 11 is 8LNnll! 13, the back surface of the substrate 11 is not oxidized. Therefore, the stress applied to the 8i substrate 11 from the back surface of the 8i substrate 11 decreases and approaches the stress applied from the main surface, so the 8i substrate 11
The warpage of the i-substrate 11 is reduced, and for example, in an 84-board with a diameter of 90 (mmφ), the warpage becomes 7 [#m] or less.Then, the main improvement of the substrate 11 is performed by boiling cynic acid (H, PO4) or the like. The Si, N, pattern 13' and the Si, N, film 13 on the surface of the substrate 111r are removed, and then the thin Si film 13 at the bottom of the above 8i, N, pattern 13' and 81.N4 is removed using hydrofluoric acid (HF) or the like. , the oxide layer 12 is removed, and as shown in FIG. 81 substrate 11' is formed.Hereafter, normal M
According to the manufacturing process of the O8 type semiconductor device, first, a gate oxide film is formed and a polycrystalline Si layer is formed. By patterning the polycrystalline 8i layer and the gate oxide film, a gate electrode 20 for each gate crystal having a gate oxide film 19 underneath is formed on the active region 14 as shown in FIG. Using the crystal 81 gate electrode 20 and field oxide film 17 as a mask, N1J1 impurity ions are implanted into the active region 14 to activate the N-type ion implanted region and dissipate it onto the main surface. After forming a border film, opening a contact window to the insulating film, and forming an aluminum wiring, for example, a channel made of P+ is cut in the lower part of the KP- type St substrate 11 as shown in Figure 2 (h) K. Field oxidation II with region 18! 1
N+ type source/drain regions 21 . 1 on the insulating film 22 covering the gate oxide film 19
An N-channel M having an aluminum wiring 23 connected to the source/drain region 21 etc. in the contact window portion.
An O8fi semiconductor device is formed. As explained above, in the method of the present invention, the warpage of the semiconductor substrate that occurs at the edge of the field oxide group formed on the main surface of the semiconductor substrate by selective thermal oxidation is extremely small compared to the conventional method. After the field oxide film has been formed, the pattern overlay accuracy in the photo mask process carried out at each plant is to be determined in order to form an MO8 type semiconductor device through the steps shown in the above example. Therefore, according to the present invention, the MOa type semiconductor device can be further miniaturized, and at the same time, the manufacturing yield can be improved. Note that FIGS. 2(a) to 2(h) are process cross-sectional views of a method for forming a rounded oxide film, which can be applied to forming a field oxide group of a semiconductor device by selective thermal oxidation other than the method hMosrm of the present invention. FIG. 3 is a process cross-sectional view of one embodiment of the method of the present invention. In the figure, 11 is a P'''' board silicon substrate, 12 is a thin silicon dioxide film, 13 is a silicon nitride group, 13' is a silicon nitride pattern, 14 is an active region, and 15 is a photoconductor.
resist pattern, 16 boron ion implantation region, 1
7Fi field oxide film, 18 P+ type channel cut region, 19 gate oxide film, 20 polycrystalline silicon
A gate electrode, 21 a V source/drain region, 22 an insulating film, and 23 an aluminum wiring. Agent Patent Attorney Hiroshi Matsuoka '91 2nd / Figure 72 Figure! Figure 2